JPS5912611A - レベル安定化回路 - Google Patents
レベル安定化回路Info
- Publication number
- JPS5912611A JPS5912611A JP12251782A JP12251782A JPS5912611A JP S5912611 A JPS5912611 A JP S5912611A JP 12251782 A JP12251782 A JP 12251782A JP 12251782 A JP12251782 A JP 12251782A JP S5912611 A JPS5912611 A JP S5912611A
- Authority
- JP
- Japan
- Prior art keywords
- output
- level
- circuit
- sample
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000087 stabilizing effect Effects 0.000 title claims description 9
- 230000006641 stabilisation Effects 0.000 abstract description 4
- 238000011105 stabilization Methods 0.000 abstract description 4
- 230000003252 repetitive effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 241000607479 Yersinia pestis Species 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
Landscapes
- Manipulation Of Pulses (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、繰返し周期がランダムに変化するパルス信
号に対しても良く安定化し得る安定化回路に関するもの
である。
号に対しても良く安定化し得る安定化回路に関するもの
である。
従来ヒの種の装置として第7図に示すものがあった。図
において、lは外部からの信号例えばRF大入力よシ減
衰量を制御出来る可変減衰器、コはこの可変減衰器lの
出力信号例えばRF高出力一部を取り出すカップラ、J
はこのカツプラコによって取り出された信号を検波する
検波器、ダは検波された信号のレベルと基準レベルとを
比較して差異分を増幅する比較増幅器、slよこの比較
増幅器グの出力信号をサンプルしかつ所定の時間ホール
ドするサンプルホールド回路、そして6はこのサンプル
ホールド回路jのホールド期間中可変減衰器lを所定の
減衰量に設定するためのドライバ回路である。
において、lは外部からの信号例えばRF大入力よシ減
衰量を制御出来る可変減衰器、コはこの可変減衰器lの
出力信号例えばRF高出力一部を取り出すカップラ、J
はこのカツプラコによって取り出された信号を検波する
検波器、ダは検波された信号のレベルと基準レベルとを
比較して差異分を増幅する比較増幅器、slよこの比較
増幅器グの出力信号をサンプルしかつ所定の時間ホール
ドするサンプルホールド回路、そして6はこのサンプル
ホールド回路jのホールド期間中可変減衰器lを所定の
減衰量に設定するためのドライバ回路である。
次に動作について説明する。可変減衰器lを通過しfc
RFハルス信号は、カップラーにおいて信号の一部が取
シ出されさらに検波器JによってRF倍信号ら、ビデオ
信号に変換される。このビデオ信号は、比較増幅器参に
おいて基準レベルとなる電圧とレベル比較が力され、レ
ベル差に対応する電圧が出力される。この出力は、入力
がパルス信号であるため、出力もパルス信号である。パ
ルス出力信号は、サンプルホールド回路!において、パ
ルスに同期したサンプリングトリガによシ、出力レベル
が忠実にザンプルされかつ所定時間ホールドされる。ホ
ールド時間はサンプルホールド回路jの時定数で決定さ
れる。サンプルホールド回路Sの出力レベルは、RF
出力を一部レベルに設定するために可変減衰器lの必要
な減衰量に対応しており、これに続くドライバ回路6お
よび可変減衰器/で構成される閉ループで安定化される
。
RFハルス信号は、カップラーにおいて信号の一部が取
シ出されさらに検波器JによってRF倍信号ら、ビデオ
信号に変換される。このビデオ信号は、比較増幅器参に
おいて基準レベルとなる電圧とレベル比較が力され、レ
ベル差に対応する電圧が出力される。この出力は、入力
がパルス信号であるため、出力もパルス信号である。パ
ルス出力信号は、サンプルホールド回路!において、パ
ルスに同期したサンプリングトリガによシ、出力レベル
が忠実にザンプルされかつ所定時間ホールドされる。ホ
ールド時間はサンプルホールド回路jの時定数で決定さ
れる。サンプルホールド回路Sの出力レベルは、RF
出力を一部レベルに設定するために可変減衰器lの必要
な減衰量に対応しており、これに続くドライバ回路6お
よび可変減衰器/で構成される閉ループで安定化される
。
すなわち、比較増幅器qによシRF出力レベルが基準レ
ベルよシ犬へいと判断された場合には減衰量が大きくな
るように動作し、逆に小さいと判断された場合には減衰
量が小さくなるように動作する。これらの一連の減衰量
制御によシ比較増幅器qの基準1b1圧に対応したレベ
ルにRF信号レベルが制御される。ドライバ回路6は、
サンプルホールド回路jの出力を可変減衰器lを駆動す
るために必要な信号に変換するための回路である。また
、サンプルホールド回路3のあとに、積分機能を持たせ
ることも従来から行なわれている。積分機能が無い場合
には、減衰量変化によるレベル制御がパルス信号の繰り
返しごとに行なわれるため、レベル変動を増幅する可能
性も、ある。これを防ぐため、積分回路で応答時間を遅
らせるのである。この場合には、積分回路の時定数で減
衰量が変化する。
ベルよシ犬へいと判断された場合には減衰量が大きくな
るように動作し、逆に小さいと判断された場合には減衰
量が小さくなるように動作する。これらの一連の減衰量
制御によシ比較増幅器qの基準1b1圧に対応したレベ
ルにRF信号レベルが制御される。ドライバ回路6は、
サンプルホールド回路jの出力を可変減衰器lを駆動す
るために必要な信号に変換するための回路である。また
、サンプルホールド回路3のあとに、積分機能を持たせ
ることも従来から行なわれている。積分機能が無い場合
には、減衰量変化によるレベル制御がパルス信号の繰り
返しごとに行なわれるため、レベル変動を増幅する可能
性も、ある。これを防ぐため、積分回路で応答時間を遅
らせるのである。この場合には、積分回路の時定数で減
衰量が変化する。
従来のレベル安定化回路は、以上のように構成されてい
るので、レベル安定化のための減衰量がサンプルホール
ド回路まで決められる時定数に応じて変化するものであ
った。したがって、ノ(ルスの繰返し時間がう/ダムに
変化する信号に対しては、同一レベルの入力信号におい
ても、入力時間の差異により減衰量が違ってしまい、レ
ベルの安定化が困難であった。またこの対策として、時
定数を大きく取り過ぎると入力変動に追従する時間が遅
くなるなどの欠点があった。
るので、レベル安定化のための減衰量がサンプルホール
ド回路まで決められる時定数に応じて変化するものであ
った。したがって、ノ(ルスの繰返し時間がう/ダムに
変化する信号に対しては、同一レベルの入力信号におい
ても、入力時間の差異により減衰量が違ってしまい、レ
ベルの安定化が困難であった。またこの対策として、時
定数を大きく取り過ぎると入力変動に追従する時間が遅
くなるなどの欠点があった。
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、サンプルホールド回路の時定数
を充分大きく取ると同時にその出力の一部を入力側に帰
還することによシ、従来の実時間である時定数に対応し
て、入力パルスの数によって変化する時定数を持った回
路を構成し、これによシ繰返し周期がランダムに変化す
るパルス信号に対しても安定化がOJ能であシかつ応答
速度も速いレベル安定化回路を提供することを目的とし
ている。
ためになされたもので、サンプルホールド回路の時定数
を充分大きく取ると同時にその出力の一部を入力側に帰
還することによシ、従来の実時間である時定数に対応し
て、入力パルスの数によって変化する時定数を持った回
路を構成し、これによシ繰返し周期がランダムに変化す
るパルス信号に対しても安定化がOJ能であシかつ応答
速度も速いレベル安定化回路を提供することを目的とし
ている。
以下、この発明の一実施例を第2図について説明する。
第一図において、lは可変減衰器、コはカップラ、3は
検波器、ダは比較増幅器、tはドライバ:回路である1
゜これらは、第1図に示した従来技術と同じ働きをする
構成部品である。7は比較増幅器グの出力とサンプルホ
ールド回路、tAの出力の帰還量との和を出力する加算
器、&Aは加算器7の出力をサンプルホールドする回路
である。
検波器、ダは比較増幅器、tはドライバ:回路である1
゜これらは、第1図に示した従来技術と同じ働きをする
構成部品である。7は比較増幅器グの出力とサンプルホ
ールド回路、tAの出力の帰還量との和を出力する加算
器、&Aは加算器7の出力をサンプルホールドする回路
である。
このホールド時間すなわち時定数は、従来の回路におけ
るホールド時間よシ充分大きい値を持つものである。g
はサンプルホールド回路5Aの出力の帰還fを決める倍
率器で、回路が発振し々いためにはlよシ小さい必要が
ある。
るホールド時間よシ充分大きい値を持つものである。g
はサンプルホールド回路5Aの出力の帰還fを決める倍
率器で、回路が発振し々いためにはlよシ小さい必要が
ある。
次に動作を説明する。カップラコによって出力の一部が
取り出され、検波器3によってRF (ii号からビデ
オ信号に変換される。このビデオ信号レベルが比較増幅
器グにおいて基準レベルと比較され、その差に対応する
量で可変減衰器lの減衰量が制御される。詳しく云えば
、この制御は、パルス列である入力信号に対し、時間遅
れを持つため、1番目のパルス信号に対しては入力レベ
ルと同量のまま出力される。一番目以降のパルス信号に
対しては、回路で決まる時定数に1より、足常状態にヮ
、え2、わ。。。ヮゎ、。1..8ケえ□いえおいては
実時間であったものが、この発明においてはパルスの数
で決められるところに特徴がある。
取り出され、検波器3によってRF (ii号からビデ
オ信号に変換される。このビデオ信号レベルが比較増幅
器グにおいて基準レベルと比較され、その差に対応する
量で可変減衰器lの減衰量が制御される。詳しく云えば
、この制御は、パルス列である入力信号に対し、時間遅
れを持つため、1番目のパルス信号に対しては入力レベ
ルと同量のまま出力される。一番目以降のパルス信号に
対しては、回路で決まる時定数に1より、足常状態にヮ
、え2、わ。。。ヮゎ、。1..8ケえ□いえおいては
実時間であったものが、この発明においてはパルスの数
で決められるところに特徴がある。
すなわち、加算器りの入力レベルなE、とし、サンプル
ホールド回路jAの出力をE。とじ、かつ倍率器ざによ
る帰還量をK(K</)とすると、パルス別の入力に対
し出力E。は次のようになる。
ホールド回路jAの出力をE。とじ、かつ倍率器ざによ
る帰還量をK(K</)とすると、パルス別の入力に対
し出力E。は次のようになる。
1番目のパルス F。=E。
λf目のパルス E。−に、 + KE。
3番目のパルス E =E 十Kg +に2B。
ロー
n番目のパルス E = E +KE +に2B+
・・/−K” −−Kn−’ E、 = E 、7T、 ・・−(11
に?、1/より小さく取っているので、nが充分大きい
と、上記(1)式はE。=E、−7−H−−−−+21
となる。(2)式は、サンプルホールド回路kAの出力
がパルス信号の入力とともに、El・馬のレベルに収れ
んして行くことを示す、収れんの速度はKの大きさと入
力パルスの数で決マシ、従来の時定数に対応するもので
ある。以上かられかるように、実時間によらない時定数
を持つためパルスの繰返し時間が多様に変化する場合で
も前入力信号のレベルを保持し続けているので、レベル
制御が可能となる。また人力パルスの数でレベル変化に
追従出来るためレベル安定化への応答時間を速くするこ
とが出来る。
・・/−K” −−Kn−’ E、 = E 、7T、 ・・−(11
に?、1/より小さく取っているので、nが充分大きい
と、上記(1)式はE。=E、−7−H−−−−+21
となる。(2)式は、サンプルホールド回路kAの出力
がパルス信号の入力とともに、El・馬のレベルに収れ
んして行くことを示す、収れんの速度はKの大きさと入
力パルスの数で決マシ、従来の時定数に対応するもので
ある。以上かられかるように、実時間によらない時定数
を持つためパルスの繰返し時間が多様に変化する場合で
も前入力信号のレベルを保持し続けているので、レベル
制御が可能となる。また人力パルスの数でレベル変化に
追従出来るためレベル安定化への応答時間を速くするこ
とが出来る。
また上記実施例はレベル安定化回路の場合について説明
したが、入力パルスのレベルだけに着目する回路につい
ては上記実施例と同様の効果を奏する。
したが、入力パルスのレベルだけに着目する回路につい
ては上記実施例と同様の効果を奏する。
以上のように、この発明によれd人力パルスの数によっ
て制御レベルが変化するので、パルスの繰返し時間の違
いに無関係に入力パルスのレベルの変動のみに追従する
回路が得られる効果がある。
て制御レベルが変化するので、パルスの繰返し時間の違
いに無関係に入力パルスのレベルの変動のみに追従する
回路が得られる効果がある。
第1図は従来のレベル安定化回路を示すブロック図、第
2図はこの発明の一実施例によるレベル安定化回路のブ
ロック図である。 /・・可変減衰器、コ・・カップラ、3拳・検波器、弘
・・比較増幅器、jA・・サンプルホールド回路、6・
・ドライバ回路、7・・加算器、g・・倍率器。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 葛 野 信 −
2図はこの発明の一実施例によるレベル安定化回路のブ
ロック図である。 /・・可変減衰器、コ・・カップラ、3拳・検波器、弘
・・比較増幅器、jA・・サンプルホールド回路、6・
・ドライバ回路、7・・加算器、g・・倍率器。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 葛 野 信 −
Claims (1)
- 繰返し周期がランダムに変化するノ(パルス信号が入力
される可変減衰器、この可変減衰器の出力の一部と基準
電圧とのレベル差に対応した出力ノクルス信号を供給す
る比較増幅器、および前記出力)くルス信号をサンプル
かつホールドして前記可変減衰器の減衰量を制御するサ
ンプルホールド回路を備えたレベル安定化回路において
、前記比較増幅器と前記サンプルホールド回路の間に加
算器を接続し、前記サンプルホールド回路自体の時定数
を大キくシ、かつ前記サンプルホールド回路の帰還分を
K(K</)倍して前記加算器に印加することにより、
前記出力パルス信号のノくルス数によって変化する時定
数を持った回路を構成したことを特徴とするレベル安定
化回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12251782A JPS5912611A (ja) | 1982-07-12 | 1982-07-12 | レベル安定化回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12251782A JPS5912611A (ja) | 1982-07-12 | 1982-07-12 | レベル安定化回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5912611A true JPS5912611A (ja) | 1984-01-23 |
Family
ID=14837805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12251782A Pending JPS5912611A (ja) | 1982-07-12 | 1982-07-12 | レベル安定化回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5912611A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63127987U (ja) * | 1987-02-16 | 1988-08-22 | ||
US4849299A (en) * | 1986-06-19 | 1989-07-18 | Montres Rado S.A. | Watch cover glass and process for the manufacture of such a glass |
-
1982
- 1982-07-12 JP JP12251782A patent/JPS5912611A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4849299A (en) * | 1986-06-19 | 1989-07-18 | Montres Rado S.A. | Watch cover glass and process for the manufacture of such a glass |
JPS63127987U (ja) * | 1987-02-16 | 1988-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3543169A (en) | High speed clamping apparatus employing feedback from sample and hold circuit | |
IL91240A (en) | Pulsed laser apparatus and systems and techniques for its operation | |
KR100316118B1 (ko) | 전기 회로에 의해 생성된 왜곡 경감을 위한 자동 제어 시스템 | |
US3488604A (en) | Automatic pulsed-signal amplitude normalizer | |
DE3525472A1 (de) | Anordnung zum detektieren impulsartiger stoerungen und anordnung zum unterdruecken impulsartiger stoerungen mit einer anordnung zum detektieren impulsartiger stoerungen | |
US3999171A (en) | Analog signal storage using recirculating CCD shift register with loss compensation | |
JPS5912611A (ja) | レベル安定化回路 | |
US3504288A (en) | Adjustable pulse delay circuitry | |
US3380035A (en) | Multiple element analog storage system | |
US3200338A (en) | Automatic correction arrangements for periodic integrators | |
US3205454A (en) | Random amplitude sampling circuit | |
DE102011082351A1 (de) | Verfahren und Vorrichtung zur Pegelregelung eines gepulsten Hochfrequenzsignals | |
DE3901399A1 (de) | Anordnung zur umsetzung analoger signale in digitale | |
JPS5842656B2 (ja) | 「ろ」波回路 | |
DE2441549A1 (de) | Phasendetektor | |
US4069447A (en) | Stabilized high-efficiency sampling system | |
Cisotti et al. | Transversal filter approach of trapezoidal pulse shaping for silicon live targets | |
US4126829A (en) | Electronic echo apparatus | |
US4354158A (en) | Circuit arrangement for generating a sampling pulse train for a periodic signal | |
CA2073958C (en) | Phase shift sample-and-hold circuit for determining the mean amplitude for periodic pulses | |
JP3253751B2 (ja) | 放電タイミング調整装置 | |
JPS558657A (en) | Signal delay circuit | |
DE2059944B2 (de) | Verfahren zur Dehnung der Amplitude eines Videosignals in den Schattenpartien,wobei in diesem Bereich das Frequenzband eingeschraenkt wird | |
KR0179047B1 (ko) | 가변 구조 제어장치 | |
RU1840878C (ru) | Цифровое устройство для автоматической регулировки уровня амплитуды сигнала |