JPS59119749A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59119749A JPS59119749A JP23282482A JP23282482A JPS59119749A JP S59119749 A JPS59119749 A JP S59119749A JP 23282482 A JP23282482 A JP 23282482A JP 23282482 A JP23282482 A JP 23282482A JP S59119749 A JPS59119749 A JP S59119749A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- plate
- thermosetting resin
- metallic
- heat dissipating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は放熱基板に取着された半導体素子を有する半
導体装置に関するものである。
導体装置に関するものである。
発熱量の大きい半導体素子では金属放熱基板が使用され
るうこの金属放熱基板に１つの素子を取着する場合には
、素子の取着されたいわゆるヒートブロックと呼ばれる
素子基台用の金属板を放熱基板に直接はんだ付けしてい
る。しかし、混成集積回路等、１つの金属放熱基板に、
複数の素子を配設する場合は、素子間の絶縁が必要であ
り、通常、第１図に示すような手段が用いられる。すな
わち、銅等から成る放熱用の基板１上にセラミック基板
２をはんだ３によってはんだ付けし、この絶縁性のセラ
ミック基板２上に、半導体素子１０ 、 Ｚσのそれぞ
れはんだ付けされた銅から成る金属板（以下ブロックと
称す） ｚ ｚ 、 ｚ Ｚ’を互いに離間させはんだ
付けする。しかし、このようなセラミック基板２を用い
た取着方法では、セラミック基板２の両面にはんだ付は
可能なパターンを形成する必要があり、このセラミック
基板２のコストが高いという欠点があった。
るうこの金属放熱基板に１つの素子を取着する場合には
、素子の取着されたいわゆるヒートブロックと呼ばれる
素子基台用の金属板を放熱基板に直接はんだ付けしてい
る。しかし、混成集積回路等、１つの金属放熱基板に、
複数の素子を配設する場合は、素子間の絶縁が必要であ
り、通常、第１図に示すような手段が用いられる。すな
わち、銅等から成る放熱用の基板１上にセラミック基板
２をはんだ３によってはんだ付けし、この絶縁性のセラ
ミック基板２上に、半導体素子１０ 、 Ｚσのそれぞ
れはんだ付けされた銅から成る金属板（以下ブロックと
称す） ｚ ｚ 、 ｚ Ｚ’を互いに離間させはんだ
付けする。しかし、このようなセラミック基板２を用い
た取着方法では、セラミック基板２の両面にはんだ付は
可能なパターンを形成する必要があり、このセラミック
基板２のコストが高いという欠点があった。
この第１図の装置の他に、複数の素子を取着できるもの
として、第２図に示すようなアルミニウム板を用いたも
のがある。この場合は、アルミニウム板２０の一方面に
絶縁性′ｊＳＪＡ脂層４を形成し、さらにこの上に銅か
らなる導電体Ｎ５゜５′をパターニング形成し、素子１
０．Ｚびのそれぞれはんだ付けされたブロックＩ Ｚ
、 １２’を上記導電体層５，５′上にはんだ付けＯこ
より取り付けたものである。しかしこのようなアルミニ
ウム板２０上に導電体層５，５′を設けたいわゆるアル
ミニウムベース銅張り板も導電体層５，５′となる銅箔
のエツチングが必要なため、やはり高価なものであり、
組立て工程が煩雑であった。
として、第２図に示すようなアルミニウム板を用いたも
のがある。この場合は、アルミニウム板２０の一方面に
絶縁性′ｊＳＪＡ脂層４を形成し、さらにこの上に銅か
らなる導電体Ｎ５゜５′をパターニング形成し、素子１
０．Ｚびのそれぞれはんだ付けされたブロックＩ Ｚ
、 １２’を上記導電体層５，５′上にはんだ付けＯこ
より取り付けたものである。しかしこのようなアルミニ
ウム板２０上に導電体層５，５′を設けたいわゆるアル
ミニウムベース銅張り板も導電体層５，５′となる銅箔
のエツチングが必要なため、やはり高価なものであり、
組立て工程が煩雑であった。
この発明は、上記のような点に鑑みてなされたもので、
導電体層のエツチングの必要のない扱い易い簡素な構成
の放熱用の基板に複動の半導体素子の配設された安価な
半導体装置を提供しようとするものである。
導電体層のエツチングの必要のない扱い易い簡素な構成
の放熱用の基板に複動の半導体素子の配設された安価な
半導体装置を提供しようとするものである。
すなわちこの発明に係る半導体装置では、金属板から成
る放熱基板上に絶縁性の金属酸化膜または金属璧化物を
溶射して絶縁層を形成し、次いで、この絶縁層は多孔性
であるため、表面を封孔する目的で表面に熱硬化性樹脂
を塗布する。
る放熱基板上に絶縁性の金属酸化膜または金属璧化物を
溶射して絶縁層を形成し、次いで、この絶縁層は多孔性
であるため、表面を封孔する目的で表面に熱硬化性樹脂
を塗布する。
そして、半導体素子の取着された素子配設用の金属板を
上記封孔処理された絶縁層表面に熱硬化性樹脂によって
取着するようにしたものである。
上記封孔処理された絶縁層表面に熱硬化性樹脂によって
取着するようにしたものである。
以下図面を参照してこの発明の一実施例ζごつき説明す
る。第３図はこの発明に係る半導体装置を示す断面図で
あり、次のようにして製造される。まず、平面寸法が４
０ Ｘ ２０ｍｚｂ、厚さが２ｗｂの銅から成る放熱用
の基鈑２１の一表面にアルミナ（Ａ１２０３）の粗い粉
末を吹き付けて２０〜３０μｍ程度の荒さに粗面化し、
この後、１〜２時間以内にプラズマ溶射により基板２１
の表面にアルミナから成る絶縁層２２を１００〜１２０
μｍの厚みｌこ堆積形成する。このプラズマ溶射による
方法は、プラズマ溶射ガンと称される電極間番こ不活性
ガス、または不活性ガスと水素あるいはヘリウムとの混
合ガスを流し、上記電極間に電気アークを発生させこれ
によりガスを励起させて熱プラズマを生じさせる。そし
てこの熱プラズマの生じている焔の中にアルミナの粉末
を導入し、このアルミナを溶けた状態で基板２１ζこ付
着させるものである。
る。第３図はこの発明に係る半導体装置を示す断面図で
あり、次のようにして製造される。まず、平面寸法が４
０ Ｘ ２０ｍｚｂ、厚さが２ｗｂの銅から成る放熱用
の基鈑２１の一表面にアルミナ（Ａ１２０３）の粗い粉
末を吹き付けて２０〜３０μｍ程度の荒さに粗面化し、
この後、１〜２時間以内にプラズマ溶射により基板２１
の表面にアルミナから成る絶縁層２２を１００〜１２０
μｍの厚みｌこ堆積形成する。このプラズマ溶射による
方法は、プラズマ溶射ガンと称される電極間番こ不活性
ガス、または不活性ガスと水素あるいはヘリウムとの混
合ガスを流し、上記電極間に電気アークを発生させこれ
によりガスを励起させて熱プラズマを生じさせる。そし
てこの熱プラズマの生じている焔の中にアルミナの粉末
を導入し、このアルミナを溶けた状態で基板２１ζこ付
着させるものである。
次に上記基板２１を１２５℃の温度で２〜３時間加熱し
た後室温に戻し、ざらζこ６０℃に保った熱板上に放置
して、上記絶縁層２２表面に熱硬化性の熱硬化性樹脂た
とえばエポキシ樹脂２３を滴下し、これを全面に拡げて
塗布する。
た後室温に戻し、ざらζこ６０℃に保った熱板上に放置
して、上記絶縁層２２表面に熱硬化性の熱硬化性樹脂た
とえばエポキシ樹脂２３を滴下し、これを全面に拡げて
塗布する。
一般に溶射によって形成される層は密度が焼結体等より
も小さく、焼結体の９０％程度といわれている。すなわ
ち上記形成された絶縁層２２には多数の連結空孔が存在
している。そこで上記のよう（こ絶縁層２２の表面にエ
ポキシ樹脂を滴下して全面に塗布すると、上記絶縁層２
２に存在している連結壁孔内にこのエポキシ樹脂が入り
込み連結空孔はエポキシ樹脂で埋められる。
も小さく、焼結体の９０％程度といわれている。すなわ
ち上記形成された絶縁層２２には多数の連結空孔が存在
している。そこで上記のよう（こ絶縁層２２の表面にエ
ポキシ樹脂を滴下して全面に塗布すると、上記絶縁層２
２に存在している連結壁孔内にこのエポキシ樹脂が入り
込み連結空孔はエポキシ樹脂で埋められる。
上記エポキシ樹脂２３塗布後、３分間放置してから、表
面の余分なエポキシ樹脂２４をスキージ等で除去し、加
熱してエポキシ樹脂を硬化させる。
面の余分なエポキシ樹脂２４をスキージ等で除去し、加
熱してエポキシ樹脂を硬化させる。
次いで、この上に銅からなるブロック１１゜１１’に載
置された半導体素子１０ 、１０’を、第２の熱硬化性
樹脂を用いて接着甲、硬化させる。
置された半導体素子１０ 、１０’を、第２の熱硬化性
樹脂を用いて接着甲、硬化させる。
続いて、第４図に示すよう、に、電極を外部に取り出す
ため、連結部３０を有するリードフレーム３Ｉを基板２
１上に取り付け、例えば超音波ボンダによってアルミニ
ウムのボンディングワイヤ３２を用いたワイヤポンディ
ングを行う。
ため、連結部３０を有するリードフレーム３Ｉを基板２
１上に取り付け、例えば超音波ボンダによってアルミニ
ウムのボンディングワイヤ３２を用いたワイヤポンディ
ングを行う。
さらに図示しない例えば樹脂による外囲器に組み込み、
リードフレーム３１の連結部を切断して完成する。
リードフレーム３１の連結部を切断して完成する。
同、上記封孔処理のための熱硬化性樹脂の塗布と、素子
の載置された金属板（ブロック）を基板２１上に取着す
るための熱硬化性樹脂の塗布とを同時に行っても良い。
の載置された金属板（ブロック）を基板２１上に取着す
るための熱硬化性樹脂の塗布とを同時に行っても良い。
またこのような熱硬化性樹脂としては前記エポキシ樹脂
の他に熱硬化性樹脂のうちのアクリル樹脂、ポリウレタ
ン樹脂、ジアリルフタレート樹脂、ポリブタジェン樹脂
、ポリイミド樹脂、ビスマレイミド樹脂等の単独あるい
は二成分系または低分子量の多官能性七ツマ−を配合し
たもののいずれもが使用可能である。
の他に熱硬化性樹脂のうちのアクリル樹脂、ポリウレタ
ン樹脂、ジアリルフタレート樹脂、ポリブタジェン樹脂
、ポリイミド樹脂、ビスマレイミド樹脂等の単独あるい
は二成分系または低分子量の多官能性七ツマ−を配合し
たもののいずれもが使用可能である。
第５ ｆ９は、この発明の他の実施例を示す図で、基板
ＩＩ上の絶縁性が要求される部位にのみ選択的に溶射を
行たちのである。この場合には基板ＩＪ上に耐熱性のマ
スクパターンを設けた上でアルミナの溶射を行い部分的
に絶縁層２２を形成する。その後、絶縁層２２上番こ封
孔処理を施し、熱硬化性樹脂２３を用いて半導体素子１
０゜１０′のはんだ付けされたブロック７１ 、２１’
を接着する。ここで、基板１１上に絶縁層２２のパター
ンを形成するが、絶縁層２２のエツチング等、煩しい工
程を踏まないため、コスト的に問題はない。
ＩＩ上の絶縁性が要求される部位にのみ選択的に溶射を
行たちのである。この場合には基板ＩＪ上に耐熱性のマ
スクパターンを設けた上でアルミナの溶射を行い部分的
に絶縁層２２を形成する。その後、絶縁層２２上番こ封
孔処理を施し、熱硬化性樹脂２３を用いて半導体素子１
０゜１０′のはんだ付けされたブロック７１ 、２１’
を接着する。ここで、基板１１上に絶縁層２２のパター
ンを形成するが、絶縁層２２のエツチング等、煩しい工
程を踏まないため、コスト的に問題はない。
また、第６図に示すように、リードフレーム３１の素子
基台部３３上に、半導体素子１０ 、１０’の載置され
たブロック１１ 、１１’をはんだ付は等により取り付
け、このリードフレーム３１を、絶縁層２２が形成され
封孔処理をされた基板ＩＩ上に上記のような方法で取り
付けても艮い。
基台部３３上に、半導体素子１０ 、１０’の載置され
たブロック１１ 、１１’をはんだ付は等により取り付
け、このリードフレーム３１を、絶縁層２２が形成され
封孔処理をされた基板ＩＩ上に上記のような方法で取り
付けても艮い。
なおこの発明は上記実施例に限定されるものではなく、
たとえば上記実施例では絶縁層２２はアルミナによって
構成する場合Ｏこついて説明したが、これはアルミナの
他にマグネシア（ＭｇＯ）、ベリリア（Ｂｅｏ）、窒化
アルミ（ＡｌＮ）、窒化ボロン（ＢＮ）、ステアタイト
（ＭｇＯ，５ｉ０２）、フォルステラタイト（２ＭｇＯ
。
たとえば上記実施例では絶縁層２２はアルミナによって
構成する場合Ｏこついて説明したが、これはアルミナの
他にマグネシア（ＭｇＯ）、ベリリア（Ｂｅｏ）、窒化
アルミ（ＡｌＮ）、窒化ボロン（ＢＮ）、ステアタイト
（ＭｇＯ，５ｉ０２）、フォルステラタイト（２ＭｇＯ
。
ｓｉｏ、）、ジ／１．／Ｄ７ （ＺｒＯ２，５ｉｎ２）
、スピネル（ＭｇＯ，ＡＡ’２０ｇ）のうちの一つある
いはこれらのうちの少なくとも一つを含む材料によって
構成するようにしてもよ＜、溶射Ｏこよる方法もプラズ
マ溶射以外の溶射技術が使用可能である。
、スピネル（ＭｇＯ，ＡＡ’２０ｇ）のうちの一つある
いはこれらのうちの少なくとも一つを含む材料によって
構成するようにしてもよ＜、溶射Ｏこよる方法もプラズ
マ溶射以外の溶射技術が使用可能である。
以上説明したように、この発明によれば、放熱基板の表
面に絶縁物を溶着したものに素子の配設された例えばヒ
ートブロックやリードフレーム等の金属板を接着するた
め、絶縁が要求される複数の素子を放熱基板に取り付け
る場合、従来のような扱いにくく構造の複雑で高価な基
板を用いる必要がなく、放熱用の基板上に複数すること
ができる。
面に絶縁物を溶着したものに素子の配設された例えばヒ
ートブロックやリードフレーム等の金属板を接着するた
め、絶縁が要求される複数の素子を放熱基板に取り付け
る場合、従来のような扱いにくく構造の複雑で高価な基
板を用いる必要がなく、放熱用の基板上に複数すること
ができる。
第１図および第２図はそれぞれ従来の半導体装置を示す
断面図、第３図はおよび第４図はこの発明の一実施例に
係る半導体装置の断面図および斜視図、第５図および第
６図はそれぞれこの発明の他の実施例を示す断面図およ
び斜視図である。 ２ノ・・一基板（放熱基板）、２２・−・絶縁層、２３
・・・熱硬化性樹脂、３・・・はんた、ｉｎ 、 １０
’−半導体素子、１１ 、１１’・・−金属板（素子基
台、３１・・リードフレーム、３２・・・ポンディング
ワイヤ、３３・・・素子基台部。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 ０ 第３図 第４図 第 ５ 図 第６図 ０ ＝２２４
断面図、第３図はおよび第４図はこの発明の一実施例に
係る半導体装置の断面図および斜視図、第５図および第
６図はそれぞれこの発明の他の実施例を示す断面図およ
び斜視図である。 ２ノ・・一基板（放熱基板）、２２・−・絶縁層、２３
・・・熱硬化性樹脂、３・・・はんた、ｉｎ 、 １０
’−半導体素子、１１ 、１１’・・−金属板（素子基
台、３１・・リードフレーム、３２・・・ポンディング
ワイヤ、３３・・・素子基台部。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 ０ 第３図 第４図 第 ５ 図 第６図 ０ ＝２２４
Claims (1)
- 放熱基板と、この放熱基板の表面に堆積形成され多数の
連結空孔を有する絶縁層と、この絶縁層の連結空孔を埋
めるように設けられた封孔用熱破化性樹脂上に接着され
た素子基台となる金属板と、この金属板上に取着された
半導体素子とを具備することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23282482A JPS59119749A (ja) | 1982-12-25 | 1982-12-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23282482A JPS59119749A (ja) | 1982-12-25 | 1982-12-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59119749A true JPS59119749A (ja) | 1984-07-11 |
Family
ID=16945349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23282482A Pending JPS59119749A (ja) | 1982-12-25 | 1982-12-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59119749A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0844663A4 (en) * | 1996-05-27 | 1999-12-01 | Dainippon Printing Co Ltd | CIRCUIT MEMBER FOR SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE USING THE CIRCUIT MEMBER, AND METHOD FOR MANUFACTURING THE MEMBER AND DEVICE |
| JP2009182112A (ja) * | 2008-01-30 | 2009-08-13 | Denso Corp | 電子装置およびその製造方法 |
-
1982
- 1982-12-25 JP JP23282482A patent/JPS59119749A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0844663A4 (en) * | 1996-05-27 | 1999-12-01 | Dainippon Printing Co Ltd | CIRCUIT MEMBER FOR SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE USING THE CIRCUIT MEMBER, AND METHOD FOR MANUFACTURING THE MEMBER AND DEVICE |
| EP1691411A2 (en) | 1996-05-27 | 2006-08-16 | Dai Nippon Printing Co., Ltd. | Circuit member for semiconductor device, semiconductor device using the same, and process for producing said circuit member and said semiconductor device |
| JP2009182112A (ja) * | 2008-01-30 | 2009-08-13 | Denso Corp | 電子装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4612601A (en) | Heat dissipative integrated circuit chip package | |
| JP5971333B2 (ja) | 電力変換器 | |
| JPS6138863B2 (ja) | ||
| JPS59119749A (ja) | 半導体装置 | |
| JP4383866B2 (ja) | パワー電子ユニット | |
| JPH01168045A (ja) | 気密封止回路装置 | |
| JPH07283499A (ja) | 電子部品用複合基板 | |
| JP2000183253A (ja) | 半導体素子収納用パッケージ | |
| JP2001077290A (ja) | 三次元電子部品用モジュール、三次元電子部品モジュールおよびそれらの製造方法 | |
| JP2020155639A (ja) | モジュールおよびその製造方法 | |
| JP3447043B2 (ja) | 電子部品用パッケージ | |
| JPS61121489A (ja) | 基板製造用Ｃｕ配線シ−ト | |
| JPH07211822A (ja) | 半導体素子収納用パッケージ | |
| JPH0442989A (ja) | 電子部品搭載用基板及びその製造方法 | |
| JP2003282771A (ja) | 放熱板付き配線基板 | |
| JPH02125728A (ja) | 複合基板およびその製造方法 | |
| GB2144922A (en) | Substrate for thick-film electrical circuits | |
| JP2831219B2 (ja) | 半導体装置 | |
| JPS61245555A (ja) | 半導体用端子接続構体 | |
| JPS62271442A (ja) | 混成集積回路 | |
| JPH03297159A (ja) | 半導体装置 | |
| JP3420362B2 (ja) | 半導体装置の実装構造 | |
| JPS6317263Y2 (ja) | ||
| JP2000022057A (ja) | 放熱用金属板およびそれを用いた電子部品用パッケージ | |
| JPS62114245A (ja) | 混成集積回路用基板の製造方法 |