JPS59112685A - 電子回路板の製造方法 - Google Patents

電子回路板の製造方法

Info

Publication number
JPS59112685A
JPS59112685A JP22241882A JP22241882A JPS59112685A JP S59112685 A JPS59112685 A JP S59112685A JP 22241882 A JP22241882 A JP 22241882A JP 22241882 A JP22241882 A JP 22241882A JP S59112685 A JPS59112685 A JP S59112685A
Authority
JP
Japan
Prior art keywords
ceramic substrate
circuit
predetermined
paint
circuit elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22241882A
Other languages
English (en)
Inventor
弘志 生島
三吉 信太
中田 維明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP22241882A priority Critical patent/JPS59112685A/ja
Publication of JPS59112685A publication Critical patent/JPS59112685A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、産業用電子機器、一般民生用電子機器に用い
られる電子回路板の製造方法に関するものである。。
従来例の構成とその問題点 近年、電子機器の小型化及び軽量化への要望が益々増え
つ\あり、更に多種少量生産の傾向も残寸ってきている
。従って、−これらの機器を機能させる電子回路につい
ても、上記の要望に応えるため、構成回路要素の高密度
実装が行なわれつXある。例えば、導体回路の形成につ
いては、回路役割情報の指示するパターンに従って、銅
箔張り積層板の銅箔をエツチングして所望の回路を形成
している。他方、抵抗、コンデンサなどについては、大
きさが数%角程度のいわゆるチップ抵抗やチップコンデ
ンサをチップマウンタにて供給し、半田イ」処理によっ
て導体回路に固定接続する方式か採られている。さらに
アルミナ基板なとの高耐熱性セラミック基板上に上記と
同様の電子回路を形成する場合には、高温焼成用導電ペ
ーストをスクリーン印刷し、これを高温にて焼成するこ
とにより導体回路とし、導体回路間にグレーズ抵抗ペー
ストをスクリーン印刷し、同じくこれを高温焼成して抵
抗体を形成するなとの方法か採られている・これら従来
の製造方法は、基板表面に導体回路を形成する場合を代
表例として述へれは、メソシュスクリーンを用いて、銅
箔上にフォトレジストインキを印刷するか、もしくは導
体ペーストをスクリーン印刷するなど所定のパターンを
有するスクリーン即ちネガパターンを通して間接的に所
望の導体回路を形成している。しかしながらこのような
方法は、予めスクリーン上にネガパターンを形成すると
いう一種の前工程を必要どする。加えて、上記の方法は
同一パターンの導体回路を大量に生産するには適してい
るが、パターンを変更するためにはスクリーン上のネガ
パターンを変える必要があり、更にパターンの変更が基
板サイズの変更を伴うことも多く、前述の電子機器の傾
向と同様に、電子回路の多種少量生産という傾向に迅速
に対応できない。
発明の目的 本発明の目的は、上記の問題点を解決し、電子回路を形
成するための基板上に前記従来例の如くネガパターンを
利用することなく、所定の回路パターンを回路の設計情
報に基づいて直接に描画することにある。
発明の構成 本発明の電子回路板の製造方法は、回路要素を形成する
基台となる電気絶縁性のセラミック基板となるべく帯状
に連続成形されたセラミ)りのグリーンシートベルトを
供給する供給工程と、そのシートベルトから所定の形状
のシートを切断して取り出す切断工程と、前記切り出さ
れたクリーンノートを電気絶縁性のセラミック基板に転
化させる焼結工程と、前記セラミック基板の表面に回路
要素と成るべき素材としての塗料を所定の厚さで線状に
装着して所定の回路パターンを前記セラミック基板上に
書き込む描画工程と、前記セラミック基板上に線状に装
着された塗料を回路要素に転化させる処理工程と、前記
処理工程によって形成された回路要素の特性値を所定の
設計値と比較認識する検査工程と、前記検査の結果に基
ついて前記回路パターンを所定のものに修正するために
、(1)前記回路要素の一部を削除するi・リミンク工
程を経るか、(2)前記回路要素の一部に前記塗料を再
度装着せしめる修正描画工程と、この修正描画工程で装
着された塗料を所定の回路要素に転化させる第2の処理
工程という二つの工程を経るか、のいずれかを経て前記
セラミック基板上に直接に電子回路を形成しうるもので
ある。
更に、本発明の製造方法は、前記の工程に加えて、上記
の工程を経を形成された電子回路の特性値を所定の回路
設削値と比較する第2の検査工程をも含みうるものであ
る。従って本発明によれば、前記従来例の如くスクリー
ン」二のパターン形成などの前工程や、エツチングなど
の後工程を快ぜす、かつスクリーンを介するなどの間接
的方法によらす、基板上に所望の電子回路パターンを回
路役割情報に基づいて、直接に描画した後、前記パター
ン形成体を電子回路に転化させることができる。
実施例の説明 以下、本発明にかかる電子回路板の製造方法の実施例を
図面に基づいて具体的に述へる。
第1図は、本発明の一実施例における各工程を説明する
だめのブロックダイアグラムである。第1図において、
1は供給手段、2は切断手段、3は焼結手段、4は描画
手段、5は処理手段、6は検査手段、7はトリミング手
段、8は走行手段、9は制御手段、をそれぞれ示してい
る。
本発明においては、電子回路を形成するだめの電気絶縁
性の基板として、アルミナなどのセラミック材料を利用
するので、以下の説明におけるグリーンシートベルトと
は、予め帯状に連続して成形されたセラミックのグリー
ンシートベルトを意味する。
本発明の製造方法では、ます上記グリーンシートベルト
の供給工程か第1の工程として含せれる。
上記供給工程に用いる供給手段1は、後述のヘルドコン
ベアなとより成る走行系にグリーンシートベルトを塔載
する機構系例えば回転可能なトラムや真空吸着板を用い
たアームなとより成る。
次に本発明の製造方法を構成する第2の工程について説
明する0この工程(d、前記クリーンノドベルトから、
所定の回路パターンで規定される回路基板ザイズに対応
した形状のクリーンノートを切り出す工程である。具体
的には、ぜん断加工工程に代表される。
次に本発明の第3の工程について説明する。この工程は
、前記第2の工程で切り出されだりIJ−ン/−トを焼
結してセラミック基板に転化させる焼結工程である。具
体的には、(a)  グリーンシートの脱バインダを目
的とする仮焼工程、(b)  グリーンシートに固相反
応を行なわせる本焼工程、(C)上記(a) 、 (b
)に付随する電気炉なとの焼結炉への搬入及び前記焼結
炉からの搬出、(d)  焼結板の冷却工程、などから
成るものである。従って、上記焼結工程に用いられる焼
結手段3には、電気炉なとの焼結炉の他に、搬入出用及
び冷却用などの付随手段としてのベルトコンベアなどか
含寸れるものである。
次に、本発明の製造方法を構成する第4の工程について
説明する。この第4の工程においては、描画手段4を用
いて、前記焼結工程を経てセラミック基板に転化した電
子回路基板表面のうち、回路設計情報により与えられる
位置に、後述の処理手段により回路要素となる塗料を直
接に線状に付着着させることにより、所定の回路パター
ンを基板上に書き込んでいる。
この描画手段4としては、例えば前記塗料を流滴状に基
板の所望の位置に噴射する手段がある。
具体的には、第2図にその断面を示すような、いわゆる
インク噴射記録ヘッドなどを使用することができる。同
図において、13は記録ヘッドのベース容器で、その上
面にはダイヤフラム14か形成されている。16,16
.17,1.8はそれぞれ圧電素子、吐出口、パイプお
よび圧力室であり、圧力室18は、ベース容器13とダ
イヤフラム14で気密に構成され、パイプ17を通して
、回路パターン書き込み用塗料が満たされている。
−」−記インク噴射記録ヘットの機能を説明すると、圧
電素子16に電気的パルスが印加され、ダイヤフラム1
4が圧力室18側に凸に変形すると、圧力室18の内容
積か減じて圧力か一ヒ昇し、凸出口14より塗不(か噴
出して基板上に直接的に塗料が何着され、回路パターン
の書き込みが行なわれる。
当然のことなから、描画手段4には回路のパターン情報
に従って記録ヘッドの吐出口16と上記基板の位置関係
を相対的に二次元平面内て移動させるだめの駆動系、あ
るいは回路要素付着用塗料としての導体線路用銀塗料、
抵抗体用カーボン塗料および絶縁膜形成用樹脂塗料なと
の供給系、さらには各塗料の選択系、噴射量の制御系な
どが含まれるものである。たたし、描画手段4は、導体
線路を含めて各回路要素となるへき塗料を点状ではなく
、線状に基板上に何着させるように構成されていること
が望捷しく、その理由は以下の通りである。
例えば、細管状の吐出1コを有する描画素子を複数個−
列に配した描画ヘッドなどを用いて塗料を点状に付着さ
せた場合には、回路要素に複数個の破断個所が生じ、そ
の結果、所定の回路要素となり声ないことがしばしば発
生するからである。第2図に例示した記録ヘッドにおい
ては、基板の所定の位置に噴射された塗料の各液滴か相
互に重畳して、線状に連なるように記録ヘットの移動と
塗料の噴射量を制御すれは良い。
描画手段4の他・の例を第3図および第3図に示す。こ
れらは描画ペンを利用するものであって、第3図は描画
ペン20を用いて、基板3oに回路ルダ、23は塗料導
通管、24はパイプである。
第4図は、描画ペン20に対して塗料の送出を行う部分
を示し、31は塗料溜め、32は塗料送出ポンプ、33
は塗料送出圧力調整器、34は塗料送出量調整器である
上記描画ペンの機能を説明すると、塗料の送出ポンプ3
2を通して塗料溜め31に塗料が送出されるか、塗#I
溜め31の塗料面には圧縮空気が作用し、その圧力は調
整器33にて制御され、塗料の送出圧力は所定値に維持
されている、この圧力にて、塗料は描画ペン20に送出
されるが、送出経路には送出に調整器34かあって、回
路設計情報に従って描画ペン20に送出する塗料の量を
制御する。描画ペン20(で送出された塗料は、塗料導
通管23を通ってペン先21により基板30に対し直接
に装着され、回路パターンの書き込みが行なわれる。な
お、第3図および第4図に示しだ描画手段の他の例にお
いても、導体線路を含めて各回路要素となるへき塗料は
線状に上記基板に付着されることが必要である。
次に、本発明の第6の工程について説明する。
回路要素が付着された上記セラミック基板は、処理手段
6のA−fL、置に走行手段8により相対的に移動する
。この処理手段5は、塗料を回路要素に転化させるため
の手段である。具体例として、塗料か低温焼成用銀塗料
で釣る場合には、塗料を構成する主成分は、銀粉、樹脂
分および溶剤より成り、処理工程としては、 (1)  レベリングのために常温空気中に5〜15分
間放置する工程、 (2)樹脂分を硬化させるために80〜200’Cで空
気中に6〜30分間保持する工程、なとか金種れるもの
である。上記−の如き処![1工LTを経ることによっ
て、基板に付着された塗料(d回路要素としての導電線
路に転化する。
本発明において、上記処理工程は必要不可欠のものであ
る。本工程を欠く一場合には、上記回路要素体の特性値
が所定の値から大きく偏移することかしばしば発生し、
著しく歩留1りが低下する。
次いで、本発明の第6の工程においては検査手段6か含
まれる。この検査手段6は前記第6の工程において形成
された回路要素の特性値を、所定の設訓値と比較認識す
る役割を受は持つ。ここて得られたデータは後述の制御
手段9に送られ、前記描画手段の制御に利用される。
検査手段6には、抵抗やコンデンサの単体の電気的特性
を計測する手段のみならず、導体線間の絶縁特性あるい
は形成された回路がフィルタ作用を有するものであれは
、周波数特性や利得なとを@査し、回路設訓の要求する
指令によって、種々の削♂りをし得る計測手段を含むも
のである。
次いて、本発明の第7の工程にはトリミング手段か含壕
れる6、この工程の具体的構成は、前記回路要素体の一
部を削除、切断する機能を有する手段、例えば、レーサ
ビーム、電子線ビーム2カッター、・・イトおよびこれ
らを、駆動制御する手段より成る。この工程の働きは、
前工程の検査の結果に基づいて、回路要素の特性値の補
正もしくは修正のために回路要素の一部を削除、切断す
るものである。当然のことながら、本発明の製造方法て
は、前工程の検査の結果は、前記描画手段4に常にフィ
ードバックされているだめに、本に1早での修正は些少
なものである。
本発明の製造方法には、」二記各手段の他に、次の二つ
の手段が含壕れる。
その第1は、上記各手能の間を上記処理順序に従って、
基板を移動させうる走行手段8である。
この走行手段8は、回路の設計情報に基づいて後述の制
御手段9により作動されうるものであり、具体的には、
基板の主移動用としてのベルトコンベアおよび描画手段
4.処理手段5なとに一ヒ記コンベアよりセツティング
するためのロボットアームなとかり成り立つものである
。もちろん、前述の走行は相対的なものであり、基板を
固定して、上記各工程を順次、基板位置捷で走行さぜう
るように構成してもよい。
その第2の手段は、本発明の製造方法において用いる各
手段の制御を行う制御手段9である。制御工程の役割は
ずでにある程度述へたが、回路の設計情報に基づいて、
前記描画手段4を主体に、処理手段5および走行手段8
の動作を制御することにある。この制御手段9の具体的
な構成は、マイクロコンピュータを中心とした制御手段
本体および制御される各手段とを結ぶインターフェース
およびパスラインより成り、各製造工程中を流れる基板
に対し、回路設計情報に基ついた回路パターンを、回路
要素原料としての塗料を直接的に付着することにより構
成させるという大きな役割を担うものである。。
本発明の製造方法においては、前記第1図に示すトリミ
ング手段7に代えて修正描画手段とその後の工程に用い
ら、tIる第2の処理手段の両手段か採用さねうる、第
5図は、第1(図に対応して前記両手段を採り入れた本
発明の他の実施例を説明するだめのブロックダイアクラ
ムである。同図において、記号1〜6,8〜9は第1図
と同じものを意味する。記号10〜11かそれぞれ回路
パターン修正工程での具体的な手段として採用された修
正描画手段と第2の処理手段である。この修正用の描画
手段10の具体的な構成は描画手段4と同様である。こ
の手段の働きは前工程における検査手段6による検査の
結果に基づいて、回路要素の特性値の修正のだめに、回
路要素原料としての塗料を伺加的に回路要素上に付着さ
せるものである。
第2の処理手段11の具体的構成と機能は前記第1の処
理手段に準しる。
回路要素もしくは回路・々ターンの修正工程に用いられ
る手段としては、前記トリミング手段と修正描画手段と
を示した。同一の回路を構成するに際し、両手段は共に
使われ得るが、それぞれの特徴を考慮してより適切な活
用が望捷れる。例えは、酸化ルテニウム塗料を用いて抵
抗体回路を構成する場合を考える30寸ず、トリミング
手段7を利用するには、予め描画手段4において抵抗値
を低めに、即ち塗料を多く用いて基板に書き込み、後に
抵抗値が設計値に比べ低過ぎる抵抗体の部分を削り取る
方式を4彩る。次に、修正描画手段10を利用するには
、予め描画手段4において抵抗値を高めに、即ち塗料を
少なく用いて基板に書き込み、後に抵抗値が設計値に比
べ高過ぎる抵抗体の、塗料の不足分を補う方式を採る。
なお、本発明においては上記修正工程の手段を単に一つ
の手段に限定するものでなく、所望の回路構成に応じて
、前記両手段を併用しても差し支えない。
本発明の製造方法においては、前記工程群に加えて、第
2の検査工程を付加することが出来る。
第6図及び第7図は、第2の検査工程を加えた本発明の
他の実施例を説明するだめのブロックダイアグラムであ
る。
第6図及び第7図において、記号1〜11は第1図もし
くは第5図に同しである。そして12は第2の検査手段
て、最後の工程として含寸れる。
第2の検査手段12は回路設計情報に基づいて基板上に
形成された電子回路全体の特性か回路設計情報に合致し
た内容のものであることを認識判定する役割を受けもつ
ものである。特に、前記回路要素数が多い電子回路の場
合には、前述の第1の検査手段6において各回路要素の
特性値を回路設計情報の許容巾内に入れたとしても、回
路全体としては回路設計値内に納甘らない特性のものが
出現することかあり得るものである。このような状況を
把握し、そのテークを制御手段9にフィードバックし、
前記検査手段6の機能をより高めるなどの役割りもある
本発明の製造方法における基板の流it[は、噴(′こ
前述のものに限定されるものてはなく、例えは、描画手
段4と処理手段らの間を複数回にわたって繰り返し流す
ことも可能である。このようにすることにより、基板の
表面だけでなく、裏面に対する回路形成、あるいは導体
、誘電体を多層((積み重ねて形成されるコンデンサの
形成、さらには基板主面の一部を多層配線化することな
と、多柱多様の回路構成か可能となるものである。
結局、本発明の製造方法の必須の要件は、第1図あるい
は第5図〜第7図の破線で四重れた部分で行なわれる工
程に要約される。従って、上述の各工程を含む範囲にお
いて、他の伺加的な工程が含まれる場合も本発明の範囲
内に含壕れるものである。
発明の効果 以上の説明から明らかなように、本発明にかかる電子回
路板の製造方法は、回路設計情報が多種にわたる場合に
も容易に所定形状の基板を形成しかつその基板上の回路
形成を制御し得るものであり、犬なる工業的価値を有す
るものである。
【図面の簡単な説明】
第1図は本発明の一実施例における各工程を説明するだ
めのブロックダイアグラム、第2図は本発明の描画工程
で用いるインク噴射記録ヘットの一例を示す要部断面図
、第3図は同描画ペンの要部断面図、第4図は第3図の
描画ペンの塗料送出)XIX(7)四部4:’i成図、
第5図、第6図及び第7図は本賢明の他の実施例におけ
る各工程を説明するだめのブロックダイアグラムである
。 1 ・・供給手段、2・・・・・・切断手段、3・・・
・・・焼結手段、4・・・・・・描画手段、5,11処
理手段、6゜12・・・検査手段、7・・・・・・トリ
ミング手段、8−・・・走行手段、9・・・・・制御手
段、10・・・・・・修正描画手段、13・・・・・・
ヘッド、14・・・・・・ダイヤフラム、16・・・圧
電素子、16.・・・吐出口、1了・・・・・パイプ、
18・・・圧力室、20・・・・・ペン、21・・・ペ
ン先、22・・・ぺ/ホルダ、23・−・・・導通管、
24・・・・・パイプ、31・・・・・・塗料溜め、3
2・・−・送出ポンプ、33・・・圧力調整器、34・
・・・送出量調整器。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 粥  2 図 第5図 第6図

Claims (4)

    【特許請求の範囲】
  1. (1)回路四素を形成する基台となる電気絶縁f1のセ
    ラミック基板となるべく帯状に連続成形されたセラミッ
    クのクリーンシートベルトを供給する供給工程と、前記
    グリーンシートベルトから所定の形状のソートを切断し
    て取り出す切断工程と、前記切り出されたグリーンシー
    トを電気絶縁性のセラミック基板に転化させる焼結工程
    と、前記セラミック基板の表面に回路要素と成るへき累
    月としての塗料を所定の厚さで線状に装着して所定の回
    路パターンを前記セラミック基板上に書き込む描画工程
    と、前記セラミック基板上に線状に装着された塗料を回
    路要素に転化させる処理工程と、前記処理工程によって
    形成された回路要素の特性値を所定の設計値と比較認識
    する検査工程と、前記検査工程の結果に基づいて、前記
    回路要素の一部を削除して前記回路パターンを所定のも
    のに修正するトリミンク]二程の各工程を営み、前d己
    セラミック基板上に直接に電子回路を形成する電子回路
    板の製造方法。
  2. (2)回路要素を形成する基台となる電気絶縁性のセラ
    ミック基板となるべく帯状に連続成形されたセラミック
    のクリーンシートベルトを供給する供給工程と、前記グ
    リーンシートベルトを所定の形状ソートに切断する切断
    工程と、前記切り出されたグリーンソートを電気絶縁性
    のセラミック基板に転化させる焼結工程と、前記セラミ
    ック基板の表面に回路要素と成るべき素材としての塗料
    を所定の厚さで線状に装着して所定の回路パターンを前
    記セラミック基板上に書き込む描画工程と、前記セラミ
    ック基板上に線状に装着された塗料を回路要素に転化さ
    せる第1の処理工程と、前記第1の処理工程によって形
    成された回路要素の特性値を所定の設計値と比較認識す
    る検査工程と、前記検査工程の結果に基づいて、前記回
    路要素の一部に前記塗料を、再度装着せしめて前記回路
    要素の特性値を前記設計値に合せる修正描画工程と、前
    記修正描画工程における塗料を所定の回路要素に転化さ
    ぜる第2の処理工程の各工程を含み、前記セラミック基
    板上に直接に′電子回路を形成する電子回路板の製造方
    法、・
  3. (3)回路要素を形成する基台となる電気絶縁性のセラ
    ミック基板となるべく帯状に連続成形されたセラミック
    のグリーンシートベルトを供給する供給工程と、前記グ
    リーンシートベルトを所定の形状シートに切断する切断
    工程と、前記切り出されたグリーンシートを電気絶縁性
    のセラミック基板に転化させる焼結工程と、前記セラミ
    ック基板の表面に回路要素と成るべき索胴としての塗料
    を所定の厚さで線状に装着して所定の回路パターンを前
    記セラミック基板上に書き込む描画工程と、前記セラミ
    ック基板上に線状に装着された塗料を回路要素に転化さ
    せる処理工程と、前記処理工程によって形成された回路
    要素の特性値を所定の設計値と比較認識する第1の検査
    工程と、前記第1の検査工程の結果に基づいて前記回路
    要素の一部を削除して前記回路パターンを所定のものに
    修正するトリミング工程と、前記の如く形成された電子
    回路の特性値を所定の回路設計値と比較する第2の検査
    工程の各工程を含み、前記セラミック基板上に直接に電
    子回路を形成する電子回路板の製造方法。
  4. (4)回路要素を形成する基台となる電気絶縁性のセラ
    ミック基板となるべく帯状に連続成形されたセラミック
    のグリーンシートベルトを供給する供給工程と、前記グ
    リーンシートベルトから所定の形状のシートを切断して
    取り出す切断工程と、前記切り出されたグリーンシート
    を電気絶縁性のセラミック基板に転化させる焼結工程と
    、前記セラミック基板の表面に回路要素と成るべき素材
    としての塗料を所定の厚さで線状に装着して所定の回路
    パターンを前記セラミック基板上に書き込む描画工程と
    、前記セラミック基板上に線状に装着された塗料を回路
    要素に転化させる第1の処理工程と、前記第1の処理工
    程によって形成された回路要素の特性値を所定の設計値
    と比較認識する第1の検査工程と、前記第1の検査工程
    の結果に基づいて、前記回路要素の一部に前記塗料を再
    度装着せしめて前記回路要素の特性値を前記設計値に合
    せる修正描画工程と、前記修正描画工程における塗料を
    所定の回路要素に転化させる第2の処理工程と、前記の
    如く形成された電子回路の特性値を所定の回路設割値と
    比較する第2の検査工程の各工程を含み、前記セラミッ
    ク基板上に直接に電子回路を形成する電子回路板の製造
    方法。
JP22241882A 1982-12-17 1982-12-17 電子回路板の製造方法 Pending JPS59112685A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22241882A JPS59112685A (ja) 1982-12-17 1982-12-17 電子回路板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22241882A JPS59112685A (ja) 1982-12-17 1982-12-17 電子回路板の製造方法

Publications (1)

Publication Number Publication Date
JPS59112685A true JPS59112685A (ja) 1984-06-29

Family

ID=16782071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22241882A Pending JPS59112685A (ja) 1982-12-17 1982-12-17 電子回路板の製造方法

Country Status (1)

Country Link
JP (1) JPS59112685A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1986001067A1 (en) * 1984-07-26 1986-02-13 Matsushita Electric Industrial Co., Ltd. Method of and apparatus for forming thick-film circuit
JPH02228095A (ja) * 1989-02-28 1990-09-11 Nec Corp 多層配線基板製造方法
JPH04272182A (ja) * 1990-11-05 1992-09-28 Abb Patent Gmbh 部分金属層製造方法および装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1986001067A1 (en) * 1984-07-26 1986-02-13 Matsushita Electric Industrial Co., Ltd. Method of and apparatus for forming thick-film circuit
JPH02228095A (ja) * 1989-02-28 1990-09-11 Nec Corp 多層配線基板製造方法
JPH04272182A (ja) * 1990-11-05 1992-09-28 Abb Patent Gmbh 部分金属層製造方法および装置

Similar Documents

Publication Publication Date Title
US6395118B1 (en) Method for manufacturing ceramic substrate and non-fired ceramic substrate
JP2004096071A (ja) 圧電アクチュエータの製造方法、液体噴射ヘッドの製造方法、及び、アクチュエータ母部材
US20030009726A1 (en) Method and apparatus for the formation of laminated circuit having passive componets therein
JP2006287200A (ja) アレイ型積層セラミックコンデンサ及びアレイ型積層セラミックコンデンサ製造方法
US20030215565A1 (en) Method and apparatus for the formation of laminated circuit having passive components therein
WO2018016386A1 (ja) 積層型電子部品の製造方法
JPS59112685A (ja) 電子回路板の製造方法
US20060213603A1 (en) Multi-layer ceramic electronic component and production method thereof
JPH06291380A (ja) 誘電体積層部品とその製造方法
JP2004096068A (ja) 圧電素子、圧電アクチュエータ、及び、液体噴射ヘッド
JPS58220497A (ja) 電子回路板の製造方法
JP2005022909A (ja) グリーンシートおよびその製造方法、並びに積層圧電体、圧電アクチュエータおよびインクジェット記録ヘッド
JP2006253651A (ja) 積層セラミックコンデンサ及びその製造方法
JPH09102666A (ja) 膜形成方法
JPS59108391A (ja) 電子回路板の製造方法
JPS59117295A (ja) 電子回路板の製造方法
JPS59106183A (ja) 電子回路板の製造方法
JPS5972192A (ja) 電子回路板の製造方法
JPH0320076B2 (ja)
JP2019176025A (ja) 積層型電子部品の製造方法
JPS59110190A (ja) 電子回路板の製造方法
JPS58176995A (ja) 電子回路板の製造方法
JPS59108392A (ja) 電子回路板の製造方法
EP0744291A2 (en) Charge plate fabrication process
JPS59106182A (ja) 電子回路板の製造方法