JPS5910627Y2 - Absolute value detection circuit - Google Patents

Absolute value detection circuit

Info

Publication number
JPS5910627Y2
JPS5910627Y2 JP9820474U JP9820474U JPS5910627Y2 JP S5910627 Y2 JPS5910627 Y2 JP S5910627Y2 JP 9820474 U JP9820474 U JP 9820474U JP 9820474 U JP9820474 U JP 9820474U JP S5910627 Y2 JPS5910627 Y2 JP S5910627Y2
Authority
JP
Japan
Prior art keywords
circuit
transistor
push
input
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9820474U
Other languages
Japanese (ja)
Other versions
JPS5125976U (en
Inventor
実 荻田
Original Assignee
ヤマハ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヤマハ株式会社 filed Critical ヤマハ株式会社
Priority to JP9820474U priority Critical patent/JPS5910627Y2/en
Publication of JPS5125976U publication Critical patent/JPS5125976U/ja
Application granted granted Critical
Publication of JPS5910627Y2 publication Critical patent/JPS5910627Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)
  • Measurement Of Current Or Voltage (AREA)

Description

【考案の詳細な説明】 この考案は交流入力信号の絶対値を検出する絶対値検出
回路に係り、更に詳述すればコンブリメンタリ回路を用
いた全波整流回路と上記コンブリメンタリ回路の出力の
一部を前記全波整流回路の入力回路の入力端へ負帰還さ
せることによりトランジスタのベース・エミツタ電圧に
よるクロスオーバー歪をなくし入力に対する不感帯域を
小さくした絶対値検出回路に関するものである。
[Detailed description of the invention] This invention relates to an absolute value detection circuit that detects the absolute value of an AC input signal, and more specifically, it is a full-wave rectifier circuit using a combinational circuit and the output of the combinational circuit. This invention relates to an absolute value detection circuit that eliminates crossover distortion due to the base-emitter voltage of the transistor and reduces the dead band for input by negatively feeding a portion of the input circuit to the input terminal of the input circuit of the full-wave rectifier circuit.

全波整流回路を用いた絶対値検出回路として、ダイオー
ドとコンデンサとを組合せた回路、コンブリメンタリプ
ッシュプル回路を構戊する一方の素子の出力を位相反転
させ他方の素子の出力と共に取出すようにした回路があ
る。
As an absolute value detection circuit using a full-wave rectifier circuit, a circuit that combines a diode and a capacitor constitutes a complementary push-pull circuit, in which the phase of the output of one element is inverted and taken out along with the output of the other element. There is a circuit that does this.

しかし、前者の場合には回路内に時定数要素を含む回路
素子があるため出力の立上りが遅くなり、例えばピーク
メータのように入力交流信号の瞬時の絶対値を検出する
必要がある場合不向きであり、また周波数特性が高城で
低下すると云う欠点がある。
However, in the former case, the output rises slowly because there are circuit elements that include time constant elements in the circuit, making it unsuitable for applications that need to detect the instantaneous absolute value of the input AC signal, such as a peak meter. However, there is also the drawback that the frequency characteristics deteriorate at high frequencies.

後者の場合には前者のような欠点は解決されるがトラン
ジスタのベース・エミツタ電圧によるクロスオーバー歪
の発生によりリニアリテイが悪く、特に前記電圧以下の
小入力に対し不感帯が生じると云う欠点がある。
In the latter case, the former problem can be solved, but the linearity is poor due to cross-over distortion caused by the base-emitter voltage of the transistor, and a dead zone occurs especially for small inputs below the above-mentioned voltage.

この考案は上記の点に鑑みなされたもので、その特徴と
するところは、コンブリメンタリプッシュプル回路を構
戊する他方のトランジスタのコレクタ電流に対応した電
流をカレントミラー回路で検出し、この検出電流および
前記コンブリメンタノプッシュプル回路を構戒する一方
のトランジスタのコレクタ電流を共通の負荷抵抗に流し
、この負荷抵抗の両端電圧により入力交流信号の全波整
流出力を得るようになすとともに、前記コンブリメンタ
リプッシュプル回路を構戒する2つのトランジスタの共
通接続されたエミツタから、このコンブリメンタリプッ
シュプル回路の前段に接続され入力交流信号が印加され
る増幅器へ負帰還を施すようになしたことにある。
This idea was devised in view of the above points, and its feature is that a current corresponding to the collector current of the other transistor constituting the complementary push-pull circuit is detected by a current mirror circuit; The current and the collector current of one of the transistors that control the combrimentano push-pull circuit are passed through a common load resistor, and a full-wave rectified output of the input AC signal is obtained by the voltage across the load resistor, and Negative feedback is provided from the commonly connected emitters of the two transistors that control the complementary push-pull circuit to an amplifier connected at the front stage of the complementary push-pull circuit and to which an input AC signal is applied. It's what I did.

以下この考案を図に示す実施例に基づき説明する。This invention will be explained below based on the embodiment shown in the drawings.

第1図はこの考案の絶対値検出回路の構戒を示すもので
、この回路は入力端子INから入力抵抗Rを介して入力
を取込む増幅率A。
FIG. 1 shows the structure of the absolute value detection circuit of this invention. This circuit takes an input from an input terminal IN through an input resistor R and has an amplification factor of A.

が1よりも大きいオペアンフ゜AMPと、このオペアン
フ゜の出力をカップリングコンテ゛ンサC、抵抗R1を
介してNPN形のトランジスタQ. (一方のトラン
ジスタ)とPNP形のトランジスタQ2(他方のトラン
ジスタ)の各ベースを共通に接続した点に入力するよう
にし、また各エミツタを共通に接続しエミツタ抵抗Re
を介してアースへ、トランジスタQ1のコレクタは抵抗
Rcを介して電源十Vccに、トランジスタQ2のコレ
クタは抵抗R2、ダイオードD1を介して電源一Vcc
にそれぞれ接続したコンブリメンタリプッシュプル回路
と、前記トランジスタQ1のコレクタとトランジスタQ
2のコレクタおよび電源一Vccにコレクタ、ベースお
よび抵抗R3を介してエミツタを接続したNPN形のト
ランジスタQ3(前記ダイオードD1および抵抗R2と
共にカレントミラー回路を構或する)と、上記両回路の
共通の負荷となる抵抗RcとトランジスタQ1のコレク
タの接続点より導出された出力端子OUTと、トランジ
スタQ1,Q2の双方のエミツタと抵抗Reとの接続点
とオペアンプAMPの人力端との間に接続した抵抗Rf
によって構威される負帰還回路NFとで構威されている
is larger than 1, and the output of this operational amplifier is connected to an NPN transistor Q. via a coupling capacitor C and a resistor R1. (one transistor) and the PNP type transistor Q2 (the other transistor) are input to the point where the respective bases are connected in common, and each emitter is connected in common and the emitter resistance Re
The collector of the transistor Q1 is connected to the power supply +Vcc through the resistor Rc, and the collector of the transistor Q2 is connected to the power supply +Vcc through the resistor R2 and the diode D1.
a complementary push-pull circuit connected to the collector of the transistor Q1 and the transistor Q
An NPN transistor Q3 (constituting a current mirror circuit together with the diode D1 and resistor R2) whose emitter is connected to the collector of the second circuit and the power supply Vcc via the collector, base, and resistor R3, and the common transistor Q3 of both circuits. A resistor connected between the output terminal OUT derived from the connection point between the resistor Rc serving as the load and the collector of the transistor Q1, the connection point between the emitters of both transistors Q1 and Q2 and the resistor Re, and the human power terminal of the operational amplifier AMP. Rf
A negative feedback circuit NF is configured.

この回路で゛トランジスタQ1はオペアンプAMPの正
の半サイクルの出力信号を、トランジスタQ2は前記ア
ンプAMPの負の半サイクルの出力信号の増幅を負担し
、ダイオードD1はトランジスタQ3のベース・エミツ
タ電圧の立上りを補償するために挿入されたものである
In this circuit, the transistor Q1 amplifies the positive half-cycle output signal of the operational amplifier AMP, the transistor Q2 amplifies the negative half-cycle output signal of the amplifier AMP, and the diode D1 amplifies the base-emitter voltage of the transistor Q3. It was inserted to compensate for the rise.

この回路において人力端子INに加わる入力交流信号は
オペアンプAMPで増幅され、正の半サイクルの入力電
圧がトランジスタQ1のベース・エミツタ電圧VBEが
第2図に示すようにVBEI (シリコントランジスタ
で約0.6 V、ゲルマニウムトランジスタで約0.2
V)以上になるとトランジスタQ1がオンし、電源十
Vcc一抵抗Rc−}ランジスタQ1のコレクタ・エミ
ツター抵抗Re−アースの経路を通る電流が流れ、抵抗
Reに電圧降下が生じ、この電圧は帰還抵抗Rfを介し
てオペアンプAMPの入力端に入力電圧とは逆相の電圧
の形で加えられる。
In this circuit, the input AC signal applied to the input terminal IN is amplified by the operational amplifier AMP, and the positive half-cycle input voltage is such that the base-emitter voltage VBE of the transistor Q1 is VBEI (approximately 0.0 for a silicon transistor) as shown in FIG. 6 V, about 0.2 for germanium transistor
V), the transistor Q1 turns on, and a current flows through the path of the collector-emitter resistor Re of the transistor Q1 and the ground, causing a voltage drop across the resistor Re, and this voltage is applied to the feedback resistor. It is applied to the input terminal of the operational amplifier AMP via Rf in the form of a voltage having a phase opposite to the input voltage.

前記オペアンフ゜AMPの出力が負の半サイクル?変る
と、トランジスタQ2がオンし、アースー抵抗Re一ト
ランジスタQ2のエミッタ・コレクター抵抗R2−ダイ
オードD1一電源−Vccの経路を通る電流が流れ、抵
抗Reに電圧降下が生じる。
Is the output of the operational amplifier AMP a negative half cycle? When the voltage changes, the transistor Q2 turns on, and a current flows through the path of ground, resistor Re, emitter/collector resistor R2 of transistor Q2, diode D1, power supply, and Vcc, causing a voltage drop across the resistor Re.

この電圧は帰還抵抗Rfを介して前記同様オペアンプA
MPの入力端に入力電圧とは逆相の電圧の形で加えられ
る。
This voltage is applied to the operational amplifier A through the feedback resistor Rf.
A voltage having a phase opposite to the input voltage is applied to the input terminal of the MP.

さらにトランジスタQ2のオンに伴い抵抗R2、ダイオ
ードDの両端に電圧降下が生じトランジスタQ3が順方
向にバイアスされてオンし、トランジスタQ2のオン期
間電源十Vcc一抵抗Rc−}ランジスタQ3のコレク
タ・エミツター抵抗R3一電源一Vccの経路を通る電
流が流れ、出力端子OUTには入力電圧の極性のいかん
にかかわらず負電位の出力電圧が現れる。
Furthermore, as the transistor Q2 turns on, a voltage drop occurs across the resistor R2 and the diode D, and the transistor Q3 is forward biased and turned on. A current flows through the path of resistor R3 - power supply - Vcc, and an output voltage of a negative potential appears at the output terminal OUT, regardless of the polarity of the input voltage.

この回路において負帰還回路NFがないと、第2図に実
゛線で示すようにトランジスタQ. (あるいはQ2)
のベース・エミツタ電圧対コレクタ電流特性の非直線部
分、すなわちコレクタ電流の立上り点の電圧VB ’E
1(VBE2 )に相当する電圧以下の小入力電圧に対
する応答は零となリ、VBE〜−VBE2の間が不感帯
となってしまう。
In this circuit, if there is no negative feedback circuit NF, the transistor Q. (or Q2)
The nonlinear part of the base-emitter voltage vs. collector current characteristic of , that is, the voltage at the rising point of the collector current VB 'E
The response to a small input voltage below the voltage equivalent to 1 (VBE2) is zero, and a dead zone exists between VBE and -VBE2.

しかし、負帰還回路NFを設けることにより、ベース・
エミツタ電圧対コレクタ電流特性は第2図の実線より破
線で示すようになるため、ベース・エミツタ電圧■BE
1〜−■BE間の不感帯域はv8E′1〜一VBE′2
ト狭くナル。
However, by providing a negative feedback circuit NF, the base
Since the emitter voltage vs. collector current characteristic is shown by a broken line rather than a solid line in Figure 2, the base-emitter voltage ■BE
The dead band between 1 and -■BE is v8E'1 to 1VBE'2
Narrow and narrow.

スナワチ、VBE’/Ao1洋と VBE −E 1/ 負帰還回路NFの帰還量だ
けベース・エミツタ電圧vBEによる不感帯域は改善さ
れる。
The dead band due to the base-emitter voltage vBE is improved by the feedback amount of the negative feedback circuit NF.

第3図はこの考案の他の実施例を示すもので、第1図に
示した絶対値検出回路の負帰還回路NF内に複数のダイ
オードD2,D3の極性を逆にし並列に接続した回路を
直列に挿入したもので、このダイオード回路を挿入する
ことにより、対数圧縮出力特性を有する絶対値検出回路
が構或でき、ピークメータ回路等に応用できる。
FIG. 3 shows another embodiment of this invention, in which a circuit in which a plurality of diodes D2 and D3 are connected in parallel with reversed polarity is included in the negative feedback circuit NF of the absolute value detection circuit shown in FIG. By inserting this diode circuit in series, an absolute value detection circuit having logarithmic compression output characteristics can be constructed, which can be applied to a peak meter circuit, etc.

以上述べたように、この考案はコンブリメンタノプッシ
ュプル回路を構戊する他方のトランジスタのコレクタ電
流に対応した電流をカレントミラー回路で検出し、この
検出電流および前記コンブリメンタリプッシュプル回路
を構或する一方のトランジスタのコレクタ電流を共通の
負荷抵抗に流し、この負荷抵抗の両端電圧により入力交
流信号の全波整流出力を得るようにするとともに、前記
コンブリメンタリプッシュプル回路を構戊する2つのト
ランジスタの共通接続されたエミツタから、このコンブ
リメンタリプッシュプル回路の前段に接続され入力交流
信号が印加される増幅器へ負帰還を施すようになしたの
で、増幅素子として用いるトランジスタのベース・エミ
ツタ電圧■BEによる不感帯領域を負帰還量だけ改善し
得、不感帯領域が狭くなる。
As described above, this invention uses a current mirror circuit to detect the current corresponding to the collector current of the other transistor that constitutes the combimentary push-pull circuit, and uses this detected current and the combimentary push-pull circuit to The collector current of one of the transistors is passed through a common load resistor, and the voltage across the load resistor is used to obtain a full-wave rectified output of the input AC signal, and the complementary push-pull circuit is constructed. Since negative feedback is provided from the commonly connected emitters of the two transistors to the amplifier connected to the front stage of this complementary push-pull circuit and to which the input AC signal is applied, the base of the transistor used as the amplifying element The dead band area due to the emitter voltage ■BE can be improved by the amount of negative feedback, and the dead band area becomes narrower.

また回路中に時定数要素がないので応答が速く、かつ周
波数特性の良好な絶対値検出回路が得られ、構戊も比較
的簡単にして、IC化にも向き、安価に構或し得るとい
う効果を有する。
In addition, since there is no time constant element in the circuit, an absolute value detection circuit with fast response and good frequency characteristics can be obtained, and the structure is relatively simple, suitable for IC implementation, and can be constructed at low cost. have an effect.

【図面の簡単な説明】[Brief explanation of drawings]

図はいずれもこの考案の実施例を示すもので、第1図は
絶対値検出回路の構或図、第2図は動作説明に供する特
性図、第3図は対数圧縮特性を付加した絶対値検出回路
の構戊図である。 IN...人力端子、OUT・..出力端子、Ri,
Rc, Re,R1〜R3・・・抵抗、C・・・コンテ
゛ンサ、D1〜D3・・・ダイオード、Q1〜Q3・・
・トランジスタ、+Vcc, −Vcc・・・電源、N
F・・・負帰還回路、AMP・・・オペアンプ。
The figures all show examples of this invention. Fig. 1 is a diagram of the structure of the absolute value detection circuit, Fig. 2 is a characteristic diagram for explaining the operation, and Fig. 3 is an absolute value detection circuit with logarithmic compression characteristics added. It is a block diagram of a detection circuit. IN. .. .. Manual terminal, OUT. .. Output terminal, Ri,
Rc, Re, R1-R3...Resistance, C...Capacitor, D1-D3...Diode, Q1-Q3...
・Transistor, +Vcc, -Vcc...Power supply, N
F...negative feedback circuit, AMP... operational amplifier.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 交流入力信号が印加される増幅器と、この増幅器の出力
が各ベースに供給されプッシュプル接続されたNPN形
トランジスタおよぶPNP形トランジスタで構或された
コンブリメンタリプッシュプル回路と、このコンフ゜リ
メンタリフ゜ツシュフ゜ル回路を構或する一方のトラン
ジスタのコレクタと電源との間に接続された負荷抵抗と
、前記コンブリメンタリプッシュプル回路を構或する他
方のトランジスタのコレクタ電流に対応した信号を他の
電流路に得るカレントミラー回路と、前記コンブリメン
タリプッシュプル回路を構或する両トランジスタの共通
接続されたエミツタに得られる信号を前記増幅器へ負帰
還する負帰還回路とを具備してなり、前記コンブリメン
タリプッシュプル回路を構或する一方のトランジスタの
コレクタ電流および前記カレントミラー回路の他の電流
路に流れる電流を前記負荷抵抗に共通に流すようになし
、前記負荷抵抗から入力交流信号の全波整流出力を取り
出すようにしたことを特徴とする絶対値検出回路。
An amplifier to which an AC input signal is applied, a combinatory push-pull circuit consisting of an NPN transistor and a PNP transistor with the output of this amplifier supplied to each base and connected in push-pull; A load resistor connected between the collector of one transistor constituting the circuit and the power supply, and a signal corresponding to the collector current of the other transistor constituting the complementary push-pull circuit to another current path. and a negative feedback circuit that negatively feeds back a signal obtained at the commonly connected emitters of both transistors constituting the combimentary push-pull circuit to the amplifier. The collector current of one transistor constituting the push-pull circuit and the current flowing through the other current path of the current mirror circuit are made to flow in common through the load resistor, and a full-wave rectified output of the input AC signal is output from the load resistor. An absolute value detection circuit characterized in that it extracts.
JP9820474U 1974-08-16 1974-08-16 Absolute value detection circuit Expired JPS5910627Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9820474U JPS5910627Y2 (en) 1974-08-16 1974-08-16 Absolute value detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9820474U JPS5910627Y2 (en) 1974-08-16 1974-08-16 Absolute value detection circuit

Publications (2)

Publication Number Publication Date
JPS5125976U JPS5125976U (en) 1976-02-25
JPS5910627Y2 true JPS5910627Y2 (en) 1984-04-03

Family

ID=28299221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9820474U Expired JPS5910627Y2 (en) 1974-08-16 1974-08-16 Absolute value detection circuit

Country Status (1)

Country Link
JP (1) JPS5910627Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS579266A (en) * 1980-06-16 1982-01-18 Mitsubishi Electric Corp Full-wave rectifying circuit

Also Published As

Publication number Publication date
JPS5125976U (en) 1976-02-25

Similar Documents

Publication Publication Date Title
JPS6212691B2 (en)
JPS6212692B2 (en)
JPS5910627Y2 (en) Absolute value detection circuit
JPH0770935B2 (en) Differential current amplifier circuit
JPH0425210A (en) Output voltage control circuit
US5365198A (en) Wideband amplifier circuit using npn transistors
JPH0346574Y2 (en)
JP2723547B2 (en) Constant current circuit
JPH03112214A (en) Voltage comparator
JP3165738B2 (en) Voltage-current conversion circuit
JPS62227204A (en) Differential amplifier
JPS5815471A (en) Rectifying circuit
JPS6216009Y2 (en)
JPH0522978Y2 (en)
JPS5827539Y2 (en) audio amplifier
JPS6256685B2 (en)
JPS6121857Y2 (en)
JPS5846881B2 (en) Kempa Cairo
JPH0258911A (en) Power amplifier circuit
JPS6242605A (en) Amplitude limiting circuit
JPS62234406A (en) Power amplifier circuit
JPS628987B2 (en)
JPS5823761B2 (en) Directly connected multi-stage widening circuit
JPH035091B2 (en)
JPH0662621U (en) Differential amplifier