JPS589450A - 二重系リフレツシユ出力装置 - Google Patents
二重系リフレツシユ出力装置Info
- Publication number
- JPS589450A JPS589450A JP10766381A JP10766381A JPS589450A JP S589450 A JPS589450 A JP S589450A JP 10766381 A JP10766381 A JP 10766381A JP 10766381 A JP10766381 A JP 10766381A JP S589450 A JPS589450 A JP S589450A
- Authority
- JP
- Japan
- Prior art keywords
- code
- information
- frame
- logic value
- code converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Selective Calling Equipment (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、サイクリックな時分割情報をフレーム毎に交
互かつ反復して反転のうえ伝送する信号を受信し、信号
により伝送されて来る情報に応じた出力を送出すると共
に、伝送されて来る情報の変化に応する受信出力の状況
が、周期的にリフレッシュされる二重系リフレッシュ出
力装置に関するものである。
互かつ反復して反転のうえ伝送する信号を受信し、信号
により伝送されて来る情報に応じた出力を送出すると共
に、伝送されて来る情報の変化に応する受信出力の状況
が、周期的にリフレッシュされる二重系リフレッシュ出
力装置に関するものである。
伝送信号に応じて鉄道信号用のリレーを駆動する場合等
には、サイクリックに伝送されて来る情報の変化に応じ
て受信出力が変化しなけれはならないと共に、送信側、
受信側の機器または伝送路の障害発生等に際し、必ず受
信出力が無信号状態とをシ、リレー等が常に復旧状態と
なるフェイルセイフ性を要求されており、近来、リフレ
ッシュ伝送方式が提案されている。
には、サイクリックに伝送されて来る情報の変化に応じ
て受信出力が変化しなけれはならないと共に、送信側、
受信側の機器または伝送路の障害発生等に際し、必ず受
信出力が無信号状態とをシ、リレー等が常に復旧状態と
なるフェイルセイフ性を要求されており、近来、リフレ
ッシュ伝送方式が提案されている。
すなわち、す７レツシユ伝送方式においては、連続して
配列されたタイムスロット中へ割当てられる複数チャネ
ルの各ビットを所定数集合させてフレームを構成し、こ
のフレームを単位として伝送のうえ、受信側において、
各フレームの受信開始時点毎に、保持していた直前の受
信情報をリフレッシュし、受信情報の変化に対応した受
信出力を得ると共に、伝送系の障害発生に際しては、直
前に受信した情報を無用に保持しないものとしている。
配列されたタイムスロット中へ割当てられる複数チャネ
ルの各ビットを所定数集合させてフレームを構成し、こ
のフレームを単位として伝送のうえ、受信側において、
各フレームの受信開始時点毎に、保持していた直前の受
信情報をリフレッシュし、受信情報の変化に対応した受
信出力を得ると共に、伝送系の障害発生に際しては、直
前に受信した情報を無用に保持しないものとしている。
しかし、前述の方式においては、リフレッシュが各フレ
ームの受信開始時点毎に行なわれるため、す７レツクス
周期が情報の伝送速度および各フレームのビット数に応
じて定められ、リフレッシュ周期を用途にしたがって自
在に設定できないと共に、リフレッシュ周期を定めれば
情報の伝送速度および各フレームのビット数が定まり、
単位時間当シの伝送情報量を増大できない等の欠点が生
ずる。
ームの受信開始時点毎に行なわれるため、す７レツクス
周期が情報の伝送速度および各フレームのビット数に応
じて定められ、リフレッシュ周期を用途にしたがって自
在に設定できないと共に、リフレッシュ周期を定めれば
情報の伝送速度および各フレームのビット数が定まり、
単位時間当シの伝送情報量を増大できない等の欠点が生
ずる。
本発明は、従来のか＼る欠点を根本的に解決する目的を
有し、サイクリックな時分割情報をフレーム毎に交互か
つ反復して反転のうえ、非反転フレームおよび反転フレ
ームとして伝送すると共に、いずれか一方のフレームに
よシ伝送されて来る情報が論理値“１”のときに、これ
を論理値“１”と“θ′″とを交互に反復するコードへ
変換し、かつ、同様に伝送されて来る情報が論理値“０
”のときには、これを連続した一定論理値のコードへ変
換する一方、他のフレームにより伝送されて来る情報に
応じ、前述の論理値“１″と０″と交互に反復するコー
ドに対して相補的衣コードへ変換すると共に、前述のコ
ードが一定論理値のときけ同様に連続した一定論理値の
コードへ変換のうえ、これらの各コードを各個別のシフ
トレジスタへ反復して並列にセットし、これらのセット
された内容がつぎのセットまでにすべて送出されない速
度により各シフトレジスタをシフトさせ、とれによって
各シフトレジスタから互に相補的な各直列信号を得、こ
れらの各直列信号を、フェイルセイフ性を有する出力部
において直流へ変換してから出力とすることによシ、リ
フレッシュ周期を用途に応じて自在に設定できると共に
、高度の７エイルセイフ性を有する極めて効果的な、二
重系リフレッシュ出力装置を提供するものである。
有し、サイクリックな時分割情報をフレーム毎に交互か
つ反復して反転のうえ、非反転フレームおよび反転フレ
ームとして伝送すると共に、いずれか一方のフレームに
よシ伝送されて来る情報が論理値“１”のときに、これ
を論理値“１”と“θ′″とを交互に反復するコードへ
変換し、かつ、同様に伝送されて来る情報が論理値“０
”のときには、これを連続した一定論理値のコードへ変
換する一方、他のフレームにより伝送されて来る情報に
応じ、前述の論理値“１″と０″と交互に反復するコー
ドに対して相補的衣コードへ変換すると共に、前述のコ
ードが一定論理値のときけ同様に連続した一定論理値の
コードへ変換のうえ、これらの各コードを各個別のシフ
トレジスタへ反復して並列にセットし、これらのセット
された内容がつぎのセットまでにすべて送出されない速
度により各シフトレジスタをシフトさせ、とれによって
各シフトレジスタから互に相補的な各直列信号を得、こ
れらの各直列信号を、フェイルセイフ性を有する出力部
において直流へ変換してから出力とすることによシ、リ
フレッシュ周期を用途に応じて自在に設定できると共に
、高度の７エイルセイフ性を有する極めて効果的な、二
重系リフレッシュ出力装置を提供するものである。
以下、実施例を示す図によって本発明の詳細な説明する
。
。
第１図は時分割情報の伝送状況を示す図であり、各フレ
ーム”Ｐｌ、ＦＮＩ 、ｒＰ、等は、連続的に配列され
たタイムスロット中へ割当てられた各チャネル毎のビッ
トＢ１〜Ｂｎおよび、非反転フレームを示す非反転信号
Ｐまたは反転フレームを示す反転信号Ｎからなシ、各フ
レームＦ、ユ、ＦＮＩ、Ｆ’ｐｚ目、５− 情報を示すピッ）Ｂ１〜Ｂｎの内容がフレーム毎に交互
かつ反復して反転するものとなっており、非反転フレー
ムＦＰＩ、 ｒＰ２においては、各ビットがＢ１〜Ｂｎ
であるのに対し、反転フレームＦＮＩにおいては、各ビ
ットの内容が反転し虱〜６と々つている。
ーム”Ｐｌ、ＦＮＩ 、ｒＰ、等は、連続的に配列され
たタイムスロット中へ割当てられた各チャネル毎のビッ
トＢ１〜Ｂｎおよび、非反転フレームを示す非反転信号
Ｐまたは反転フレームを示す反転信号Ｎからなシ、各フ
レームＦ、ユ、ＦＮＩ、Ｆ’ｐｚ目、５− 情報を示すピッ）Ｂ１〜Ｂｎの内容がフレーム毎に交互
かつ反復して反転するものとなっており、非反転フレー
ムＦＰＩ、 ｒＰ２においては、各ビットがＢ１〜Ｂｎ
であるのに対し、反転フレームＦＮＩにおいては、各ビ
ットの内容が反転し虱〜６と々つている。
第２図は、受信側の構成を示すブロック図であり、第１
図に示すサイクリックな時分割情報の信号ＴＤＳが、受
信制御部ＲＣＴおよび直並列変換部ｓｐｃへ与えられて
おシ、受信制御部ＲＣＴが信号ＴＤＳから抽出した同期
成分に基づき制御パルスを発生し、これに応じて直並列
変換部ＳＰＣが、信号ＴＤＳをフレーム毎に並列信号へ
変換のうえ、分配部ＤＩＳへ与えている。
図に示すサイクリックな時分割情報の信号ＴＤＳが、受
信制御部ＲＣＴおよび直並列変換部ｓｐｃへ与えられて
おシ、受信制御部ＲＣＴが信号ＴＤＳから抽出した同期
成分に基づき制御パルスを発生し、これに応じて直並列
変換部ＳＰＣが、信号ＴＤＳをフレーム毎に並列信号へ
変換のうえ、分配部ＤＩＳへ与えている。
分配部ＤＩＳけ、受信制御部ＲＣＴからの制御パルスに
したがい、非反転フレームＦＰ□、ｒｐ、等と反転フレ
ームＦ’ｍｓ等とを判別のうえ、各フレームを構成する
各ビットをチャネル毎に分配する。
したがい、非反転フレームＦＰ□、ｒｐ、等と反転フレ
ームＦ’ｍｓ等とを判別のうえ、各フレームを構成する
各ビットをチャネル毎に分配する。
たソし、各チャネル毎の分配出力１、非反転フレームＦ
ｐｌ 、Ｆｐｌ等と対応する分配出力Ｄｐ、およ６− び反転フレームＦＮ１等と対応する分配出力ＤＮとに分
かれており、各分配出力ＤＰ、 Ｄ、け第１のコード変
換器ＣＣＶ、および第２のコード変換器ＣＣＶ。
ｐｌ 、Ｆｐｌ等と対応する分配出力Ｄｐ、およ６− び反転フレームＦＮ１等と対応する分配出力ＤＮとに分
かれており、各分配出力ＤＰ、 Ｄ、け第１のコード変
換器ＣＣＶ、および第２のコード変換器ＣＣＶ。
へ各個に与えられる。
こ＼において、コード変換器ＣＣｖ１がビットＢ。
と対応し、コード変換器ＣＣＶ、がビット折に対応する
ものとすれば、コード変換器ＣＣＶ１において、ビット
Ｂ１によシ示される情報が論理値“１”のときに、論理
値“１＃と０”とを交互に反復する配列のコード、すな
わち、′１．０．１．０、・・・・・・″または“０．
１．０．１、・・・・・・”が発生される一方、同様の
情報が“０”のときには、連続した“０”のコード、す
なわち、“０．０．０．０、・・・・・・”が発生され
る。
ものとすれば、コード変換器ＣＣＶ１において、ビット
Ｂ１によシ示される情報が論理値“１”のときに、論理
値“１＃と０”とを交互に反復する配列のコード、すな
わち、′１．０．１．０、・・・・・・″または“０．
１．０．１、・・・・・・”が発生される一方、同様の
情報が“０”のときには、連続した“０”のコード、す
なわち、“０．０．０．０、・・・・・・”が発生され
る。
また、コード変換器ＣＣＶ、においては、ビット酊によ
シ示される情報に応じてコード変換器ＣＣ■１の生ずる
コードに対し相補的なコードが発生される。
シ示される情報に応じてコード変換器ＣＣ■１の生ずる
コードに対し相補的なコードが発生される。
すなわち、ビット犯により示される情報か“０″′であ
れば、これと対応するピッ）Ｂｌは１″′のため。
れば、これと対応するピッ）Ｂｌは１″′のため。
コード変換器ｃｃｖ１の発生するコード″１．０．１．
０、・・・・・・”まだは０．１．０．１、・・・・・
・′″に対し、“０．１．０１１、・・・・・・″また
は“１．０．１．０、・・・・・・”を発生し、同様の
情報が“１”であれば、これと対応するピッ）Ｂｌは“
０″のため、コード変換器ＣＣＶ１の発生するコード″
′０．０．０．０、・・・・・・”に対し、“１．１．
１．１、・・・・・・″を発生する。
０、・・・・・・”まだは０．１．０．１、・・・・・
・′″に対し、“０．１．０１１、・・・・・・″また
は“１．０．１．０、・・・・・・”を発生し、同様の
情報が“１”であれば、これと対応するピッ）Ｂｌは“
０″のため、コード変換器ＣＣＶ１の発生するコード″
′０．０．０．０、・・・・・・”に対し、“１．１．
１．１、・・・・・・″を発生する。
々お、これらの各コードは並列出力となっており、コー
ドの発生終了に伴ない、各コード変換器ＣＣＶＩＸＣＣ
Ｖ、と対応して設けられた各個別の第１および第２のシ
フトレジスタＳＲＩおよびＳＲ，の各ステイジヘ、各個
かつ並列にセットされ、コードの発生終了毎に、このセ
ットが反復して行なわれる。
ドの発生終了に伴ない、各コード変換器ＣＣＶＩＸＣＣ
Ｖ、と対応して設けられた各個別の第１および第２のシ
フトレジスタＳＲＩおよびＳＲ，の各ステイジヘ、各個
かつ並列にセットされ、コードの発生終了毎に、このセ
ットが反復して行なわれる。
一方、シフト制御部ＳＣＴが所定周期のシフトパルスを
発生し、これによって各シフトレジスタ５Ｒ１１ＳＲ１
１を同時かつ連続的にシフトさせているため、各シフト
レジスタ８ＲＩＸＳＲ１の終端ステイクからは、セット
された内容が各個の直列信号８８．．８Ｂ、として送出
さね、これがフエ・ｆルセイフ性ヲ有する出力部ＦＳＤ
へ与えられ、こ＼において各直列信号ｓｓ１、ｓｓ、が
直流へ変換されたうえ、出力Ｓ、とじて送出される。
発生し、これによって各シフトレジスタ５Ｒ１１ＳＲ１
１を同時かつ連続的にシフトさせているため、各シフト
レジスタ８ＲＩＸＳＲ１の終端ステイクからは、セット
された内容が各個の直列信号８８．．８Ｂ、として送出
さね、これがフエ・ｆルセイフ性ヲ有する出力部ＦＳＤ
へ与えられ、こ＼において各直列信号ｓｓ１、ｓｓ、が
直流へ変換されたうえ、出力Ｓ、とじて送出される。
たソし、シフトパルスの周期は、各シフトレジスタＳＲ
Ｉ、ＳＲ２のセットされた内容が、つぎのセットまでに
すべて送出されない速度によりシフトの行なわれるもの
として定められておシ、各シフトレジスタＳＲＩ、 Ｓ
Ｒ，の内容がブランク状態とけならない様に設定されて
いる。
Ｉ、ＳＲ２のセットされた内容が、つぎのセットまでに
すべて送出されない速度によりシフトの行なわれるもの
として定められておシ、各シフトレジスタＳＲＩ、 Ｓ
Ｒ，の内容がブランク状態とけならない様に設定されて
いる。
このため、ビットＢ１によ如示される情報が１”である
と共に、ビット創によシ示される情報が”ｏ” ｏ間は
、各直列（ｆｉｒ号ｓｓ、、８Ｂ２−１ｔ：”１’と＆
０１１とを反復し、例えば ａ＋１ｍを高レベル、０＃
を低レベルとするとき、両信号８８．、８８１１が相補
的々変化を示すため、これによシ交流信号が生じ、出力
部ＦＳＤの出力Ｓｏとして直流が得られる反面、ビット
Ｂ１によシ示される情報が“０＃、ビット」によシ示さ
れる情報が“１′″となれば、直列信号ＳＳ。
と共に、ビット創によシ示される情報が”ｏ” ｏ間は
、各直列（ｆｉｒ号ｓｓ、、８Ｂ２−１ｔ：”１’と＆
０１１とを反復し、例えば ａ＋１ｍを高レベル、０＃
を低レベルとするとき、両信号８８．、８８１１が相補
的々変化を示すため、これによシ交流信号が生じ、出力
部ＦＳＤの出力Ｓｏとして直流が得られる反面、ビット
Ｂ１によシ示される情報が“０＃、ビット」によシ示さ
れる情報が“１′″となれば、直列信号ＳＳ。
がすべて“０″、直列信号ＢＳ怠がすべて＃１”となる
ことにより、単なる直流しか得られず、つぎに述９− べる出力部ＦＳＤの構成によれば、出力Ｓｏが消滅する
。
ことにより、単なる直流しか得られず、つぎに述９− べる出力部ＦＳＤの構成によれば、出力Ｓｏが消滅する
。
第３図は、出力部Ｆ８Ｄの構成例を示す回路図であシ、
トランジスタ山と９３とによシ一端接地形直列回路を構
成し、これらのぺ−・スヘ各直列信号ｓｓ１．８８．を
各個に入力として与えており、両信号ｓｓｌ、 ＢＳ、
が相補的に変化する限Ｌ ＋・ランジスタＱ１とＱ２
とが交互にオン、オフを反復するため、両者の接続点電
圧が変化し、この電圧変化がコンデンサＣ１を介してダ
イオードＤ１、Ｄ２の検波回路へ与えられ、これによっ
て検波されたうえ、コンデンサＣ２によシ平滑化されて
直流となり、出力Ｓｏとして送出される。
トランジスタ山と９３とによシ一端接地形直列回路を構
成し、これらのぺ−・スヘ各直列信号ｓｓ１．８８．を
各個に入力として与えており、両信号ｓｓｌ、 ＢＳ、
が相補的に変化する限Ｌ ＋・ランジスタＱ１とＱ２
とが交互にオン、オフを反復するため、両者の接続点電
圧が変化し、この電圧変化がコンデンサＣ１を介してダ
イオードＤ１、Ｄ２の検波回路へ与えられ、これによっ
て検波されたうえ、コンデンサＣ２によシ平滑化されて
直流となり、出力Ｓｏとして送出される。
これに対し、直列信号８８１がすべてｔｒＯ″′、直列
信号ＳＳ！がすべて“１″となれば、トランジスタＱ１
がオフ、トランジスタＱ２がオンとなり、両者の接続点
電圧が零となるため、出力Ｓｏが消滅する。
信号ＳＳ！がすべて“１″となれば、トランジスタＱ１
がオフ、トランジスタＱ２がオンとなり、両者の接続点
電圧が零となるため、出力Ｓｏが消滅する。
なお、シフトレジスタＳＲ，、ＳＲ，を含む各部のいず
れかにおける障害発生により、出力Ｓｏが消滅するもの
となるため、出力部ＦＳＤとしてのフエ＝１０− イルセイフ性が維持される。
れかにおける障害発生により、出力Ｓｏが消滅するもの
となるため、出力部ＦＳＤとしてのフエ＝１０− イルセイフ性が維持される。
したがって、シフトレジスタＳＲ１、ＳＲ２の内容は、
信号ＴＤ８の伝送速度に応するフレーム周期Ｔ。
信号ＴＤ８の伝送速度に応するフレーム周期Ｔ。
に応じてリフレッシュされるが、直列信号ＳＳ１．８８
ｇの送出速度は、シフトレジスタ８Ｒ１，８Ｒ２のステ
イジ数および、これと対応してコード変換器ＣＣ■１、
ＣＣＶ８が発生するコードのビット数を選定し、かつ、
上述の条件を充足する範囲内においてシフトパルスの周
期を定めれば、自在に設定できるため、直列信号８８１
．８Ｂ、の送出速度に応する出力Ｓｏのリフレッシュ周
期が、信号ＴＤＳにおける各フレームのビット数および
伝送速度に関係々く自在に定められる。
ｇの送出速度は、シフトレジスタ８Ｒ１，８Ｒ２のステ
イジ数および、これと対応してコード変換器ＣＣ■１、
ＣＣＶ８が発生するコードのビット数を選定し、かつ、
上述の条件を充足する範囲内においてシフトパルスの周
期を定めれば、自在に設定できるため、直列信号８８１
．８Ｂ、の送出速度に応する出力Ｓｏのリフレッシュ周
期が、信号ＴＤＳにおける各フレームのビット数および
伝送速度に関係々く自在に定められる。
なお、出力部ＦＳＤの出力Ｓ、によシ、これの消滅に応
じて復旧するリレー等の７エイルセイフ性素子を駆動す
れば、コード変換器ｃｃｖ、 、ＣＣＶ、以降の二重系
構成とによって、全体としてのフェイルセイフ性が確実
に得られる。
じて復旧するリレー等の７エイルセイフ性素子を駆動す
れば、コード変換器ｃｃｖ、 、ＣＣＶ、以降の二重系
構成とによって、全体としてのフェイルセイフ性が確実
に得られる。
このほか、ビットＢ１の“０″に対し直列信号ＳＳｌを
すべて“ｌ”とし、これと対応して、ビットＢ＞の１″
′に対し直列信号Ｓ８２をすべて“０″′とし、非反転
フレームＦＰＩＸＦＰ２のビットＢ、−Ｂｎによって示
される情報が“ｒ′のときに、各直列信号８Ｂ、、８Ｂ
、を連続した一定論理値としても同様の結果が得られる
。
すべて“ｌ”とし、これと対応して、ビットＢ＞の１″
′に対し直列信号Ｓ８２をすべて“０″′とし、非反転
フレームＦＰＩＸＦＰ２のビットＢ、−Ｂｎによって示
される情報が“ｒ′のときに、各直列信号８Ｂ、、８Ｂ
、を連続した一定論理値としても同様の結果が得られる
。
また、ビットＢ１〜Ｂｎと虱〜Ｌとに対するコード変換
器ＣＣＶ１、ＣＣＶ、の関係を反対としてもよく、シフ
トレジスタＳＲ１、ＳＲ，には、初期状態として各ステ
イジヘ“１”または“０″をセットするものとしても同
様であわ、シフトパルスの発生を信号ＴＤＳの伝送状況
に同期するものとしてもよく、出力部ＦＳＤの構成上、
フェイルセイフ性を有する限り、変成器および検波器等
を用いてもよい等、本発明は種々の変形が自在である。
器ＣＣＶ１、ＣＣＶ、の関係を反対としてもよく、シフ
トレジスタＳＲ１、ＳＲ，には、初期状態として各ステ
イジヘ“１”または“０″をセットするものとしても同
様であわ、シフトパルスの発生を信号ＴＤＳの伝送状況
に同期するものとしてもよく、出力部ＦＳＤの構成上、
フェイルセイフ性を有する限り、変成器および検波器等
を用いてもよい等、本発明は種々の変形が自在である。
以上の説明により明らかなとおり本発明によれば、簡単
かつ集積回路化の容易な構成により、出力のリフレッシ
ュ周期を用途に応じて自在に設定できると共に、二重系
構成により高度のフェイルセイフ性が実現するため、高
度の７エイルセイフ性を要求される伝送系の受信側に用
いて顕著な効果が得られる。
かつ集積回路化の容易な構成により、出力のリフレッシ
ュ周期を用途に応じて自在に設定できると共に、二重系
構成により高度のフェイルセイフ性が実現するため、高
度の７エイルセイフ性を要求される伝送系の受信側に用
いて顕著な効果が得られる。
図は本発明の実施例を示し、第１図は時分割情報の伝送
状況を示す図、第２図は受信側の構成を示すブロック図
、第３図は出力部の回路図である。 ＦＩ’ｌ ＋ ＦｐＨ・ｅ・・非反転フレーム、ＦＮＩ
” ”反転フレーム、ＲＣＴ・・・・受信制御部、ＰＳ
Ｃ・・・・直並列変換部、ＤＩＳ・・・・分配部、ＣＣ
Ｖ１．ＣＣＶｌｌ・・・瞭コード変換器、ＢＲＩ、 Ｓ
Ｒ，−・・φシフトレジスタ、５ＣＴ−―・・シフト制
御部、ＦＳＤ・・・・出力部、ＴＤ８・・・・信号、８
ｏ・・・・出力。 特許出願人 株式会社京三製作所 日本国有鉄道 代理人 山川政樹（！牙か１名） １３−
状況を示す図、第２図は受信側の構成を示すブロック図
、第３図は出力部の回路図である。 ＦＩ’ｌ ＋ ＦｐＨ・ｅ・・非反転フレーム、ＦＮＩ
” ”反転フレーム、ＲＣＴ・・・・受信制御部、ＰＳ
Ｃ・・・・直並列変換部、ＤＩＳ・・・・分配部、ＣＣ
Ｖ１．ＣＣＶｌｌ・・・瞭コード変換器、ＢＲＩ、 Ｓ
Ｒ，−・・φシフトレジスタ、５ＣＴ−―・・シフト制
御部、ＦＳＤ・・・・出力部、ＴＤ８・・・・信号、８
ｏ・・・・出力。 特許出願人 株式会社京三製作所 日本国有鉄道 代理人 山川政樹（！牙か１名） １３−
Claims (1)
- サイクリックな時分割情報をフレーム毎に交互かつ反復
して反転のうえ非反転フレームおよび反転フレームとし
て伝送する信号を受信し、前記情報に応じた出力を送出
する出力装置において、前記非反転フレームおよび反転
フレーム中いずれか一方の前記情報が論理値“１″のと
きに論理値“１＃と“０”とを交互に反復する配列のコ
ードを生じかつ前記情報が論理値″０”のときには連続
した一定論理値のコードを生ずる第１のコード変換器と
、前記非反転フレームおよび非反転フレーム中いずれか
他方における前記情報の論理値に応じて前記第１のコー
ド変換器が生ずる論理値“１″と“０”とを交互に反復
するコードに対し７相補的々コードを生ずると共に前記
第１のコード変換器が生ずる一定論理値のコードに対し
連続した一定論理値のコードを生ずる第２のコード変換
器と、前記第１および第２のコード変換器の出力が並列
に各スティジへ反復してセットされる前記第１および第
２のコード変換器と対応する各個別の第１および第２の
シフトレジスタと、該第１および第２のシフトレジスタ
をシフトさせそのセットされた内容がつぎのセットまで
にすべて送出されない速度により前記第１および第２の
シフトレジスタの内容を各個の直列信号として送出させ
るシフト制御部と、前記各直列信号を入力と［２て該各
面列信号を直流へ変換すると共にフェイルセイフ性を有
する出力部とから々ることを特徴とする二重系リフレッ
シュ出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10766381A JPS589450A (ja) | 1981-07-10 | 1981-07-10 | 二重系リフレツシユ出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10766381A JPS589450A (ja) | 1981-07-10 | 1981-07-10 | 二重系リフレツシユ出力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS589450A true JPS589450A (ja) | 1983-01-19 |
| JPS632384B2 JPS632384B2 (ja) | 1988-01-19 |
Family
ID=14464853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10766381A Granted JPS589450A (ja) | 1981-07-10 | 1981-07-10 | 二重系リフレツシユ出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS589450A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02292594A (ja) * | 1989-05-02 | 1990-12-04 | Fujikura Ltd | 樹脂ヒータ管 |
| JP3809515B2 (ja) * | 2002-08-30 | 2006-08-16 | よこはまティーエルオー株式会社 | 通信方法 |
-
1981
- 1981-07-10 JP JP10766381A patent/JPS589450A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS632384B2 (ja) | 1988-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3535450A (en) | Multiplex transmission method | |
| US4271508A (en) | Method for transmitting data | |
| US4075429A (en) | Transmultiplexer | |
| US3154777A (en) | Three-level binary code transmission | |
| JPS589450A (ja) | 二重系リフレツシユ出力装置 | |
| US4291408A (en) | System for monitoring bit errors | |
| US3435148A (en) | Time division multiplex pulse code modulation communication system by pulse distribution transmission | |
| US3593044A (en) | Bit synchronization arrangement for pcm systems | |
| US4928289A (en) | Apparatus and method for binary data transmission | |
| US3745361A (en) | Composite clock signal generating and distributing circuits | |
| GB1146728A (en) | Improvements in and relating to binary information transmission systems | |
| US3939307A (en) | Arrangement for utilizing all pulses in a narrow band channel of a time-division multiplex, pulse code modulation system | |
| US4346367A (en) | Circuit for converting binary digital signals into pseudoternary A.C. pulses | |
| GB1374080A (en) | Transmitting and receiving successive groups of multilevel coded signals | |
| IE42891B1 (en) | System for simultaneous transmission of several pulse trains | |
| GB1158809A (en) | Improvements in or relating to transmission systems for the transmission of information by means of pulse signals | |
| JPS6333818B2 (ja) | ||
| JPS589447A (ja) | リフレツシユ出力装置 | |
| US4255813A (en) | Dicode transmission system | |
| JPS6320931A (ja) | デ−タ伝送装置 | |
| JPH0123016B2 (ja) | ||
| SU1160577A1 (ru) | Устройство синхронизации | |
| US2844651A (en) | Modulation limiter for multiplex pulse communication systems | |
| SU1429331A1 (ru) | Система передачи информации | |
| SU1159164A1 (ru) | Преобразователь последовательного кода в параллельный |