JPS5893331A - 半導体装置における絶縁膜形成方法 - Google Patents
半導体装置における絶縁膜形成方法Info
- Publication number
- JPS5893331A JPS5893331A JP56192201A JP19220181A JPS5893331A JP S5893331 A JPS5893331 A JP S5893331A JP 56192201 A JP56192201 A JP 56192201A JP 19220181 A JP19220181 A JP 19220181A JP S5893331 A JPS5893331 A JP S5893331A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- oxide
- metal
- implanted
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10P14/60—
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分′野
本発ｖＡは半導体装置における半導体基板上への絶縁Ｍ
！形成方法に関する。
！形成方法に関する。
発明の技術的背景とその間電点
半導体基板上に絶縁膜を形成する方法として、従来、半
導体基板を敵化性雰囲気下で熱処理し、半導体元素（例
えにケイ素）の鹸化膜を形成する方法、ある％ＡＦｉ、
ＣＶＤ法を用いて半導体基板上に絶縁性膜を蒸着せしめ
る方法がとられて−る。
導体基板を敵化性雰囲気下で熱処理し、半導体元素（例
えにケイ素）の鹸化膜を形成する方法、ある％ＡＦｉ、
ＣＶＤ法を用いて半導体基板上に絶縁性膜を蒸着せしめ
る方法がとられて−る。
しかしながら、前者の方法でＦｉ形成嘔れる酸化ａは半
導体元素酸化物のみか、ある％／−ｈＦｉ半導体装置製
造の過程において添加嘔れる不純物を含むｌ！度であり
、任意の特性（臼電単勢）の絶縁膜を得ることにできな
い。一方、後者の方法におりては任意の元素からなる任
意の特性の絶縁膜を形成するのは不可能ではなりが、１
顛を伴うことが多−〇 発明の目的 本抛明の目的は、半導体基板上に任意の特性の絶縁膜を
容易に形成で色る半導体装置における絶縁膜形成方法を
提供することである＠発明の概豪 本発明に、半導体基板の一生賛面あるいは全面に形成さ
れた半導体元素酸化物膜中に、イオン注入法にて金属イ
オン、あるいは金属イオン及び酸素イオンを注入し、酸
化性あるいは非酸化性雰囲気下で熱処理を行なうことに
より、絶縁膜を形成することを特徴としている。
導体元素酸化物のみか、ある％／−ｈＦｉ半導体装置製
造の過程において添加嘔れる不純物を含むｌ！度であり
、任意の特性（臼電単勢）の絶縁膜を得ることにできな
い。一方、後者の方法におりては任意の元素からなる任
意の特性の絶縁膜を形成するのは不可能ではなりが、１
顛を伴うことが多−〇 発明の目的 本抛明の目的は、半導体基板上に任意の特性の絶縁膜を
容易に形成で色る半導体装置における絶縁膜形成方法を
提供することである＠発明の概豪 本発明に、半導体基板の一生賛面あるいは全面に形成さ
れた半導体元素酸化物膜中に、イオン注入法にて金属イ
オン、あるいは金属イオン及び酸素イオンを注入し、酸
化性あるいは非酸化性雰囲気下で熱処理を行なうことに
より、絶縁膜を形成することを特徴としている。
発明の効果
本発明によれは、注入金属の酸化物の特性、金属イオン
の注入ドーズ量等によって、容易にＦＪｒｌｉｉとする
特性、＊ＶＣ８ｍ電率の特性を持つ絶縁膜を半導体基板
上に形成することができる。
の注入ドーズ量等によって、容易にＦＪｒｌｉｉとする
特性、＊ＶＣ８ｍ電率の特性を持つ絶縁膜を半導体基板
上に形成することができる。
尭町の実施例
９１図は本発明の一実施例の工Ｓ図であ夛、（ａ） Ｆ
ｉ通常の方法による半導体装置の製造プ四セスにおける
途中工程を概略的に示したものである。餉１図（ａ）に
おいて、ＩＦｉ半導体基板、例えにケイ木基板であり、
２Ｆｉフイールド酸化膜としてのケイ素酸化物膜、３．
４は素子領域、５Ｆｉ素子領域３．４に形成され九半導
体元＊（ケイ素）の酸化物膜である０なお、この素子領
域の酸化物ＪｉｍｊＦｉ歇化性雰囲気下で処珈して形成
するか、あるいＦｉＣＶＤ ＠により形成する。
ｉ通常の方法による半導体装置の製造プ四セスにおける
途中工程を概略的に示したものである。餉１図（ａ）に
おいて、ＩＦｉ半導体基板、例えにケイ木基板であり、
２Ｆｉフイールド酸化膜としてのケイ素酸化物膜、３．
４は素子領域、５Ｆｉ素子領域３．４に形成され九半導
体元＊（ケイ素）の酸化物膜である０なお、この素子領
域の酸化物ＪｉｍｊＦｉ歇化性雰囲気下で処珈して形成
するか、あるいＦｉＣＶＤ ＠により形成する。
本発明においては、纂１ｍ（ａ）のような状態の半導体
基板ｌ上の牛導体元素敵化物展２．５中に、イオン注入
法にて金属イオン６を注入する０１Ｆｉこうして注入場
れた金属を示している０この場合、半導体基板ｌ上の素
子領域３．４以外の部分を７オトレジスト等で覆って金
属イオン６の注入を阻止してもよ−が、特に以後の工程
において問題がなければ、因のように阻止せずに注入し
てもよい。
基板ｌ上の牛導体元素敵化物展２．５中に、イオン注入
法にて金属イオン６を注入する０１Ｆｉこうして注入場
れた金属を示している０この場合、半導体基板ｌ上の素
子領域３．４以外の部分を７オトレジスト等で覆って金
属イオン６の注入を阻止してもよ−が、特に以後の工程
において問題がなければ、因のように阻止せずに注入し
てもよい。
金属イオンｇＦｉ高誘電率の酸化物を形成するものが望
ましく、実験では金属イオン６としてジルコニウム・イ
オンＺｒ を用−九〇注入時の加速エネルギーは、注
入金ｍｙが図のように半都体元素酸化物換Ｘ、ｔｔ中に
留まる範囲ならはよく、またドーズ量は所望とする絶縁
属ＱｉＩ電車や膜厚により決定畜れる◎ そして、次に熱処理を行な−、注入金Ｊ１４ｒを含む酸
化物膜を均一化させ、Ｋ １ ’／ｌ；Ｊ （ｃ） Ｋ
示すように半導体元素酸化物と注入金属１の酸化物との
混合膜からなる絶縁膜８を形成する０この熱処理は酸化
性雰囲気下及び非酸化性雰囲気下のいずれで行なっても
よ一〇酸化性雰囲気下表ら気流中の酸素と注入金属１０
元素とが反応して、絶に膜８が生成される＠ｔた、非酸
化性雰囲気下なら、注入金属グージルコニウムのように
その鹸化物のＳ準生成自由エネルギーが半導体元素酸化
物であるケイ素−化物の上孔よ〕小さいものである場合
は、 ２ＳｉＯｔ ” Ｚｒ → Ｚｒ５ｉＯ＋
” Ｓｔ −−−（１）の反応か、あるいは ３８１０１ ＋Ｚｒ →Ｚｒ８１０４÷２８１０−・−
・−・伐）の反応が生じる。そして、（１）の反応の場
合は量元嘔れたケイ素５ｔＦｉケイ素からなる半導体基
板・１中に、（２）の反応の場合＃１８１０ のガス成
分により気流中へ離出し、酸化物膜中にジルコニウム・
ケイ素酸化物（ジルコン）を生成する。
ましく、実験では金属イオン６としてジルコニウム・イ
オンＺｒ を用−九〇注入時の加速エネルギーは、注
入金ｍｙが図のように半都体元素酸化物換Ｘ、ｔｔ中に
留まる範囲ならはよく、またドーズ量は所望とする絶縁
属ＱｉＩ電車や膜厚により決定畜れる◎ そして、次に熱処理を行な−、注入金Ｊ１４ｒを含む酸
化物膜を均一化させ、Ｋ １ ’／ｌ；Ｊ （ｃ） Ｋ
示すように半導体元素酸化物と注入金属１の酸化物との
混合膜からなる絶縁膜８を形成する０この熱処理は酸化
性雰囲気下及び非酸化性雰囲気下のいずれで行なっても
よ一〇酸化性雰囲気下表ら気流中の酸素と注入金属１０
元素とが反応して、絶に膜８が生成される＠ｔた、非酸
化性雰囲気下なら、注入金属グージルコニウムのように
その鹸化物のＳ準生成自由エネルギーが半導体元素酸化
物であるケイ素−化物の上孔よ〕小さいものである場合
は、 ２ＳｉＯｔ ” Ｚｒ → Ｚｒ５ｉＯ＋
” Ｓｔ −−−（１）の反応か、あるいは ３８１０１ ＋Ｚｒ →Ｚｒ８１０４÷２８１０−・−
・−・伐）の反応が生じる。そして、（１）の反応の場
合は量元嘔れたケイ素５ｔＦｉケイ素からなる半導体基
板・１中に、（２）の反応の場合＃１８１０ のガス成
分により気流中へ離出し、酸化物膜中にジルコニウム・
ケイ素酸化物（ジルコン）を生成する。
を良、籐１図伽）の工程において散票イオンを併せて注
入することにより、注入酸素イオンと金属イオン６とを
反応させることも可能である。
入することにより、注入酸素イオンと金属イオン６とを
反応させることも可能である。
なお、実験では第１１０（ａ）の素子領域３．４の酸化
膜６（０４名を２５０ムとじ、鶴１−伽）における注入
金属イオン６としてジルコニウムイオンＺｒ＋ を用−
１そのドーズ量を２ Ｘ １Ｇ”ａｌｌ／ｌｌ／性入１
遭エネルギーを２０ＫｅＶとし、第１図（ｅ）の熱部ｍ
Ｆｉｉｏｏｏ℃にお−て純酸素及び窒素雰囲気下で行な
った。こうして得られ良絶縁膜１の誘電率Ｆｉ島１図（
ａ）における熱処理を純酸素雰囲気下で行なった場合、
Ｊ！、Ｊ、窒素雰囲気下で行なった場合１＆５ であシ
、いずれもケイ素酸化物のみからなる絶縁膜の４前後の
誘電率と比べて、極めて高い値を示すことが確認された
。また、これらの値は金属イオンＣＯ注入ドーズ量で任
意にａｍする仁とかで龜る性質のものである。
膜６（０４名を２５０ムとじ、鶴１−伽）における注入
金属イオン６としてジルコニウムイオンＺｒ＋ を用−
１そのドーズ量を２ Ｘ １Ｇ”ａｌｌ／ｌｌ／性入１
遭エネルギーを２０ＫｅＶとし、第１図（ｅ）の熱部ｍ
Ｆｉｉｏｏｏ℃にお−て純酸素及び窒素雰囲気下で行な
った。こうして得られ良絶縁膜１の誘電率Ｆｉ島１図（
ａ）における熱処理を純酸素雰囲気下で行なった場合、
Ｊ！、Ｊ、窒素雰囲気下で行なった場合１＆５ であシ
、いずれもケイ素酸化物のみからなる絶縁膜の４前後の
誘電率と比べて、極めて高い値を示すことが確認された
。また、これらの値は金属イオンＣＯ注入ドーズ量で任
意にａｍする仁とかで龜る性質のものである。
また、側１図（ｂ）において金属イオン６として）ｉｆ
を注入した場合は、Ｈｆ Ｓ １０４と８１０．の混合
膜からなる同様な絶縁膜８を得ることができた。
を注入した場合は、Ｈｆ Ｓ １０４と８１０．の混合
膜からなる同様な絶縁膜８を得ることができた。
５１１２図は、このようにして形＃Ｃされた絶縁膜８を
ゲート酸化膜および誘電体膜として用りて通常の工程に
よシ第１図（ａ）の素子領域３．４にそれぞれＭＯＳ
）う、ンジスタおよびＭＯ８キャパシタを作製した状
態を示してりるｏ＊Ｆｉゲー） ’ｆｊＡｌｌ、” ｅ
”はソースおよびドレイン電極、１２はキャパシタ電
極、ＺＪｔｉＣＶＤ法によるケイ素数化物の絶縁層、１
４Ｉｆｉアルｉｘウム等の配一層である◇この場合、本
発明によれは、絶縁膜８０綽電車を高くできるため、良
好な鉤性が得られる。
ゲート酸化膜および誘電体膜として用りて通常の工程に
よシ第１図（ａ）の素子領域３．４にそれぞれＭＯＳ
）う、ンジスタおよびＭＯ８キャパシタを作製した状
態を示してりるｏ＊Ｆｉゲー） ’ｆｊＡｌｌ、” ｅ
”はソースおよびドレイン電極、１２はキャパシタ電
極、ＺＪｔｉＣＶＤ法によるケイ素数化物の絶縁層、１
４Ｉｆｉアルｉｘウム等の配一層である◇この場合、本
発明によれは、絶縁膜８０綽電車を高くできるため、良
好な鉤性が得られる。
なお、本発明にお１て注入金属イオンとしてはＺ”ｒ＊
Ｈ＠に限ることなく、種々選択できることは言うまでも
ない。また実施例ではケイ素基板を用いて―るがその他
の半導体基板上に形成された半導体元素酸化物膜につい
ても適用可能である。
Ｈ＠に限ることなく、種々選択できることは言うまでも
ない。また実施例ではケイ素基板を用いて―るがその他
の半導体基板上に形成された半導体元素酸化物膜につい
ても適用可能である。
鯖１６ｉ、ｌは本発明の一興施例の工程を示す概略断面
−１＃！２−は同貢施例によって得られた絶縁膜を用−
てＭＯＳ ）ツンジスタおよびＭＯ８キャパシタを作
糾した状態を示す概略断面−である０ １・・・半導体基板、２．５・・・半導体元素酸化物膜
、３．４・・・素子領域、６・・・金属イオン、１・・
・注入金属、８・・・半導体元素酸化物と注入金属の酸
化物との混合膜からなる絶縁膜、９・・・ゲート電極、
１０・・・ソース電’１、Ｊ １・・・ドレイン１１＠
、１１・・・キャパシタ電極、ｌＳ・・・絶縁層、Ｉ４
・・・配線層０ 出願人代理人 弁理士 錦 江 武 彦：１１ 第１図 第ン図
−１＃！２−は同貢施例によって得られた絶縁膜を用−
てＭＯＳ ）ツンジスタおよびＭＯ８キャパシタを作
糾した状態を示す概略断面−である０ １・・・半導体基板、２．５・・・半導体元素酸化物膜
、３．４・・・素子領域、６・・・金属イオン、１・・
・注入金属、８・・・半導体元素酸化物と注入金属の酸
化物との混合膜からなる絶縁膜、９・・・ゲート電極、
１０・・・ソース電’１、Ｊ １・・・ドレイン１１＠
、１１・・・キャパシタ電極、ｌＳ・・・絶縁層、Ｉ４
・・・配線層０ 出願人代理人 弁理士 錦 江 武 彦：１１ 第１図 第ン図
Claims (2)
- （１）半導体基板の一主要面あるいは全面に形成でれた
牛瑯体元累−化物膜中に、イオン注入法にて金属イオン
、あるいは金属イオン及び鍍素イオンを注入せしめた後
、酸化性あるいは非酸化性雰＠３気下で熱処理を行なう
ことより、絶縁膜を形叙することを特徴とする半導体装
置における絶縁膜形成方法。 - （２）注入金属の酸化物は半導体基板を構成する半導体
元素の酸化物よシ高い誘電率を有することを特徴とする
特許請求の範囲第（１）項記載の半導体装置における絶
縁膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192201A JPS5893331A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置における絶縁膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192201A JPS5893331A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置における絶縁膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5893331A true JPS5893331A (ja) | 1983-06-03 |
Family
ID=16287349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56192201A Pending JPS5893331A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置における絶縁膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5893331A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002063668A1 (en) * | 2001-02-06 | 2002-08-15 | Matsushita Electric Industrial Co., Ltd. | Method of forming insulating film and method of producing semiconductor device |
| WO2004008544A1 (ja) * | 2002-07-16 | 2004-01-22 | Nec Corporation | 半導体装置、その製造方法およびその製造装置 |
-
1981
- 1981-11-30 JP JP56192201A patent/JPS5893331A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002063668A1 (en) * | 2001-02-06 | 2002-08-15 | Matsushita Electric Industrial Co., Ltd. | Method of forming insulating film and method of producing semiconductor device |
| JP2002314074A (ja) * | 2001-02-06 | 2002-10-25 | Matsushita Electric Ind Co Ltd | 絶縁膜の形成方法及び半導体装置の製造方法 |
| US6734069B2 (en) | 2001-02-06 | 2004-05-11 | Matsushita Electric Industrial Co., Ltd. | Method of forming a high dielectric constant insulating film and method of producing semiconductor device using the same |
| WO2004008544A1 (ja) * | 2002-07-16 | 2004-01-22 | Nec Corporation | 半導体装置、その製造方法およびその製造装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6888204B1 (en) | Semiconductor devices, and methods for same | |
| US6509283B1 (en) | Thermal oxidation method utilizing atomic oxygen to reduce dangling bonds in silicon dioxide grown on silicon | |
| USRE28385E (en) | Method of treating semiconductor devices | |
| US3849204A (en) | Process for the elimination of interface states in mios structures | |
| Pollack et al. | Hydrogen passivation of polysilicon MOSFET's from a plasma nitride source | |
| PL123900B1 (en) | Passivation composition for semiconductor devices containing silicon nitride layer and phosohorosilicate glass layer,and method of passivation of semiconductor devices | |
| US3556879A (en) | Method of treating semiconductor devices | |
| JPH08102448A (ja) | 半導体基板の製造方法 | |
| DE69023644T2 (de) | Verfahren zur herstellung eines siliziumoxydfilmes. | |
| JP2005191293A (ja) | 半導体装置およびその製造方法 | |
| CA1237537A (en) | Method of making mosfets using silicate glass layer as gate edge masking for ion implantation | |
| DE19856082C1 (de) | Verfahren zum Strukturieren einer metallhaltigen Schicht | |
| TWI338340B (en) | Thin germanium oxynitride gate dielectric for germanium-based devices | |
| TW200947626A (en) | Method of forming a silicon nitride layer on a gate oxide film and annealing the nitride layer | |
| JPS5893331A (ja) | 半導体装置における絶縁膜形成方法 | |
| US2692212A (en) | Manufacture of dry surface contact rectifiers | |
| JPH1012609A (ja) | 半導体装置及びその製造方法 | |
| JPH0277162A (ja) | 半導体装置の製造方法 | |
| DE1921373A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung einer solchen | |
| DE1589866A1 (de) | Halbleiterbauelement mit einem Schutzueberzug und Verfahren zu seiner Herstellung | |
| JPS5893332A (ja) | 半導体上への絶縁膜形成方法 | |
| JPH03280471A (ja) | 半導体装置の製造方法 | |
| JP2001110807A (ja) | 薄膜絶縁膜の形成方法 | |
| JPS5922322A (ja) | 半導体装置とその製造方法 | |
| JPS63126264A (ja) | 半導体装置 |