JPS5888445U - シユミツト・トリガ−回路 - Google Patents
シユミツト・トリガ−回路Info
- Publication number
- JPS5888445U JPS5888445U JP18378281U JP18378281U JPS5888445U JP S5888445 U JPS5888445 U JP S5888445U JP 18378281 U JP18378281 U JP 18378281U JP 18378281 U JP18378281 U JP 18378281U JP S5888445 U JPS5888445 U JP S5888445U
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- mos
- trigger circuit
- schmitt trigger
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は、本考案の一実施例を示す電気的接続・図、第
2図は第1図の一部に関する動作説明図、第3図はその
入出力特性図、第4図は考案の原理を示す動作説明図、
第5図はその入出力特性曲線図、第6図は第1図に示す
実施例の入出力特性曲線図、第7図と第8図は本考案の
他の実施例を示す電気的接続図である。
2図は第1図の一部に関する動作説明図、第3図はその
入出力特性図、第4図は考案の原理を示す動作説明図、
第5図はその入出力特性曲線図、第6図は第1図に示す
実施例の入出力特性曲線図、第7図と第8図は本考案の
他の実施例を示す電気的接続図である。
Claims (1)
- 入力信号を受けるMOS−FETより構成された第1の
インバータと、この第1のインバータのコモン側に互い
に並列に接続された2つのMOS−FETと、前記第1
のインバータ出力をその入力信号とするMOS−FET
より構成された第2のインバータとを具備し、前記第2
のインバータの出力信号が前記互いに並列に接続された
2つのMOS−FETの一方のFETのゲートに帰還さ
れ、これをオンオフさせることによりヒステリシスをも
たせるようにまたシュミット・トリガー回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18378281U JPS5888445U (ja) | 1981-12-10 | 1981-12-10 | シユミツト・トリガ−回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18378281U JPS5888445U (ja) | 1981-12-10 | 1981-12-10 | シユミツト・トリガ−回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5888445U true JPS5888445U (ja) | 1983-06-15 |
Family
ID=29983355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18378281U Pending JPS5888445U (ja) | 1981-12-10 | 1981-12-10 | シユミツト・トリガ−回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5888445U (ja) |
-
1981
- 1981-12-10 JP JP18378281U patent/JPS5888445U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5888445U (ja) | シユミツト・トリガ−回路 | |
JPS6072037U (ja) | シユミツト回路 | |
JPS58107633U (ja) | 出力回路 | |
JPS591239U (ja) | ソリツド・ステ−ト・リレ− | |
JPS5988922U (ja) | 差動アンプ | |
JPS61334U (ja) | トライステ−トゲ−ト素子チツプ | |
JPS618313U (ja) | 定電圧回路 | |
JPS5830332U (ja) | シユミツト回路 | |
JPS60136523U (ja) | 増幅器 | |
JPS60127100U (ja) | 音響付加装置 | |
JPS58147309U (ja) | ダイオ−ド検波回路 | |
JPS58101232U (ja) | マイクロコンピユ−タ | |
JPS597547U (ja) | リレ−駆動回路 | |
JPS6030047U (ja) | マイクロコンピュ−タのプログラム暴走防止回路 | |
JPS6095621U (ja) | 定電圧装置 | |
JPS59122642U (ja) | リニア掛算器 | |
JPS5816564U (ja) | ヒステリシス回路 | |
JPS6119859U (ja) | 診断回路 | |
JPS5948112U (ja) | 増幅器 | |
JPS5940940U (ja) | レジスタのチエツク回路 | |
JPS59183017U (ja) | ソ−スフオロワ回路 | |
JPS5929843U (ja) | 電子スイツチ制御回路 | |
JPS5996610U (ja) | バス異常検出回路 | |
JPS6057227U (ja) | パワ−オン・リセット回路 | |
JPS60158332U (ja) | リセツト回路 |