JPS5886619A - Electronic computer - Google Patents

Electronic computer

Info

Publication number
JPS5886619A
JPS5886619A JP56186206A JP18620681A JPS5886619A JP S5886619 A JPS5886619 A JP S5886619A JP 56186206 A JP56186206 A JP 56186206A JP 18620681 A JP18620681 A JP 18620681A JP S5886619 A JPS5886619 A JP S5886619A
Authority
JP
Japan
Prior art keywords
power
key
turned
power source
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56186206A
Other languages
Japanese (ja)
Other versions
JPS6336529B2 (en
Inventor
Masuaki Morino
森野 益章
Yoshiyuki Fujikawa
嘉之 藤川
Isamu Haneda
勇 羽田
Tetsuo Nai
名井 哲夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP56186206A priority Critical patent/JPS5886619A/en
Publication of JPS5886619A publication Critical patent/JPS5886619A/en
Publication of JPS6336529B2 publication Critical patent/JPS6336529B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Calculators And Similar Devices (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

PURPOSE:To facilitate operation after a power source is turned off by deciding on whether the power source is turned off by a power-off key or automatic powering-off means, and controlling the operation state of an electronic computer after the power source is turned on. CONSTITUTION:The instruction decoder and MPU controller 115 of a microprocessor unit MPU10 includes a flip-flop (F/F) for power source control internally. The F/F is supplied with a signal BFI as a reset signal with a power-on key. A set signal is outputted by deciding on whether a power-on key is operated or left in a key input waiting state for, e.g. several minutes through the MPU10. Then, driving power source on-off control is performed by the output BFO of the F/F. When the F/F is in a reset state, respective parts are powered on and when in a set state, only parts other than an RAM, display control part, and the F/F are powered off.

Description

【発明の詳細な説明】 この発明は、電子式計算−に関し、特にたとえば自−節
電機能を有する電子式計算機の改良に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to electronic calculation, and more particularly to improvement of an electronic calculator having a self-power saving function, for example.

従来、特にパーソナルコンピュータやプログラマブル卓
上針棒−では、節電の目的で、長時−キ−操作や横棒を
行わなければ、自動的に電源をオフする機能を持つもの
があった。この自−節電機能は、電源スイッ、チの切り
忘れに対しては有効なものであるが、使用者の意図に反
して知らめまに電源がオフされるといった目間があった
。たとえば、計算機がプログラムを実行中に自−節電機
能が働けば、電■オン費再び最初からプログラムを実行
し直さなければならず面倒であった。そのため、電源オ
フ直前の計算−の動作状態をメモリに記憶しておきその
メモリの記憶内容をバックアップすることが考えられる
。しかし、この場合電源オン後に計算−の−作状態を一
度初期状層に戻し、さらにメモリに記憶された電源オフ
直前の計算機の動作状態を計算機にセットし直さなけれ
ばならず、操作が1IiIlになる。
Conventionally, in order to save power, especially personal computers and programmable desktop needle bars, some devices have a function of automatically turning off the power if no key operations or horizontal bar operations are performed for a long period of time. Although this self-power saving function is effective in cases where the user forgets to turn off the power switch, there are cases where the power is turned off at random without the user's intention. For example, if the automatic power saving function is activated while a computer is running a program, the computer has to run the program from the beginning again, which is troublesome. Therefore, it is conceivable to store the operating state of the calculation immediately before the power is turned off in a memory and back up the stored contents of the memory. However, in this case, after the power is turned on, the operating state of the calculation must be returned to the initial state, and the operating state of the computer immediately before the power is turned off, which is stored in memory, must be reset to the computer. Become.

それゆえに、この発明の主たる目的は、上述のような欠
虜をIfllL、得る電子式計算−を提供することであ
る。
Therefore, the main object of the present invention is to provide an electronic calculation for obtaining the above-mentioned defect.

この発明は、要約すれば、自動的に電源のオフを指令す
る自−オフ1手段を含む電子式計算−において、電源が
オフキーによってオフされたことを判別する第1の判別
手段と電源が自動オフ手段によってオフされたことを判
別する第2の判別手段とを設け、電源がオンされた・と
き第1の判別手段出力または第2の判別手段出力に基づ
いて電子弐針棒機の動作状態を制御するようにしたもの
である。
To summarize, the present invention provides an electronic calculation system including a self-off means for automatically instructing power off, and a first determination means for determining that the power has been turned off by an off key; and a second determining means for determining whether the power has been turned off by the off means, and the operating state of the electronic two-needle bar machine is determined based on the output of the first determining means or the output of the second determining means when the power is turned on. It is designed to control.

この発明の上述の目的およびその他の目的と特徴は、図
面を参照して行う以下の詳細な説明から一一明らかとな
ろう。
The above objects and other objects and features of the present invention will become apparent from the following detailed description with reference to the drawings.

111図はこの発明の一実施例であるボータプル電子式
計*mの外観図である1図において、計算機本体1には
表示部2およびキーボード3が設けられる。表示部2は
、たとえばドツトマトリックスの液晶表示装置からなり
、数字のみならず文字や各種記号を表示することができ
る。キーボード3には、このポータプル電子式計算−を
駆動するための電源(図示せず)のオンを指令するため
の電源オフキーと、談電■のオフを指令するための電源
オフキー5とが設けられる。さらに、キーボード3には
文字キーやテンキーや各種ファンクションキーなどが設
けられる。
FIG. 111 is an external view of a Votaple electronic meter*m which is an embodiment of the present invention. In FIG. 1, a computer main body 1 is provided with a display section 2 and a keyboard 3. The display section 2 is composed of, for example, a dot matrix liquid crystal display device, and is capable of displaying not only numbers but also letters and various symbols. The keyboard 3 is provided with a power off key for instructing to turn on a power source (not shown) for driving this portable electronic calculator, and a power off key 5 for instructing to turn off the telephone call. . Further, the keyboard 3 is provided with character keys, a numeric keypad, various function keys, and the like.

第2!1.は第1図のポータプル電子式計算−のブロッ
ク図である。構成において、MPU (マイクロプロセ
ッサユニット)10は表示−一部11へ同期信号HAと
、表示の0N10FF切書信@DISPを出力し、また
表示部2へはバックプレート信@HO〜7を出力する0
表示制御部11は表示部2の各ドツトに対応した表示用
メモリを含む。
2nd!1. is a block diagram of the portable electronic calculation shown in FIG. 1; In the configuration, an MPU (microprocessor unit) 10 outputs a synchronization signal HA and a display 0N10FF stamp message @DISP to the display section 11, and also outputs a back plate signal @HO~7 to the display section 2.
The display control section 11 includes a display memory corresponding to each dot on the display section 2.

そして、表示パターンに対応したピットパターンを表示
用メモリに書込むことにより、所望の文字やシンボルの
表示が行われる。キー人力@5112はI10ポート1
3からキーストローブ信号が入力され、キーリターン信
号をMPU1oへ出力4る。RAM14および15は書
換え可能なメモリであり、各種データやフラグあるいは
使用1によって任意に設定されるユーザプログラムなど
を記憶する。また、ROM16および17はリードオン
リメモリであり、プログラムを実行するインタプリタや
その値の制御用プログラムが予め配備さ5− れル、コれらRAMI 4.15J5J:tFROMl
 a。
By writing a pit pattern corresponding to the display pattern into the display memory, desired characters and symbols are displayed. Key power @5112 is I10 port 1
A key strobe signal is input from 3, and a key return signal is output 4 to MPU 1o. The RAMs 14 and 15 are rewritable memories, and store various data, flags, or user programs arbitrarily set according to usage 1. The ROMs 16 and 17 are read-only memories, and an interpreter for executing the program and a program for controlling the values thereof are installed in advance.
a.

17は、データバス18.アドレスバス19.制御用バ
ス20を介してMPU10に接続される。
17 is a data bus 18. Address bus19. It is connected to the MPU 10 via a control bus 20.

コネクタ21は図示しない倫のRAMやROMを増設モ
ジュールとして接続するためのコネクタであり、アドレ
スバス18.データバス19.制御用バス20と接続さ
れる。また、コネクタ22はデータレコーダやプリンタ
などの入出力装置あるいは拡張メモリをII@するため
のコネクタであり、アドレスバス18.データバス19
.制御用バス20と接続される。さらに、コネクタ22
はI10ボート13に接続される。ブザー23&tドラ
イブ111124によって駆動される。このドライブ回
路24に:はI10ポート13から制′−信号が与えら
れる。クロック発生回路25はたとえば水晶発振子など
を含み、I10ポート13にクロックパルスを出力する
。■10ボート13はアドレスバス18.データバス1
9.−御用バス20に接続され、MP、Uloに対しt
インタフェイスを行う。
The connector 21 is a connector for connecting Rin's RAM or ROM (not shown) as an expansion module, and is connected to the address bus 18. Data bus19. It is connected to the control bus 20. Further, the connector 22 is a connector for connecting an input/output device such as a data recorder or a printer or an expansion memory, and the address bus 18. data bus 19
.. It is connected to the control bus 20. Furthermore, the connector 22
is connected to the I10 boat 13. Driven by buzzer 23&t drive 111124. A control signal is applied to this drive circuit 24 from the I10 port 13. Clock generation circuit 25 includes, for example, a crystal oscillator, and outputs clock pulses to I10 port 13. ■10 boat 13 is address bus 18. data bus 1
9. - Connected to the official bus 20, t for MP and Ulo
Do the interface.

なお、RAM14および15と表示調一部116− 内の表示用メモリとは本体の電源(図示せず)がオフさ
れてもバックアップされ、その記憶内容が保持される。
Note that the RAMs 14 and 15 and the display memory in the display adjustment section 116- are backed up and their stored contents are retained even when the main body power (not shown) is turned off.

第3因は第2図のMPulO(たとえばシャープ株式会
社−(F)LH5800,LH5801)(F)内部−
1!図である。図において、MPU10はレジスタ群“
101を含む。このレジスタ群101はプログラムカウ
ンタPと、スタックポインタSと、データレジスタX、
Y、LJと、アキュムレータAと、ステータスレジスタ
Tとを含む。プログラムカウンタPは16ピツトのレジ
スタであり、MPU 10SIl在寅行している命令の
次の7ドレスを指示しており、命令を実行して次の命令
をフェッチするとき自動的に+1される。スタックポイ
ンタSは16ピツトのレジスタでありJメモリのブツシ
ュダウンまたはポツプアップスタックにおいて次に使用
できるスタックのアドレスを示す。データレジスタx、
y、uは、それぞれ、16ピツトのレジスタであり、デ
ータポインタとしても使用される。7キユムレータAは
演算結果の保持または外部メモリとのデータ転送に使用
される。ステータスレジスタTは演算結果による桁上げ
、ボロー、ゼロ、オーバアローなどの各種状態を記憶す
る。これらレジスタ群10,1はアドレスバッファ10
2を介してアドレスバスA D o’〜15に接続され
る。また、レジスタ群101には、ALU(算術論理演
$11111)103が接続される。このALU103
には演算用バッファ1o4が接続される。
The third cause is MPulO (for example, Sharp Corporation - (F) LH5800, LH5801) (F) Internal -
1! It is a diagram. In the figure, the MPU 10 is a register group "
101 included. This register group 101 includes a program counter P, a stack pointer S, a data register X,
Y, LJ, accumulator A, and status register T. The program counter P is a 16-pit register, which indicates the next 7 addresses of the currently executed instruction in the MPU 10SIl, and is automatically incremented by 1 when an instruction is executed and the next instruction is fetched. The stack pointer S is a 16-pit register that indicates the address of the next usable stack in the J memory bushdown or popup stack. data register x,
y and u are each 16-pit registers and are also used as data pointers. 7 Accumulator A is used to hold calculation results or to transfer data to and from external memory. The status register T stores various states such as carry, borrow, zero, and overarrow based on the calculation results. These register groups 10, 1 are address buffer 10
2 to address buses ADo' to 15. Further, an ALU (arithmetic logic unit $11111) 103 is connected to the register group 101 . This ALU103
A calculation buffer 1o4 is connected to.

また、MPUl0は内部クロック誼としての発振回路1
05を含む。この発振回路105のXLO,XLlには
、水晶発振子等が接続される。また、発振回路105の
出力は1/2分周回路106に与えられる。この1/2
分W4回路106の出力はクロックコントローラ107
に与えられるとともに、941回路108に与えられる
。クロックコントローラ107は内部クロックの発生/
停止の制−をWAIT信号に応じて行う。また、分周回
路108は表示用同期信号HAを出力するとともに、タ
イマコントローラ109にその串力を与える。タイマコ
ントローラ109はタイマカウンタ110および割込み
コントローラ111に出力を導出し、タイマカウンタ1
10のカウント輌−およびタイマ割込み制御を行う。タ
イマカウンタ110は9ピツトのポリノミアルカウンタ
であり、タイマ割込みのためのsniカウントを行う。
In addition, MPU10 is an oscillation circuit 1 as an internal clock.
Including 05. A crystal oscillator or the like is connected to XLO and XLl of this oscillation circuit 105. Further, the output of the oscillation circuit 105 is given to a 1/2 frequency divider circuit 106. This 1/2
The output of the minute W4 circuit 106 is the clock controller 107.
and the 941 circuit 108. The clock controller 107 generates an internal clock.
Stopping is controlled according to the WAIT signal. Further, the frequency dividing circuit 108 outputs the display synchronization signal HA and also provides the timer controller 109 with its output power. Timer controller 109 outputs to timer counter 110 and interrupt controller 111, and outputs output to timer counter 110 and interrupt controller 111.
Performs 10 count and timer interrupt control. The timer counter 110 is a 9-pit polynomial counter and performs sni counting for timer interrupts.

また、割込みコントローラ111は割込み要求NMI。Further, the interrupt controller 111 receives an interrupt request NMI.

Mlおよびタイマコントローラ109から出りされる信
@(より割込み制−を6行う。
Interrupt control is performed by signals output from Ml and the timer controller 109.

さらに、MPU10はH1カウンタ112を含む。Furthermore, the MPU 10 includes an H1 counter 112.

こめHカウンタ112の入力信号HINとしては、通常
前記表示用同期信号HAが与えられる。そして、Hカウ
ンタ112の出りは表示用コントローラ113に与えら
れる。この表示用コントローラー113には、表示用電
源VA、VB、VM、VDIsが入力され、バックプレ
ート信号HO〜7を出力する。また、MPLI 10は
フリップフロップpu、pv、otspを含む。フリッ
プフロップpu、pvはそれぞれ汎用フリップフロップ
であり、フリップ70ツブDISPは表示0N10F9
− F@−用フリップフロップである。
The input signal HIN of the input H counter 112 is normally given the display synchronization signal HA. The output of the H counter 112 is then given to the display controller 113. This display controller 113 receives display power supplies VA, VB, VM, and VDIs, and outputs back plate signals HO to 7. MPLI 10 also includes flip-flops pu, pv, and otsp. The flip-flops pu and pv are general-purpose flip-flops, and the flip-flop DISP has a display of 0N10F9.
- It is a flip-flop for F@-.

さらに、MPU10はインプットボートINO〜7を含
み、このインプットポートから入力された信号を前記ア
キュムレーター八に8ピツトデータとして取込むことが
できる。また、MPUl0はデータバスコントローラ1
14を′含み、このデータバスコントローラ114には
データバスDo〜7が接続される。ざらに、MPU10
はインストラクションデコーダ&MPLJコントローラ
11・5を含み、このインストラクシ烏ンデコーダ&M
PUコントローラ115からはたとえばメモリライト信
号R/Wやメモリイネプル信号MEO,ME1などが出
力される。なお、インストラクションデコーダ&MPU
コントローラ115はその内部に電S!制御用7リップ
フOツブ(以下F/F)を含む。なお、VGG4J駆動
電■であり、vCCはバックアップのための電源である
。。
Furthermore, the MPU 10 includes input ports INO-7, and can take in signals input from these input ports into the accumulator 8 as 8-pit data. Also, MPU10 is the data bus controller 1
14', and data buses Do to 7 are connected to this data bus controller 114. Zarani, MPU10
includes instruction decoder & MPLJ controller 11.5, and this instruction decoder &M
The PU controller 115 outputs, for example, a memory write signal R/W, memory enable signals MEO, ME1, and the like. In addition, instruction decoder & MPU
The controller 115 has an electric power S! Includes 7 lip flip-flops (hereinafter referred to as F/F) for control. It should be noted that VGG4J is a driving power source (2), and vCC is a backup power source. .

第411は上述のインストラクションデコーダaMPU
コントローラ115に含まれるF/Fを示す図である。
The 411th is the above-mentioned instruction decoder aMPU
3 is a diagram showing F/F included in a controller 115. FIG.

このF/F40に:は、前記オンキー10− 4(第1図参照)の操作に基づく信@8F1がリセット
入力信号として与えられる。また、F/F40には、0
FFI号がセットλカ信号として与えられる。すなわち
、F/F40のセットはMPUl0自身がOFF信号を
発生し行う。このOFFmNはMPU10が、前配電源
オフキー5が操作されたことを判定したときと、キー人
力持ち状−でたとえば数分−放lIされたことを判定し
たときに出力される。F/F40の出力BFOによって
駆動電源のオンオフ制御が行われる。すなわち、F/F
 40がリセット状態であれば各部に電源供給がなされ
、セット状態であればRAM14および150表示ll
l1部11.F/F40以外のみ電l!供給が遮断され
る。
To this F/F 40, a signal @8F1 based on the operation of the on-key 10-4 (see FIG. 1) is given as a reset input signal. Also, F/F40 has 0
The FFI signal is given as a set λ power signal. That is, the F/F 40 is set by the MPU10 itself generating an OFF signal. This OFFmN is output when the MPU 10 determines that the front power off key 5 has been operated, and when it determines that the key has been left unattended, for example, for several minutes. On/off control of the drive power source is performed by the output BFO of the F/F 40. That is, F/F
If 40 is in the reset state, power is supplied to each part, and if it is in the set state, RAM 14 and 150 are displayed.
l1 part 11. Electric l only for F/F40! Supply is cut off.

第5図および第6図は上述の実施例の動作を説明するた
めのフローチャートである。以下、第1図ないし第61
1を参照して上述の実施例の動作について説明する。
FIGS. 5 and 6 are flowcharts for explaining the operation of the above-described embodiment. Below, Figures 1 to 61
1, the operation of the above embodiment will be explained.

まず、11115図を参照して電源がオフされる前の動
作について説明する。キー人力持ちの処理に入る前にま
ずステップ(図示ではS)1において計時を開始する。
First, the operation before the power is turned off will be described with reference to FIG. 11115. Before entering the key manual processing, time measurement is first started in step (S in the figure) 1.

この計時動作は、lII述するが自−節電のために゛用
いられる1次に、ステップ2においてキー人力があった
かどう6111する。もし1、キー人力があれば、ステ
ップ3においτ計IIIIllをクリアし、ステップ4
においてキー人りが電源オフキー5によるものかどうか
を判°゛断する。もし、電源オフキーによるキー人力で
なGtば、他のキーの判別を行い咳当の動作を実行する
。一方、キー人力が電源オフキー5によるものであれば
、ステップ5においてたとえば16道のコードr50〜
5FJをRAM14あるいは15の所定領域(以下判別
領域と称す)に書込む。つづいて、ステップ6において
MPLI 10の動作状l!(レジスタ群101の記憶
内容など)をRAM14あるいは15&:特避させる。
This timing operation is used for self-power saving, as will be described later, and is used to check if there was any key human power in step 2. 1. If you have the key power, clear the τ meter IIIll in step 3, and step 4
At this point, it is determined whether or not the key activation is caused by the power off key 5. If the key is not pressed manually using the power off key, other keys are determined and the cough guard operation is executed. On the other hand, if the key input is from the power off key 5, in step 5, for example, the code r50~
5FJ is written into a predetermined area (hereinafter referred to as a determination area) of the RAM 14 or 15. Continuing, in step 6, the operation status l of MPLI 10! (Stored contents of the register group 101, etc.) are specially saved to the RAM 14 or 15&:.

そして、ステップ7においてF/F40をセットする。Then, in step 7, F/F 40 is set.

このF/F 40のセットによって電源の供給が停止さ
れる。
By setting this F/F 40, the power supply is stopped.

一方、前記ステップ2においてキー人力がない場合、ス
テップ8において計時時間が一定峙■暉おいてたとえば
16進のコードrAO−AFJをRAM14あるいは1
5の′kI記判別領域に■込む。
On the other hand, if there is no key manpower in step 2, then in step 8 the clock time is kept constant and then the hexadecimal code rAO-AFJ is stored in the RAM 14 or 1.
5. Enter the ``kI'' discrimination area.

その後、前記ステップ6および7の動作を行う。Thereafter, the operations in steps 6 and 7 are performed.

上述のこと<、1w5iiオフキー5によって電源オフ
が指令されると、そのことを示すコードr50〜5FJ
がRAM14あるいは15の判別領域に書込まれる。逆
に、自動節電によって電源オフが指令されると、そのこ
とを示すフード「AO〜^F」がRAM14あるい&1
t15の判別領域に書込まれる。そして、電源オフキー
のMPU10の動作状態がRAM14あるいは15に特
避される。
As mentioned above, when power off is commanded by the 1w5ii off key 5, codes r50 to 5FJ indicating this are issued.
is written into the discrimination area of RAM 14 or 15. On the other hand, when automatic power saving commands the power off, the hood "AO~^F" indicating this is displayed in RAM14 or &1.
It is written in the discrimination area at t15. Then, the operating state of the MPU 10 of the power off key is saved to the RAM 14 or 15.

なお、第5図の動作では一定時■キー人力がなも1こと
を条件に電源をオフし自動節電を行うようにしているが
、一定峙一演算動作が行われなし)ときにも電源をオフ
し自動節電を行うようにしてもよい。
In addition, in the operation shown in Figure 5, the power is automatically turned off to save power when there is no key power at a certain time. It may also be configured to turn off and automatically save power.

13− 次に、電源オンキー4が操作されると、F/F40がリ
セットされ、MPU10に電源が供給される。応じて、
プログラムのスタート番地より実行を開始する。すなわ
ち、第・6図のステップ61において周辺装置の状態や
メモリの鉱張状態が電源オフ前と同じ状態であるかどう
かを判嚢する。
13- Next, when the power on key 4 is operated, the F/F 40 is reset and power is supplied to the MPU 10. depending on,
Starts execution from the start address of the program. That is, in step 61 of FIG. 6, it is determined whether the status of the peripheral devices and the storage status of the memory are the same as before the power was turned off.

すなわち、新たに接続されたメモリや周TIII装置が
あるか、または取外されたメモリφ周辺@−があるかど
うかなどを判断する。もし、電源オン後の状態が電源オ
フ前の状lと興なっていれば、ステップ61において表
示s2にたとえばrNEWO?:CHECKJを表示す
る。これによって、使用者は電源オン後の状態が電源オ
フ前の状態と興なっており、初期設定をする必要がある
ことを知ることができる。この初期設定はたとえばFN
JrEJ  rWJ   rOJ   rENTERJ
とキー操作することによって行われる。なお、電池を交
換した場合などはRAM14あるいは15の記憶内容が
電源オフ前の状態と同じであることが保証されていない
ため、初期設定を行わなければならな14− い。そのため、電池を交換した場合などもステップ61
の表示を行う。
That is, it is determined whether there is a newly connected memory or surrounding TIII device, or whether there is a removed memory φ surrounding @-, etc. If the state after the power is turned on is different from the state before the power is turned off, in step 61 the display s2 shows, for example, rNEWO? :Display CHECKJ. This allows the user to know that the state after the power is turned on is the same as the state before the power is turned off, and that it is necessary to make initial settings. This initial setting is, for example, FN
JrEJ rWJ rOJ rENTERJ
This is done by key operation. Note that when the battery is replaced, etc., it is not guaranteed that the stored contents of the RAM 14 or 15 will be the same as before the power was turned off, so initial settings must be made. Therefore, even if you replace the battery, step 61
will be displayed.

一方、ステップ61において電源オン後の状態が電源オ
フ前の状態と同じであることを判断すると、ステップ6
3においてRAM14あるいは15の前記判別領域に記
憶されたコードを読出す。
On the other hand, if it is determined in step 61 that the state after power-on is the same as the state before power-off, step 6
At step 3, the code stored in the discrimination area of the RAM 14 or 15 is read out.

そして、ステップ64において、その続出したコードが
[50〜5FJであるかどうかを判断する。
Then, in step 64, it is determined whether the successive codes are [50-5FJ.

もし、読出したコードが[50〜5FJであれば、電源
オフが電源オフキー5の操作(よってなされたものと判
断し、ステップ65においてプログラム実行モードrR
LINJモードであるかどうかを判断する2゜もし、プ
ログラム実行モード以外のモードであれ′ば、ステップ
66においてポータプル電子式計算機の動作状態を初期
設定し、次のキー人力を待機する。一方、ステップ65
においてプログラム実行モードであることを判断すれば
、ステップ67の動作を行う、すなわら、゛このステッ
プ67では、RAM14あるいは15に格納されている
ユーザプログラムの先順に自動スタート命令(ARUN
>がプログラムされているかどうかを判断する。
If the read code is [50 to 5FJ, it is determined that the power was turned off by operating the power off key 5 (therefore, the program execution mode rR is entered in step 65).
Determine whether the mode is LINJ mode 2. If the mode is other than the program execution mode, the operating state of the portable electronic calculator is initialized in step 66, and the next key input is awaited. Meanwhile, step 65
If it is determined that the program execution mode is in step 67, the operation of step 67 is performed.
> is programmed.

第7図は前記自動スタート命令を含むユーザプログラム
の一例を示す図であ、る。すなわち、この第7図のユー
ザプログラムでは、プログラムの先順に自動スタート命
令(ARUN)がプログラムされている。上述のステッ
プ67では、電源オフ直前に実行していたプログラムの
先頭にこのARUNがプログラムされているかどぅ°か
を判断し、もしプログラムされていなければ前記ステッ
プ66において初期設定を行い次のキー人力を持−する
。一方、ユーザプログラムにARUNがプログラムされ
ていれば、ステップ68において初期設定を行い、その
後当該ユーザプログラムを最初から実行する。これによ
って、単に電源をオンするだけでプログラムの実行を霞
始することができ、従来必要であったプログラムを実行
するためのキー操作を省略することができる。
FIG. 7 is a diagram showing an example of a user program including the automatic start command. That is, in the user program shown in FIG. 7, automatic start commands (ARUN) are programmed in the order of the program. In step 67 described above, it is determined whether this ARUN is programmed at the beginning of the program that was being executed immediately before the power was turned off. If it is not programmed, initialization is performed in step 66 and the next key is pressed. Possess human power. On the other hand, if ARUN is programmed in the user program, initial settings are performed in step 68, and then the user program is executed from the beginning. As a result, execution of a program can be started by simply turning on the power, and key operations required in the past for executing a program can be omitted.

一方、RAM14あるいは15の判別領域から読出した
コードが[50〜5FJでないことをステップ64にお
いて判断すると、ステップ69においてコードが[^0
〜AFJであるかどうかを判断する。もし、読出したコ
ードがrAo−AFJでなければ、前記ステップ62に
おいて初期設定を促す表示を行う。一方、読出したコー
ドが[AO〜AFJであれば、電源のオフが自−節電に
よってなされたものと判断し、ステップ70においてM
PU10の動作状態を電源オフ1!E前の動作状層に復
帰させる。この状態I!帰−作は第5allのステップ
6においてRAM14あるいは15に待避記憶されたM
PU10の動作状11tMPU104−転送しセットす
ることによって行われる。したがプ、で、たとえば電■
オフ前に表示部2、に何らかのキャラクタが表示されて
いれば、それと同じ表示が行われる1次に、ステップ7
1においてプログラム実行モードであるかどうかを判断
する。もし、プログラム実行モードでなければ、次のキ
ー人力を特−する、一方、プログラム実行モードであれ
ば、プログラムの実行を続行する。なお、このときのプ
ログラムの実行は前記ステップ68IIのプ17− ロゲラムの実行と興なり、電源オフ前にプログラムの途
中まで実行が行われていれば、電源オフによって中断さ
れた部分からプログラムの実行を続行する。
On the other hand, if it is determined in step 64 that the code read from the discrimination area of RAM 14 or 15 is not [50-5FJ, then in step 69 the code is [^0
~Determine whether or not you are an AFJ. If the read code is not rAo-AFJ, a display prompting for initialization is made in step 62. On the other hand, if the read code is [AO~AFJ, it is determined that the power was turned off by self-power saving, and in step 70 M
Power off the operating state of PU10 1! Return to the active layer before E. This state I! The resulting work is stored in the RAM 14 or 15 in step 6 of the 5th all.
This is done by transferring and setting the operating state of the PU 10 to the MPU 104. However, for example, if you
If some character is displayed on the display section 2 before turning off, the same display is performed in step 7.
1, it is determined whether the program execution mode is selected. If it is not in the program execution mode, it specifies the next key input, while if it is in the program execution mode, it continues to execute the program. Note that the execution of the program at this time is the same as the execution of program 17 in step 68II, and if the program has been executed halfway before the power is turned off, the program will be executed from the part where it was interrupted when the power was turned off. Continue.

以上のように、この発明のよれば、電源のオフが電源オ
フキーによって行われたか自動オフ手段によって行われ
たかを判別し、電源オン後の電子式計算機の動作状層を
制御するようにしたので、電源オン後に従来のように向
倒な操作を必要とせず電子式計桿・機に所望の動作を行
わせることができる。
As described above, according to the present invention, it is determined whether the power is turned off using the power off key or the automatic off means, and the operating state of the electronic calculator after the power is turned on is controlled. After the power is turned on, it is possible to make the electronic gauge/mechanism perform the desired operation without requiring complicated operations like in the past.

【図面の簡単な説明】[Brief explanation of the drawing]

第1因はこの発明の一実施例であるポータプル電子式計
算機の外観図である。第2図は第1図のポータプル電子
式計算機のブロック図である。第3図は第2図のMPU
10の内部構成図である。 184図は第3!!lのインストラクション1コーダ&
MPUコントローラ115に含まれる電IIII制御用
7リツプフロツプを示す図である。第511および第6
11はこの発明の一実施例の動作を説明するた18− めのフローチャートである。第7図は第2図のRAM1
4あるいは15に格納されるユーザプログラムの一例を
示す図である。 図において、1は計算機本体、4は電源オンキー、5は
電源オフキー、10はMPU、14および15はRAM
140&t11ml@御用フリップフロップを示す。 特許出願人 シャープ株式会社 19−
The first factor is an external view of a portable electronic calculator which is an embodiment of the present invention. FIG. 2 is a block diagram of the portable electronic calculator of FIG. Figure 3 shows the MPU in Figure 2.
10 is an internal configuration diagram. Figure 184 is the third! ! l instructions 1 coder &
7 is a diagram showing seven lip-flops for power III control included in the MPU controller 115. FIG. 511th and 6th
11 is an 18th flowchart for explaining the operation of an embodiment of the present invention. Figure 7 shows RAM1 in Figure 2.
4 is a diagram illustrating an example of a user program stored in 4 or 15. FIG. In the figure, 1 is the computer main body, 4 is the power on key, 5 is the power off key, 10 is the MPU, 14 and 15 are the RAM
140&t11ml@shows the official flip-flop. Patent applicant Sharp Corporation 19-

Claims (4)

【特許請求の範囲】[Claims] (1) 電源と、少なくとも前記電源のオフを指令する
ためのオフキーを有するキ一群と、前記キ一群から所定
時間キー人力がないときあるいは所定峙−演算が行なわ
れないとき前記電源のオフを指令するための自動オフ手
段とを含む電子式計算機であって、 前記111iが前記オフキーによってオフされたこ/ とを1別する第1の判別手段、 前配電■が前記自動オフ手段によってオフされたことを
判別する第2の判別手段、 前配電■がオンされたとき、前記第1の判別手段出力ま
たは前記第2の判別手段出力に基づいて、前記電子式計
算−の動作状態な制御する動作状態制御手段を備える、
電子式計算−0
(1) a power source, a group of keys having at least an off key for commanding turning off the power source, and a command from the group of keys to turn off the power source when there is no key power for a predetermined period of time or when a predetermined operation is not performed; an electronic calculator comprising: an automatic off means for determining whether the 111i has been turned off by the off key; a second discriminating means for discriminating the operating state of the electronic calculation based on the output of the first discriminating means or the output of the second discriminating means when the pre-power distribution ■ is turned on; comprising control means;
Electronic calculation-0
(2) 前記動作状態−一手段は前記第1の判別手段出
力に応答して、前記電子式計算機の動作状態を初期設定
する手段を含む、特許請求の範囲第1項記載の電子式計
算−6
(2) The electronic calculation according to claim 1, wherein the operating state--one means includes means for initializing the operating state of the electronic calculator in response to the output of the first determining means. 6
(3) 前記動作状態I1m手段は前記第2の判別手段
出力に応答して、前記9電子式計棒−の動作状態を前記
電源オフ直前の状態に慢帰させるI!一手段を含む、特
許−求の一重鎖1項または第2項記載の電子式計算機。
(3) The operating state I1m means responds to the output of the second determining means and causes the operating state of the nine electronic gauge rods to return to the state immediately before the power was turned off. An electronic calculator according to claim 1 or 2 of the single chain claimed in the patent, comprising one means.
(4) 前記動作状態−一手段は前記第1の判別手段出
力および前記第2の判別手段出力を記憶する記憶手段を
含み、 前記電源がオフされたとき、前記記憶手段の記憶内容を
保持させるための手段を含む、特許請求の一重鎖1項な
いし第311のいずれかに記載の電子式計算機。
(4) The operating state--one means includes a storage means for storing the output of the first discrimination means and the output of the second discrimination means, and causes the storage contents of the storage means to be retained when the power source is turned off. An electronic calculator according to any one of claims 1 to 311, comprising means for.
JP56186206A 1981-11-18 1981-11-18 Electronic computer Granted JPS5886619A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56186206A JPS5886619A (en) 1981-11-18 1981-11-18 Electronic computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56186206A JPS5886619A (en) 1981-11-18 1981-11-18 Electronic computer

Publications (2)

Publication Number Publication Date
JPS5886619A true JPS5886619A (en) 1983-05-24
JPS6336529B2 JPS6336529B2 (en) 1988-07-20

Family

ID=16184225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56186206A Granted JPS5886619A (en) 1981-11-18 1981-11-18 Electronic computer

Country Status (1)

Country Link
JP (1) JPS5886619A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0151023A2 (en) * 1984-01-30 1985-08-07 Sony Corporation Apparatus for controlling power supply to electronic circuitry
JPS6188317A (en) * 1984-10-05 1986-05-06 Seiko Epson Corp Distinction method of power-on and reset
JPH04362716A (en) * 1991-06-10 1992-12-15 Matsushita Electric Ind Co Ltd System restarting device
JPH08110824A (en) * 1995-04-24 1996-04-30 Seiko Epson Corp Information processor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0151023A2 (en) * 1984-01-30 1985-08-07 Sony Corporation Apparatus for controlling power supply to electronic circuitry
JPS6188317A (en) * 1984-10-05 1986-05-06 Seiko Epson Corp Distinction method of power-on and reset
JPH04362716A (en) * 1991-06-10 1992-12-15 Matsushita Electric Ind Co Ltd System restarting device
JPH077316B2 (en) * 1991-06-10 1995-01-30 松下電器産業株式会社 System restart device
JPH08110824A (en) * 1995-04-24 1996-04-30 Seiko Epson Corp Information processor

Also Published As

Publication number Publication date
JPS6336529B2 (en) 1988-07-20

Similar Documents

Publication Publication Date Title
EP0364222B2 (en) Apparatus for reducing computer system power consumption
KR100248048B1 (en) Computer having auxiliary display apparatus
EP0419910A2 (en) Display control system
US7239310B2 (en) Display apparatus including screen saver function
JP2979092B2 (en) Information processing device
JPS5886619A (en) Electronic computer
JP3024308B2 (en) Data processing device
JPH06160805A (en) Liquid crystal display control system
EP0200222A2 (en) Word processor with automatic typewriter mode
EP0531635B1 (en) Computer system having resume function and permitting pointing device to be connected thereto
JPH07105043A (en) Program error detection device
JP3149862B2 (en) Electronic musical instrument
JPH01263741A (en) Picture displaying system at time of system rise
JP2930139B2 (en) Document processing device
JPH06168056A (en) Information processor and power consumption display method
KR930002263Y1 (en) Resume processor
JPH07113847B2 (en) Control panel for control device
JPH0537314Y2 (en)
JPH0340030A (en) Actuating method for electronic equipment
KR940008854B1 (en) Display unit for battery voltage level and display method therefor
JPH0338118B2 (en)
JPH0772908A (en) Programmable controller
JPH0680509B2 (en) Information storage display device
JPH0612038A (en) Display device
JPS61163441A (en) Small-sized operating device