JPS5879323A - 通信装置の等化回路 - Google Patents

通信装置の等化回路

Info

Publication number
JPS5879323A
JPS5879323A JP17856781A JP17856781A JPS5879323A JP S5879323 A JPS5879323 A JP S5879323A JP 17856781 A JP17856781 A JP 17856781A JP 17856781 A JP17856781 A JP 17856781A JP S5879323 A JPS5879323 A JP S5879323A
Authority
JP
Japan
Prior art keywords
delay
amplitude
variable
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17856781A
Other languages
English (en)
Inventor
Kazuo Saito
和夫 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP17856781A priority Critical patent/JPS5879323A/ja
Priority to US06/418,164 priority patent/US4491808A/en
Priority to DE8282305871T priority patent/DE3275341D1/de
Priority to EP82305871A priority patent/EP0079204B1/en
Publication of JPS5879323A publication Critical patent/JPS5879323A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/04Control of transmission; Equalising
    • H04B3/14Control of transmission; Equalising characterised by the equalising network used

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は通信装置の等化回路に関し、より特定的には
たとえばTDMA通信システムに用いられて送受信系に
生じる振幅歪および/または群遅延歪を等化するための
等化回路に関する。
第1図はこの発明の背景となるTDMA通信の一例を示
す概念図である。TDMA通信は、たとえばIJI通信
に利用され、そのような衛星通信システムは複数の地球
局ES、ES−,・・・と共通の通信衛WC8を含む。
地球局E8は、送信装置TRAと受信装置REAを含む
。送信装置TRAに含まれる変調器MODによって変調
された信号は等化IEQLおよび送信器TRを介して、
アンテナAEから通信衛UCSのアンテナAsに向けて
送られる。その信号は衛星内で周波数変換され、他の地
球局ES−に送られる。同様に、他の地球局ES′から
の信号が、通信衛星O8を通して、地球局ESのアンテ
ナAEで受信され、受信信号は受信装置REAに与えら
れる。受信装置REAは、受信11RE、等止器EQL
を通して、復調器DEMで復調される。地球局ESの送
信器TRおよび受信11REならびに、通信衛星の受信
系および送信系は、それぞれ、振幅歪および/または群
遅延歪を生じることが知られている。特に、通信衛星C
8に含まれる高出力増幅器(図示せず)はサイズ、価格
および安定性などを理由にして、かなり飽和した状態で
使用している。そのために、この高出力増幅器において
AM−PM変換が発生し、第2図の纏Aで示すような位
相変化を生じる。
なお、第2図において纏Bは出力レベルを示す。
上述のような位相変化は群遅延歪となる。
これらの振幅歪や群遅延歪を、それぞれ送信系および受
信系に分けて送信装置TRAに含まれる等化量EQLと
受信装置REAに含まれる等化量EQLによって、振幅
等化しあるいは遅延量等化を行なう。このような等化量
EQLは、従来より、一般に、13図に示すように、固
定振幅等化量FAE、固定遅延等化器FOEならびに可
変等化量MEを含んで構成されている。実際の振幅歪あ
るいは群遅延歪の最により、固定振幅等化器FAEある
いは固定遅延等化量FDEのいずれか一方または両方と
も省略される場合がある。
この発明の背景となるTDMA通信システムでは、一度
運用を開始すると、それ以後試験信号を送受信して上述
のような振幅特性や群遅延特性を測定し、それによって
最適等化−を測定することは不可能である。なぜなら、
そのような通信システムは峙分剖で行なわれそのために
1つの地球局が回線を占有する時間が極めて短いためで
ある。
そこで、新しい地球局がそのような通信衛星システムに
加入する場合には、振幅歪や群遅延歪が最小でかつした
がってBER(符号誤り串)が最小の、最適点を捜す必
要がある。このような目的のために、第3図に示すよう
な可変等化器MEが用いられる。
第4図はこの発明の背景となる従来の可変等化器の一例
を示す回路図である。入力端子1に入力された入力信号
は、分岐回路2で分岐され、一部は係数−a、を有する
係数荷重回路4に与えられ、残りの信号は遅延量Tを有
する遅延線3を通って次の分岐回路2に入力される。以
下同じような動作で、それぞれの信号がそれぞれの係数
を有する係数荷重回路に入力される。係数荷重回路4,
4゜・・・を経た信号は、それぞれ加算器5に入力され
、したがって出力端子6からはこれらの信号の合成され
たものが出力される。なお、係数荷重回路4゜4、・・
・は極性反転を含む。このようにして、係数荷重回路4
.4.・・・の係数を、中心をa、)−iとし、その両
側では極性が反対で絶対値の等しい+a、および−a、
に設定し、以下同様に+a2および−a2+・・・、+
a、および−a。のように設定する。このように、各係
数荷重回路4,4.・・・のそれぞれの係数を任意に設
定することにより、公知のトランスバーサルフィルタ理
論によって、振幅特性および群遅延特性が設定される。
すなわち、可変等化器MEによりて、BERを測定しな
がら振幅特性および群遅延特性を変化させて最適点を捜
す。
しかしながら、TDMA通信システムにおいては、BE
Rは振幅歪よりむしろ群遅延歪の影響をより大きく受け
、したがって群遅延歪のための最適等化最を設定できれ
ばそのような最適点を捜すための操作が簡単に行なえる
。しかしながら、従来の可変等化器においては、係数荷
重回路4.4゜・・・の係数がそれぞれ任意に設定され
るため、たとえば振幅だけあるいは群遅延だけを変化さ
せることはできなかった。したがって、群遅延の影響が
振幅に比べて大きいTDMA通信システムにおI/X5
− ては、従来の可変等化器では、最適点を捜すのは困難で
あることを意味する。また、従来の可変等化器の係数は
それぞれ、振幅特性および群遅延特性を決定するが、1
つの係数を変化したときそのような特性がどのように変
化するかは、他の係数によっても興なるため、膨大なシ
ミュレーションのデータなしでは知ることはできなかっ
た。そのために、振幅および群遅延がどのような状態で
それぞれ等化されているかも容易に確認できない。
可変等化−MEとしては、さらに15図に示すようなも
のが、たとえば本件出願人によって既に提案されている
。この第5図において、入力端子1から与えられた入力
信号は分装置17によって、分配される。信号分配置1
7は、たとえば公知のハイブリッド回路などを利用して
、各信号を3つの同じレベルの信号に分配する。3つの
信号のうちの1つの信号経路には遅延量Tを有する遅延
線3が介挿され、他の1つの経路には遅延線2Tを有す
る遅延線31が介挿され、残余の1つの経路には極性反
転−8が介挿される。極性反転−8は、6− 公知のトランスあるいはトランジスタなどで構成され、
与えられる信号を180°移祖する。遅延線31からの
信号と極性反転I18からの信号は、加算器9によって
合成された俵、可変係数荷重回路10に与えられる。可
変係数荷重回路10は極性反転を含み、そこからの出力
信号は遅延線3がらの出力信号とともに加算1111で
合成される。
ここで、可変係数荷重回路10以外では信号の減衰はな
く、遅延線3および31以外では時間遅れがないとし、
主信号の遅れを基準(0とする)とすると、出力端子6
に得られる出力信号B(ω)は、次式(1)で表わされ
る。
8(ω)−cosωt−1008ω(を+1)+fLc
osω(t −T) xcos(ωt−π/2 +tan”  (1/21sinωT))・・・(1) この出力値@B(ω)の振幅の周波数に対する特性Ga
  (ω)および遅延量の周波数に対する特性τa (
ω)は、それぞれ次式(2)および(3)で与えられる
Ga(ω)− ・・・(2) τB (ω)−−21T 00Sωt ・・・(3) ただし、ωは角周波数で、ω−2πf  Cfは周波数
)である。この振幅特性G11 (ω)と遅延特性τa
(ω)の、係数史〉0のときの、変化特性が第6図に示
される。第6図(A)は振幅特性を示し、第6図(B)
は遅延特性を示し、それぞれ、係数庭を大きくしたとき
、矢印の方向に変化する。
すなわち、第6図かられかるように、第5図の例では、
係数荷置回路10において係l!庭を変化させれば、遅
延量も変化する。しかしながら、この第5WJの例にお
いても、係数見の変化に応じて遅延量のみならず振幅も
また変化することになり、TDMA通信システムにおけ
る可変等止器としてはその利用が極めて困難であった。
それゆえに、この発明の主たる目的は、振幅特性と遅延
特性とを独立して連続的に変化することができる、通信
装置の等化回路を提供することである。
この発明は、要約すれば、たとえばTDMA通信システ
ムの送受信装隨において、遅延特性が変化しないで振幅
特性のみを連続的に変化できる振幅等化器と、振幅特性
が変化しないで遅延特性のみを連続的に変化できる遅延
等止器の縦統接続によって構成され、!fX[lおよび
遅延特性を独立に調整することができる、通信装置の等
化回路である。
この発明の上述の目的およ0その他の目的と特徴は図面
を参照して行なう以下の詳細な説明から一層明らかとな
ろう。
1117図はこの発明の一実施例としてのTDMA通信
システムに用いられる等化−を示すブロック図である。
第7図において、入力端子101からの信号は、等止器
EQLに含まれる振幅可変等化9− 器VAEおよび可変遅延等止器VDEを通して出力端子
102に与えられる。この等止器EQLがたとえば第1
図に示すようなTDMA通信システムに用いられるなら
ば、送信系に含まれる場合入力端子101は変調器に接
続され出力端子102は送信器に接続され、受信系に含
まれる場合は入力端子101は受信器に接続され出力端
子102は復調−に接続されるである。う。可変振幅等
化器VAEは、遅延量の変化なしに振幅特性のみを変化
させることができ、可変遅延等化器VDEは振幅の変化
なしに群遅延特性のみを変化させることができる。この
ように2つの等化−VAEおよびV D E el@的
に接続したことにより、それでれ独立して、振幅および
群遅延の最適な等化が可能になる。このような等化11
EQLを用いれば、システムの振幅歪および群遅延歪を
それぞれ独立に等化することができ、それぞれがどのよ
うな状態で等化されているかを容易に把握することがで
きる。  ゛ なお、第7図の実施例において、必要に応じて10− 固定等化器を用いてもよいことはもちろんである。
18図は可変振幅等化器の一例を示す回路図である。こ
の第8図実施例は、第5図に示す可変等化器に比べて、
極性反転器が省略されている他は、この第5図のものと
ほぼ同様である。すなわち、入力端子101からの入力
信号は分配器7によって分配される。遅延線31を通っ
た信号は遅延線を通らない信号とともに加算器8によっ
て合成され、係数kを有する可変係数荷重回路10を通
って加算器11に与えられる。このようにして、加算1
11において、遅延線3を通った主信号と可変係数荷重
回路10を通った副信号とが合成され、出力端子101
′に出力される。係数荷臆自路10以外では信号の減衰
がなく、遅延線3および31以外では時間遅れがないと
し、主II@の運れを基準としてOとすると、出力端子
101−に導出される出力信号A(ω)は次式(4)で
与えられる。
A(ω)諧cosωt+kcO8ω(t 十T)十kc
osω(t −T) −(1+2kcosωT)cosωt−(4)この出力
信号A(ω)の振幅の周波数特性GA(ω)は、したが
って、次式(5)で与えられる。
Ga  (ω)−201o9  (1+2kcosωt
 )−(5)しかしながら、遅延特性τA (ω)は平
坦である。
この振幅特性GA (ω)の係数kに対する変化特性は
、第9図に示される。係数kを大きくすれば振幅は矢印
の方向に変化する。すなわち、第8図実施例において、
可変係数荷重回路1oの係数kを変化させることによっ
て、遅延量の変化なしに振幅のみが変化する可変振幅等
化器VAEが得られる。
第iosは可変係数荷重回路の一例を示す回路図である
。可変係数荷重回路1oは211平衡ミキサDBMとそ
れに制御電圧を与えるための電圧発生器VGを含む。2
重平衡ミキサDBMは入力端子LOと出力端子RFと制
御端子IFを含む。そして、2重平衡ミキサDBMは入
力端子LOに接続されたトランスと出力端子RFに接続
されたトランスを有し、2つのトランスの間に4つのダ
イオードD1ないしD4がブリッジ構成で接続されてい
る。制御電圧発生器VGは、可変抵抗器VRとそのベー
スに可変抵抗器VRからの電圧を受けるトランジスタQ
1とを含む。トランジスタQ1および可変抵抗器VRの
一端は電源+Vに接続され、トランジスタQ1のエミッ
タと可変抵抗器VRの他端は電源−■に接続される。そ
して、可変抵抗器VRの抵抗値を変化させることによっ
て、トランジスタQ1のエミッタから制御端子IFに向
かって制御電流1cが流れる。2重平衡ミキサDBMの
入力端子LOにたとえば加算!18からの出力信号を与
え、出力端子RFが加算器11の入力に接続される。
次に、第11図を参照して、この第10図に示す可変係
数1ff−回路の動作について説明する。可変抵抗器V
Rを調整することによって、トランジスタQ1のエミッ
タ電圧yeが+yeから−veまで設定できる。この電
圧Veにより、端子IFを通って211平衡ミキサDB
Mk、制−111110が流れ、この電流icの方向は
電圧veの極性によ13− る。そして、電圧Veが十のとき、ダイオードD1およ
びD3が導通し、ダイオードD2およびD4はカントオ
フされる。逆に、電圧yeが−のときダイオード02B
よびD4が導通され、ダイオードD1およびD3がカン
トオフされる。電圧■eがOvのときには、すべてのダ
イオードD1ないしD4がカットオフされる。したがっ
て、電圧yeが十の範囲と−の範囲とでは、信号の極性
が反転され、出力端子RFから出力される。また、ダイ
オードD1ないしD4の抵抗値は、電流1cにより変化
するため、1111図に示すように、電圧Veの変化に
応じて出力電圧の振幅が変化する。
このようにして、第10図に示す可変係数荷重回路は、
そこを通る信号の振幅を変化させるとともに、極性を反
転させる、ということが@僻されよう。
第12図はこの発明の一実施例としての可変遅延等化器
の一例を示す回路図である。この可変遅延等化器VDE
は、入力端子102′と出力端子102を含み、入力端
子102′はたとえば第814− 図ノ出力端子101′に接続される。そして、出力端子
102は、たとえば送信器TRまたは慣謂器DEM (
第1図)に接続される。入力端子102′は分配器7に
接続され、したがって入力信号はこの分配器17によっ
て必要な数の信@(ここでは5つ)の信号に分配される
。この5つの信号のうちの2つは遅延回路12に与えら
れ、他の2つは補正回路13に与えられる。残余の1つ
は、遅延量2Tを有する遅延線301を通して加算器2
1に与えられる。遅延回路12に与えられる2つの信号
は、それぞれ、遅延量3TおよびTを有する遅延線30
2および303によって、主信号回路すなわち遅延線3
01の絶対遅延量(ここでは2T)を基準としてTだけ
進みの信号およびTだけ遅れの信号になるように、遅延
される。遅延線302からの出力信号は、主信号に対し
て時11T遅れの信号であり、遅延線303からの出力
信号は時開T進みの信号である。この遅延線303から
の出力信号は公知の極性反転l114を通して、遅延線
φ02からの出力信号とともに加算1m15に与えられ
る。したがって、遅延回路12においては、主信号の絶
対遅延量を基準として所定時開T進みの信号および遅れ
の信号が、同じレベルでかつ興なる極性で合成され、そ
の出力信号は加算器19に与えられる。他方、分配器1
7がらの補正回路13への2つの信号の一方はそのまま
でかつ他方は遅延量4Tを有する遅延線304を介して
、加算!116に与えられる。したがって、この補正回
路13では、主信号の絶対遅延量を基準として第2の所
定時間2丁進みの信号と連れの信号が、同じレベルで、
加算器16によって、合成される。
加算W16からの出力信号は、公知の固定減衰器17を
通して、可変係数荷重回路18に与えられる。可変係数
荷重回路18は、係数見を有し、この回路18からの出
力信号は、加算1119に与えられる。したがって、こ
の加算1119では、遅延回路12からの出力信号と補
正囲路13からの出力信号とを合成して、その合成され
た出力を可変係数荷重回路120を通して最終段の加算
1121に与える。可変係数荷重回路20は、先の可変
係数荷重回路18と連動する。具体的には、これら可変
係数荷重回路18および20は、先の第10wJに示す
ような2m平衡ミキサを用い、電圧発生器VG(第10
図)からの同じ電圧veによって制御される。したがっ
て、この実施例では、可変抵抗器VR(第10図)の抵
抗値を変化させるだけで、2つの係数荷重回路18およ
び20の係数庭を連動的に変化させることができる。
ここで、振幅補正回路13は、先の第8図に示す可変振
幅等化IVAEと同様であり、可表係数荷m回路18の
係数史を変化させることによって、遅延量の変化なしに
振幅のみが変化する。この補正回路13による振幅変化
の繰り返し周期は1/Tである。一方遅延回路12にお
ける振幅変化の繰り返し周期は1/2丁である。そこで
、この第12図実施例では、補正回路13の振幅特性の
繰り返し周期を1/2として遅延回路12におけるそれ
と同じにし、それによってこの補正回路13からの出力
信号で遅延量js12における振幅変化を相殺すること
によって、結果的に振幅変化をな17− くすか極めて小さくするようにしている。
可変係数荷重回路18および20ならびに固定減衰11
17以外では信号の減衰はなく、各遅延線以外では時間
遅れがないとし、可変係数荷重回路20の係数を庭とし
、固定減衰1117と可変係数荷重回路18および20
を含む係数をkとすると、出力端子102に得られる信
@C(ω)は次式%式% ) ) () ) ) (6) したがって、この出力信号C(ω)の振幅特性aC(ω
)は、次式(7)で与えられる。
18− ・・・ (7) 可変係数荷重回路18および20は相互に連動されかつ
同じ係数kを有する。固定減111t17では減衰器6
dBすなわち係数0.5を有するとずれは、全体の・係
数には次式(8)で与えられる。
k−0,5XiXi−12/”2   − (8)上記
式(8)を(7)に代入すると、ルート記号内の12項
が0となり、したがって上記式(7)は次式(9)式で
与えられる。
・・・(9) 上記式(9)と先の式(2)とを比べると、振幅の周波
数に対して変化する項は、式(2)では2fL”coa
2ω丁であるのに対し、式(9)では1’cO8″ω゛
「となり、係数庭く1の範囲で、非常に小さくなってい
ることがわかる。他方、このときの遅延特性τ、(ω)
は次式(10)で与えられる。
τC(ω) 一−2TIX  (Q’  sin  2ωT−sin
  ωT+(12+1)cos  ωT/(1+21+
寵’  cos  22ω1)) ・・・ (10) この振幅特性Gc(ω)と遅延特性τC(ω)の係数見
に対する変化特性が第13図に示される。
第13図(A>が振幅特性を示し、第13図(8)が遅
延特性を示す。この第13図かられかるように、第12
図の2つの可変係数荷重回路18および20の係数庭を
大きくすれば、振幅および遅延―はそれぞれ矢印の方向
に変化する。そして、この第13図から、係数史を変化
させることによって遅延量を変えることができるが、他
方振幅変化は係数史にかかわらずほとんどない、という
ことがわかる。
なお、仮定として可変係数荷重回路と固定減衰器以外で
は信号の減衰はないものとしたが、上記式(12)は、
絶対的な減衰量には関係なく成立する。時間遅れについ
ても同様である。
第13図のグラフは、係数庭〉0の場合の振幅変化およ
び遅延量変化を示す。係数l<0の範囲では、上記式(
10)の符号が反転し、遅延量の進みおよび連れが基準
に対して反対となる。しかしながら、上記式(10)は
係数fL<Oとなっても、係数監の′絶対値が等しいな
ら、同じ値となり、反転しない。すなわち、係教皇が十
から−まで変化すると、遅延銀は第14図に示すように
反転して変化するが、振幅は第13図(A)の変化を繰
り返すだけである。このようにして、第121%ll実
施例が振幅変化、なしに遅延量のみを変化させることが
できる、という′ことが理解されよう。したがって、こ
のような可変遅延等免易VDEがTDMA通信システム
の可変等化−として利用されれば、群遅延歪によるBE
Rの劣化分のみを独立して等化することができるので、
従来のもののように振幅と遅延量が一緒に変化してしま
う場合に比べて、最適点を捜し出すための操作が極めて
簡単に行なえる。また、このような可変遅延等化器と可
変振幅等化器とを利用することによって、振幅歪と運2
1− 延金のそれぞれに対する等化量が確実に把握でき、した
がって膨大なシミュレーシジンなしでも、再現可能なデ
ータが得られる。
第15図はこの発明の他の実施例を示す回路図である。
この第15図は、第12図実施例に比べて、可変係数荷
重回路20が挿入される位胃が蜜えられていて1、それ
に応じて可変係数荷重回路18′の係数が変えられてい
る。すなわち、第12図実施例では可変係数荷重回路2
0を加算器19の後段に接続したが、一方の可変係数荷
重回路18−の係数を、25/倍して12とするならば
、゛この第15図に示すように、可変係数荷重回路20
を加算器15と19との閤に配置することができる。原
理的には、補正回路13からの出力信号の振幅を遅延回
路12からの出力信号の振幅に対して2乗倍すなわちデ
シベル換算で2倍減衰させるように、2つの可変係数荷
重回路を連動させればよいのである。
第16図はこの発明の他の実施例を示す回路図である。
この第15図実施例は、信号導出手段と22− して、第4図に示す従来の分岐回路と遅延線との組合わ
せを用いたことを除いて、第12図実施例と同様である
第17図はこの発明の他の実施例を示す回路図である。
この第17図実施例は、遅延回路および補正回路にそ′
れぞれ複数組の信号経路を持つように構成したものであ
る。すなわち、遅延回路12′の加算器15および15
′が補正回路13′の加算器16および16−にそれぞ
れ対応するように組合わされている。加算器15−の出
力信号は固定減衰1122によって減衰され、加算器1
6′からの出力信号は固定減衰器22′で減衰される。
固定減衰器22および22−は、それぞれ係数層および
■2を有する。そして、加算器15および16の朝合わ
せによる可変遅延量と興なる遅延量を必要とするとき、
このように係数層および12を設定することにより、加
御2115”を通る信号の振幅変化が加算器16′を通
る信号の振幅変化によって和戦され、結果的に出力端子
102に得られる信号は可変係数荷重回路18および2
0の係数層を連動的に変化させることによって遅延量の
みを変化されることができる。
なお、上述の実施例においては、可変荷重係数回路の一
例として2重平衡ミキサを用いた。しかしながら、この
ような可変係数荷重回路は、それ以外の回路構成によっ
ても連成され得ることは当業者にとって容易に理解され
よう。
また、第7図実施例では、等化11EQLとしてそれぞ
れ1段ずつの可変振幅等化器VAEおよび可変遅延等化
11VDEを縦続接続したが、それでれ複数の可変振幅
等化器と可変遅延等止器とを縦続接続すれば、^次成分
の等化が可能である。
さらに、第12図、第15図、第16図および第17m
実施例において、極性反転器14.14′は、180°
移相器が用いられた。しかしながら、このような極性・
反転器は、90″移相器の組合わせを利用することもで
きる。たとえばj112図実施例において、遅延線30
3の前後に90″移相器を配置しても、同じ結果が得ら
れる。要はたとえば第12図実施例において加算器15
に与えられる2つの信号が結果的に極性が興なるように
されていればよいのである。
同様に、可変係数荷重回路18(または18′)および
20も、極性反転を含むことなく、別の極性反転器が用
いられてもよい。また、これら回路18(18−’)お
よび20は、遅延回路12からの出力信号と補正回路1
3からの出力信号のそれぞれの振幅が結果的に一定比率
になるように連動されればよく、その挿入位置や係数は
、そのような要求を満たす限り、任意に選択されればよ
い。
たとえば第12図実施例において遅延回路12および補
正回路13に与えられるそれぞれの信号経路に所定の係
数を有する可変係数荷重回路を相互に連動可能なように
配置してもよい。
また、可変遅延等化器が利用される一例として、T D
 M A通信システムについて説明したが、必整するこ
とができる、通信部属の等化回路である。
以上のように、この発明によれば、振幅歪と群遅延歪と
を独立に連続的に等化することができるため、たとえば
TDMA通信システムにおける825− ERに特に影響を与える群遅延歪を容易に等化すること
ができる。また、それぞれ独立に振幅および遅延特性を
調整することができるので、振幅歪および群遅延歪がど
のような状態で等化されているかを容易に確認でき、し
たがって膨大なシミュレーションなしに、容易に再現可
能なデータが得られる。
【図面の簡単な説明】
第1図はこの発明の背景となるTDMA過信システムの
概念を示す。第2図は通信衛星に含まれる高出力増幅器
の特性を示すグラフである。第3図はTDMA通信シス
テムに用いられる等止器の一例を示すブロック図である
。第4図は従来の可変等止器の一例を示す回路図である
。第5図は可変等化器の他の例を示す回路図である。第
6図は第5図の例の振幅および遅延量のそれfれの周波
数特性を示すグラフである。 第7図はこの発明の一実施例としてのTDMA通−シス
テムに用いられる等止器の一例を示すブロック図である
。第8図は可変振幅等化器の−例26一 を示す回路図である。第9図は第8図実施例の振幅の周
波数特性を示すグラフである。第10図は可変係数荷m
n路の一例を示す回路図である。第11図は第10図実
施例の動作を説明するグラフである。第12図は可変遅
延等止器の一例を示す回路図である。第13図は112
図実施例の振幅および遅延量のそれぞれの周波数特性を
示すグラフである。第14図は遅延量の周波数特性を示
す別のグラフである。第15図は可変遅延等化器の他の
例を示す回路図である。第16図は可変遅延等化器のさ
らに他の例を示す回路−である。第17図は可変遅延等
化器のその他の例を示す回路図である。 図において、EQLは等止器、VAEは可変振幅等化器
、VDEは可変遅延等化器、101は入力端子、102
は出力端子、3,31.301ないし304および31
1ないし318は遅延線、14.14”は極性反転器、
15.15−.1f’i。 16−.19.21.24.25は加算器、18゜18
=、20は可変係数荷重回路を示す。 第2図 第5図 節6賭 第7図 第8回 埠9図 O工    工    i     /   □47 
  2T    4T    Tl1ltfr(u、)
牙10図 第11図 樺17図 手続補正書 (自発) 9、+j許庁長宮殿 事件。表示    特願昭 56−178567号発明
の名称 通信装置の醇化回路 補正をする者 5、補正の対象 明細書の発明の詳細な説明の欄および図園6、補正の内
容 (1) 明細書第17頁第20行ないし第18頁第1行
の「なくすか」を削除する。 (2) 明細書第24頁第8行ないし第12行を削除す
る。 (3) 明細書第24員第15行ないし第19行の「し
かしながら、・・・・・・得られる。」を下記の文章に
訂正する。 記 しかしながら、このような極性反転器は、1800合成
器や90″分配器9合成器を利用することもできる。た
とえば第12図実施例において、加舞W15に1800
合成器を配置したり、加算器15と分配器7の遅延回路
に信号を送る部分に90°分配器9合成器を配置しても
同じ結果が得られる。 (4) 第6図、第9図、第13図および第14図を別
紙のとおり訂正する。     以 上2− 第6図 : こ 口 曖1 (A) − 1 (B)L− ト 第9図 第13圀 算14図

Claims (1)

  1. 【特許請求の範囲】 送II装置および/または受信装置に用いられて送受信
    系に生じる振幅歪および群遅延歪を等化するための、送
    信装置の等化回路であって、振幅特性のみを連続的に変
    化することができる可変振幅等化11および 前記可変振幅等化器に縦続的に接続されるかつ遅延特性
    のみを、連続的に変化することができる可変遅延等止器
    を備える、通信装置の等化回路。
JP17856781A 1981-11-05 1981-11-05 通信装置の等化回路 Pending JPS5879323A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP17856781A JPS5879323A (ja) 1981-11-05 1981-11-05 通信装置の等化回路
US06/418,164 US4491808A (en) 1981-11-05 1982-09-14 Equalizer circuit for use in communication unit
DE8282305871T DE3275341D1 (en) 1981-11-05 1982-11-04 Equalizer circuit for use in communication unit
EP82305871A EP0079204B1 (en) 1981-11-05 1982-11-04 Equalizer circuit for use in communication unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17856781A JPS5879323A (ja) 1981-11-05 1981-11-05 通信装置の等化回路

Publications (1)

Publication Number Publication Date
JPS5879323A true JPS5879323A (ja) 1983-05-13

Family

ID=16050733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17856781A Pending JPS5879323A (ja) 1981-11-05 1981-11-05 通信装置の等化回路

Country Status (1)

Country Link
JP (1) JPS5879323A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5528249A (en) * 1978-08-19 1980-02-28 Yuasa Battery Co Ltd Method of manufacturing alkaline battery
JPS5529611A (en) * 1978-08-18 1980-03-03 Iseki & Co Ltd Transmission case of tractor
JPS55149517A (en) * 1979-05-09 1980-11-20 Nec Corp Amplitude variable filter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5529611A (en) * 1978-08-18 1980-03-03 Iseki & Co Ltd Transmission case of tractor
JPS5528249A (en) * 1978-08-19 1980-02-28 Yuasa Battery Co Ltd Method of manufacturing alkaline battery
JPS55149517A (en) * 1979-05-09 1980-11-20 Nec Corp Amplitude variable filter

Similar Documents

Publication Publication Date Title
US4549152A (en) Broadband adjustable phase modulation circuit
EP0073039B1 (en) Equalizer having a substantially constant gain at a preselected frequency
EP0079204B1 (en) Equalizer circuit for use in communication unit
US2424971A (en) Frequency-shift radio telegraph transmitting system
US4013960A (en) Quadraphase modulator
JPS5879323A (ja) 通信装置の等化回路
CA1210462A (en) Transversal type equalizer apparatus
US5506549A (en) Cable equalizer
US8866079B2 (en) Compact imaging receiver architecture
US10148464B1 (en) Systems and methods for equalizing a laser drive signal
EP0162056B1 (en) Single adjustment phase resolver with constant amplitude output
US9118511B1 (en) Reflective analog finite impulse response filter
US3493898A (en) Wideband phase shifter
JPS6229226A (ja) 送信装置
JPS6349929B2 (ja)
US7409057B1 (en) Nonlinear echo compensator for class B transmitter line driver
JPH1168624A (ja) 等化回路
US2853686A (en) Electric equalizing networks
JPS59156033A (ja) 可変遅延等化器
JP2534648B2 (ja) 振幅等化器
RU2137288C1 (ru) Усилитель с распределенным усилением
JPS6223927B2 (ja)
JPH1098342A (ja) 利得調整回路及び周波数変換回路
JPS6339126B2 (ja)
JPS5910037A (ja) 等化回路