JPS5879321A - 等化器 - Google Patents
等化器Info
- Publication number
- JPS5879321A JPS5879321A JP17855181A JP17855181A JPS5879321A JP S5879321 A JPS5879321 A JP S5879321A JP 17855181 A JP17855181 A JP 17855181A JP 17855181 A JP17855181 A JP 17855181A JP S5879321 A JPS5879321 A JP S5879321A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- coefficient
- circuit
- delay
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
- H04B3/14—Control of transmission; Equalising characterised by the equalising network used
- H04B3/146—Control of transmission; Equalising characterised by the equalising network used using phase-frequency equalisers
- H04B3/148—Control of transmission; Equalising characterised by the equalising network used using phase-frequency equalisers variable equalisers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は一般的には等化量に関し、より特定的には、
トランスバーサルフィルタ理論による等化量に関する。
トランスバーサルフィルタ理論による等化量に関する。
第１図はこの発明の背景となる従来の遅延等化量の一例
を示す回路図である。第１図において、入力端子１に入
力された入力信号は、分岐回路２で分岐され、一部は係
数−ａｌ を有する係数１ｉＩｉＩｉ回路４に与えら
れ、残りの信号は遅延量Ｔを有する遅延線３を′通って
次の分岐回路２に入力される。
を示す回路図である。第１図において、入力端子１に入
力された入力信号は、分岐回路２で分岐され、一部は係
数−ａｌ を有する係数１ｉＩｉＩｉ回路４に与えら
れ、残りの信号は遅延量Ｔを有する遅延線３を′通って
次の分岐回路２に入力される。
以下同じような動作で、それぞれの信号がそれぞれの係
数を有する係数荷重回路に入力される。各係数荷重回路
４．４．・・・を経た信号は、それぞれ加算器５に入力
される。したがって、出力端子６には、これらの信号を
合成したものが出力される。
数を有する係数荷重回路に入力される。各係数荷重回路
４．４．・・・を経た信号は、それぞれ加算器５に入力
される。したがって、出力端子６には、これらの信号を
合成したものが出力される。
なお、係数荷重回路４は、極性反転を含む。このように
して、係数荷重回路４，４．・・・の係数を、中心を８
６ −１とし、その両側では極性が反対で絶対値の等し
い＋ａ、と−ａ、に設定し、以下同様に＋８２および−
８２＋・・・、＋ａ２ および−ａ、。
して、係数荷重回路４，４．・・・の係数を、中心を８
６ −１とし、その両側では極性が反対で絶対値の等し
い＋ａ、と−ａ、に設定し、以下同様に＋８２および−
８２＋・・・、＋ａ２ および−ａ、。
のように設定すれば、この第１図回路は、公知のトラン
スバーサルフィルタ理論による可変遅延等化量となる。
スバーサルフィルタ理論による可変遅延等化量となる。
ここで第２図を参照して、係数荷重回路が１岨だけの場
合について詳細に説明する。この第２図においては、入
力端子１に与えられた信号は分岐回路２．によって分岐
され、一方は係数−８１を有する係数１１−回路４．に
与えられ、他方は遅延量Ｔを有する遅延線３．を通して
分岐回路２２に与えられる。分岐回路２２で分岐された
一方の信号は係数８０ を有する係数荷重回路４□に
与えられ、他方は同じ遅延１１Ｔを有する遅延線３２を
通して係数＋ａ、を有する係数荷重回路４．に与えられ
る。これら３つの係数荷重回路４＋ 、４２および４．
の出力は、加算回路５によって合成され、出力端子６に
与えられる。ここで、係数Ｂ ＋ −１とすると、出力
端子６に得られる出力信号の振幅特性Ｇ（ω）および遅
延特性τ（ω）は、それぞれ次式（１）および（２）で
与えられる。
合について詳細に説明する。この第２図においては、入
力端子１に与えられた信号は分岐回路２．によって分岐
され、一方は係数−８１を有する係数１１−回路４．に
与えられ、他方は遅延量Ｔを有する遅延線３．を通して
分岐回路２２に与えられる。分岐回路２２で分岐された
一方の信号は係数８０ を有する係数荷重回路４□に
与えられ、他方は同じ遅延１１Ｔを有する遅延線３２を
通して係数＋ａ、を有する係数荷重回路４．に与えられ
る。これら３つの係数荷重回路４＋ 、４２および４．
の出力は、加算回路５によって合成され、出力端子６に
与えられる。ここで、係数Ｂ ＋ −１とすると、出力
端子６に得られる出力信号の振幅特性Ｇ（ω）および遅
延特性τ（ω）は、それぞれ次式（１）および（２）で
与えられる。
Ｇ（ω）−２０１ｏＱ １＋４１’ ｓｉｎ弓ｉ・・
・（１） ・・・（２） ここで、係数庭が小さい値であれば、Ｇ（ω）÷１と近
似できる。また、その場合遅延量の周波数特性は、第３
図に示すようになる。ここで、Ｇ（ω）÷１は振幅の周
波数特性が平坦であることを示す。したがって、よく知
られているように、係数琵を変えることによって、遅延
特性τ（ω）を変えることが−できる。
・（１） ・・・（２） ここで、係数庭が小さい値であれば、Ｇ（ω）÷１と近
似できる。また、その場合遅延量の周波数特性は、第３
図に示すようになる。ここで、Ｇ（ω）÷１は振幅の周
波数特性が平坦であることを示す。したがって、よく知
られているように、係数琵を変えることによって、遅延
特性τ（ω）を変えることが−できる。
上述の説明では、分岐回路や遅延線には挿入損失はない
ものと仮定した。しかしながら、特に高い周波数におい
ては分岐回路として分配器や方向性結合器などを、用い
るため、実際の回路においては、挿入損失が生じる。し
たがって、各係数荷重回路に与えられる信号にはそこま
でに至る分岐回路の数に比例したレベル差が生じ、たと
えば第２図回路で言えば本来同じ信号レベルである必要
がある係数荷重回路４１と４．との−に信号のレベル差
が生じる。そのために、従来では、このようなレベル差
を加算１１５に至るまでに、たとえば固定減衰器あるい
は増幅器などを用いて、補正していた。このように、従
来の装置では挿入損失の差５− に起因する信号レベル差を補正するための手段を必ず必
要とした。そのために、等化量の回路構成が複雑になる
ばかりでなく、大形かつ高価になってしまうという欠点
があった。
ものと仮定した。しかしながら、特に高い周波数におい
ては分岐回路として分配器や方向性結合器などを、用い
るため、実際の回路においては、挿入損失が生じる。し
たがって、各係数荷重回路に与えられる信号にはそこま
でに至る分岐回路の数に比例したレベル差が生じ、たと
えば第２図回路で言えば本来同じ信号レベルである必要
がある係数荷重回路４１と４．との−に信号のレベル差
が生じる。そのために、従来では、このようなレベル差
を加算１１５に至るまでに、たとえば固定減衰器あるい
は増幅器などを用いて、補正していた。このように、従
来の装置では挿入損失の差５− に起因する信号レベル差を補正するための手段を必ず必
要とした。そのために、等化量の回路構成が複雑になる
ばかりでなく、大形かつ高価になってしまうという欠点
があった。
それゆえに、この発明の主たる目的は、上述のような補
正手段を不要にし得る等化量を提供することである。
正手段を不要にし得る等化量を提供することである。
この発明は、要約すれば、入力信号をまず必要な分配数
に分配し、その後必要な遅延量をそれぞれの分岐回路で
得るようにした、等化量である。
に分配し、その後必要な遅延量をそれぞれの分岐回路で
得るようにした、等化量である。
この発明の上述の目的およびその他の目的と特徴は図面
参照して行なう以下の詳細な説明から一■明らかとなろ
う。
参照して行なう以下の詳細な説明から一■明らかとなろ
う。
第４図はこの発明の一実施例としての遅延等化器を示す
回路図である。第４図において、入力端子１に入力され
た入力信号は、分配器７に与えられる。分配器１７は、
信号を等レベルで２分割するハイブリット回路８，８．
−・・の組合わせで構成される。この分配器７によって
、入力信号が必要な数の１１％論のそれぞれに与えられ
る。そして、各６一 信号線には、必要に応じて、それぞれ遅延量Ｔを有する
遅延線が０個から２ｎ個介挿される。そして、各信号線
には、係数ａ、、＋ａ、および−ａ５、・・・、＋８６
および−８７を有する係数荷重回路４，４．・・・
が介挿される。この第４図実施例では、分配ＩＩ ７’
はハイブリット１路８の積み重ねで構成しているため、
係数＋ａ１を有する係数荷重回路４と係数−８１を有す
る係数荷重回路４とに、同じレベルの信号を与えること
ができる。同様に、係数＋８１ を有する係数荷重回
路４と係数−ａ〜を有する係数荷重回路４とにも同じレ
ベルの信号を与えることができる。そして、係数萄重回
ＩＩ４゜４、・・・における係数ａ、 ないしａ２を
適当に設定すれば、公知の遅延等上器と同じ特性を持つ
回路が得られる。
回路図である。第４図において、入力端子１に入力され
た入力信号は、分配器７に与えられる。分配器１７は、
信号を等レベルで２分割するハイブリット回路８，８．
−・・の組合わせで構成される。この分配器７によって
、入力信号が必要な数の１１％論のそれぞれに与えられ
る。そして、各６一 信号線には、必要に応じて、それぞれ遅延量Ｔを有する
遅延線が０個から２ｎ個介挿される。そして、各信号線
には、係数ａ、、＋ａ、および−ａ５、・・・、＋８６
および−８７を有する係数荷重回路４，４．・・・
が介挿される。この第４図実施例では、分配ＩＩ ７’
はハイブリット１路８の積み重ねで構成しているため、
係数＋ａ１を有する係数荷重回路４と係数−８１を有す
る係数荷重回路４とに、同じレベルの信号を与えること
ができる。同様に、係数＋８１ を有する係数荷重回
路４と係数−ａ〜を有する係数荷重回路４とにも同じレ
ベルの信号を与えることができる。そして、係数萄重回
ＩＩ４゜４、・・・における係数ａ、 ないしａ２を
適当に設定すれば、公知の遅延等上器と同じ特性を持つ
回路が得られる。
従来の等上器では、前述したように、係数荷重回路に入
力される信号レベルに差があり、そのた１ めに補正手
段を必要とした。しかしながら、この実施例によれば、
分配器７における分配比を適当に設定することができる
ので、そのような補正手段を省略することができる。さ
らに、この実施例によれば、振幅の周波数特性による影
響を非常に小さくすることができる。すなわち、第１図
の従来例において、分岐回路２．２．・・・が振幅の周
波数特性を持っている場合、主信号であるところの係数
ａＯを有する係数荷重回路を通る信号は、そこに至るま
でに通った分岐回路の周波数特性に依存する振幅の周波
数特性を持つことになる。他方、この主信号のレベルが
他の信号に比べて一番大きいため、結果的に、そのよう
な分岐回路の振幅の周波数特性が、出力端子６に出力さ
れる出り信号の周波数特性に対して大きな影響を及ぼす
。これに対して、第４図実施例によれば、主信号経路で
あるところの係数８０ を有する係数荷重回路に対し
て、１つのハイブリット回路（分岐回路）を通った信号
が与えられるため、分岐回路の累積的な周波数特性の影
響はなく、出力信号の周波数特性への分岐回路の影響が
非常に小さくなる。
力される信号レベルに差があり、そのた１ めに補正手
段を必要とした。しかしながら、この実施例によれば、
分配器７における分配比を適当に設定することができる
ので、そのような補正手段を省略することができる。さ
らに、この実施例によれば、振幅の周波数特性による影
響を非常に小さくすることができる。すなわち、第１図
の従来例において、分岐回路２．２．・・・が振幅の周
波数特性を持っている場合、主信号であるところの係数
ａＯを有する係数荷重回路を通る信号は、そこに至るま
でに通った分岐回路の周波数特性に依存する振幅の周波
数特性を持つことになる。他方、この主信号のレベルが
他の信号に比べて一番大きいため、結果的に、そのよう
な分岐回路の振幅の周波数特性が、出力端子６に出力さ
れる出り信号の周波数特性に対して大きな影響を及ぼす
。これに対して、第４図実施例によれば、主信号経路で
あるところの係数８０ を有する係数荷重回路に対し
て、１つのハイブリット回路（分岐回路）を通った信号
が与えられるため、分岐回路の累積的な周波数特性の影
響はなく、出力信号の周波数特性への分岐回路の影響が
非常に小さくなる。
第５図はこの発明の一実施例としての遅延等化器の他の
例を示す回路図である。この第５図実施例では、信号分
配器７′は、与えられる入力信号を、それぞれ等しいレ
ベルの信号に分配する。この分配器７′としては、第４
図のようなハイブリット回路の組合わせを用いることも
可能であるが、さらに他の構成が用いられてもよい。こ
の第５図実施例によっても、分配器７′のすべての分配
出力レベルを同じにすることができるので、従来必要と
していた補正手段を不要とすることができる。
例を示す回路図である。この第５図実施例では、信号分
配器７′は、与えられる入力信号を、それぞれ等しいレ
ベルの信号に分配する。この分配器７′としては、第４
図のようなハイブリット回路の組合わせを用いることも
可能であるが、さらに他の構成が用いられてもよい。こ
の第５図実施例によっても、分配器７′のすべての分配
出力レベルを同じにすることができるので、従来必要と
していた補正手段を不要とすることができる。
第６図はこの発明の他の実施例としての振幅等化器を示
す回路図である。振幅等化器と遅延等化器とは、よく知
られているように、信号の極性が興なるだけであり、し
たがってここではその詳細な説明は省略する。この第６
図実施例においても、第５図実施例と同じように、レベ
ル補正手段を省略することができる。
す回路図である。振幅等化器と遅延等化器とは、よく知
られているように、信号の極性が興なるだけであり、し
たがってここではその詳細な説明は省略する。この第６
図実施例においても、第５図実施例と同じように、レベ
ル補正手段を省略することができる。
なお、上述のいずれの実施例においても、各係数荷重回
路を可変のものとすれば、可変遅延等上器あるいは可変
振幅等化器がそれぞれ得られることは容易に理解されよ
う。そのような可変係数荷重回路としては、公知のダブ
ルバランスミキサな９− どが利用可能である。
路を可変のものとすれば、可変遅延等上器あるいは可変
振幅等化器がそれぞれ得られることは容易に理解されよ
う。そのような可変係数荷重回路としては、公知のダブ
ルバランスミキサな９− どが利用可能である。
以上のように、この発明によれば、信号分配手段によっ
て各分岐信号線に対する信号レベルを任意に設定し得る
ため、従来必要としていた挿入損失差に起因するレベル
差を補正するための手段を省略することができる。
て各分岐信号線に対する信号レベルを任意に設定し得る
ため、従来必要としていた挿入損失差に起因するレベル
差を補正するための手段を省略することができる。
第１図はこの発明の背景となる従来の遅延等化器の一例
を示す回路図である。第２図は遅延等化器の動作を説明
するための回路図である。第３図は遅延量の周波数特性
の一例を示すグラフである。 第４図はこの発明の一実施例としての遅延等化器を示す
回路図である。第５図はこの発明の一実施例としての遅
延等化器の他の例を示す回路図である。第６図はこの発
明の他の実施例としての振幅等化器の一例を示す回路図
である。 図において、１は入力端子、３は遅延線、４は係数荷重
回路、５は加算回路、６は出力端子、７゜７′は分配器
、８はハイブリット回路（分岐回路）を示す。 １０− 第２図 第３図 手続補正書 （自発］ 特許庁長官殿 １、事件の表示 特願昭 ５６−１７８５５１号
２、発明の名称 等化種 ３、補正をする者 事件との関係 特許出願人 ５、補正の対象 図 面 ６、補正の内容 第３＠を別紙のとおり訂正する。 以上
を示す回路図である。第２図は遅延等化器の動作を説明
するための回路図である。第３図は遅延量の周波数特性
の一例を示すグラフである。 第４図はこの発明の一実施例としての遅延等化器を示す
回路図である。第５図はこの発明の一実施例としての遅
延等化器の他の例を示す回路図である。第６図はこの発
明の他の実施例としての振幅等化器の一例を示す回路図
である。 図において、１は入力端子、３は遅延線、４は係数荷重
回路、５は加算回路、６は出力端子、７゜７′は分配器
、８はハイブリット回路（分岐回路）を示す。 １０− 第２図 第３図 手続補正書 （自発］ 特許庁長官殿 １、事件の表示 特願昭 ５６−１７８５５１号
２、発明の名称 等化種 ３、補正をする者 事件との関係 特許出願人 ５、補正の対象 図 面 ６、補正の内容 第３＠を別紙のとおり訂正する。 以上
Claims (6)
- （１） 信号入力部、 前記信号入力部に与えられる入力信号を所定の複数に分
配するための信号分配器手段、前記信号分配器手段によ
って分配された信号をそれぞれの入力側に受ける複数の
分岐信号線手段、前記分岐信号線手段の少なくとも１つ
に介挿されるかつ所定の、遅延時開を有する遅延手段、
前記分岐信号線の少なくとも１つに介挿されるかつ所定
の振幅係数を有する係数荷重回路手段、および 前記分岐信号線手段のそれぞれの出力側に得られる信号
を加算するための加算器手段を備える、等化量。 - （２） 前記係数荷重回路手段は極性反転手段を含む、
特許請求の範囲第（１）項記載の等化量。 - （３） 前記係数荷重回路手段は設定すべき荷重を−変
えるための可変係数荷重回路手段を含む、特許請求の範
囲第（１）項または第（２）項記載の等化量。 - （４） 前記複数の分岐信号線手段は複数にグループ化
され、 前記信号分配器手段は同じグループに属する分岐信号線
に対して同じレベルの信号を与えるための手段を含む、
特許請求の範囲第（１）項記載の等化量。 - （５） 前記信号分配器手段はすべての分岐信号線手段
に対して同じレベルの信号を与えるための手段を含む、
特許請求の範囲第（１）項記載の等化−０ - （６） 前記信号分配器手段は組合わされた複数のハイ
ブリッド回路を含む、特許請求の範囲第（４）項または
第（５）項記−の等化量。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17855181A JPS5879321A (ja) | 1981-11-05 | 1981-11-05 | 等化器 |
| US06/418,164 US4491808A (en) | 1981-11-05 | 1982-09-14 | Equalizer circuit for use in communication unit |
| EP82305871A EP0079204B1 (en) | 1981-11-05 | 1982-11-04 | Equalizer circuit for use in communication unit |
| DE8282305871T DE3275341D1 (en) | 1981-11-05 | 1982-11-04 | Equalizer circuit for use in communication unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17855181A JPS5879321A (ja) | 1981-11-05 | 1981-11-05 | 等化器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5879321A true JPS5879321A (ja) | 1983-05-13 |
Family
ID=16050453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17855181A Pending JPS5879321A (ja) | 1981-11-05 | 1981-11-05 | 等化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5879321A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5529611A (en) * | 1978-08-18 | 1980-03-03 | Iseki & Co Ltd | Transmission case of tractor |
-
1981
- 1981-11-05 JP JP17855181A patent/JPS5879321A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5529611A (en) * | 1978-08-18 | 1980-03-03 | Iseki & Co Ltd | Transmission case of tractor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Carlin | The scattering matrix in network theory | |
| NL8303945A (nl) | Inrichting voor het realiseren van een pseudo-stereo signaal. | |
| US4323863A (en) | N-Way power divider/combiner | |
| GB1302605A (ja) | ||
| JPS60236529A (ja) | 複数伝搬路による干渉の擬似試験方法および装置 | |
| GB1269412A (en) | Hybrid-coupled fan-out and fan-in circuits | |
| JPS5910094B2 (ja) | 振幅等化装置 | |
| EP0079204B1 (en) | Equalizer circuit for use in communication unit | |
| JPS61161001A (ja) | 可変減衰器 | |
| US4352954A (en) | Artificial reverberation apparatus for audio frequency signals | |
| JPS5879321A (ja) | 等化器 | |
| JP2534648B2 (ja) | 振幅等化器 | |
| GB2244185A (en) | Calibrating an attenuating circuit | |
| JPS6369307A (ja) | 高周波対数増幅装置 | |
| JPS5911120B2 (ja) | 残響装置 | |
| CN106464258A (zh) | 一种延时补偿装置 | |
| US4375623A (en) | Arrangement for the transmission of audio signals | |
| US3493898A (en) | Wideband phase shifter | |
| JPH07321680A (ja) | 入力信号の処理装置 | |
| US2853686A (en) | Electric equalizing networks | |
| US2579285A (en) | Transmission line distortion corrector | |
| JPS5825707A (ja) | 波形等化器 | |
| US2242879A (en) | System for the transmission of oscillations | |
| US4757516A (en) | Transversal equalizer | |
| JPS59156033A (ja) | 可変遅延等化器 |