JPS5858822B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5858822B2
JPS5858822B2 JP51145288A JP14528876A JPS5858822B2 JP S5858822 B2 JPS5858822 B2 JP S5858822B2 JP 51145288 A JP51145288 A JP 51145288A JP 14528876 A JP14528876 A JP 14528876A JP S5858822 B2 JPS5858822 B2 JP S5858822B2
Authority
JP
Japan
Prior art keywords
light
receiving element
emitting element
view
photocoupler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51145288A
Other languages
English (en)
Other versions
JPS5368992A (en
Inventor
信三 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP51145288A priority Critical patent/JPS5858822B2/ja
Publication of JPS5368992A publication Critical patent/JPS5368992A/ja
Publication of JPS5858822B2 publication Critical patent/JPS5858822B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires

Landscapes

  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Description

【発明の詳細な説明】 この発明は、電気により電磁波(赤外、可視あLるいは
紫外線を含む、以下光と呼ぶ)を発生する発光素子と、
この電磁波を受けてその特性が変化する受光素子(ホト
ダイオード、ホ))ランジスタ、ホトサイリスタ、ある
いは太陽電池等)とを組合わせて、電気信号を一度光信
号に変換し、再度電気信号にもどす光結合半導体素子(
一般にホトカプラphoto couplerと呼ばれ
ている)の改良構造に関するものである。
第1図は従来のホトカプラの斜視図、第2図はその平面
図a、正面図b、側面図Cである。
図において、1はホトカプラ、2°a、2bは入力端子
、3は無接続端子、4 a ) 4 b 24 cは出
力端子、5は封止用樹脂である。
このような従来のホトカプラはシュアルライン(Dua
l 1nline )形状をしている。
このようなシュアルインラインの形状では2列のピン間
隔はおよそyインチであり、3本のピンの間隔は名イン
チである。
このためこのホトカプラで消費できる電力損失はおよそ
0.25Wであう、これ以上消費させることはできない
またピンが2列に並んでいるため、プリント基板に実装
する場合、大きな実装面積が必要であるという不具合が
あった。
この発明は上記のような従来のホトカプラの欠点を除去
するためになされたもので、実装面積を小さくし、入出
力間の絶縁耐力を向上させ、さらに大きな電力を消費で
きるホトカプラを提供するものである。
以下この発明の一実施例を第3図乃至第6図により説明
する。
図中第1図、第2図と同一符号は相当する部分を示すも
のであり、説明を省略する。
第3図はこの発明の一実施例を示す遮視図で、第4図は
その平面図a′、正面図b、側面図Cである。
図において、6はホトカプラ内部で発生した熱を外部あ
るいは外部放熱ラインに伝達放熱するための放熱フィン
である。
そして入力端子2 a s 2 bは本体の両側から各
1本づつ導出され放熱フィン6とは反対方向に折り曲げ
られ、また出力端子4at4bt4ciI′i放熱フイ
ン6とは反対側から導出されている。
これら入力端子2 a 、2 bと出力端子4at4b
t4cは同一平面上に導出されているため、プリント基
板上で一線上に並べて実装でき、実装面積を小さくする
ことができる。
しかも入出力端子間に必要な絶縁沿面距離をとることが
できる。
第5図は上述したようなホトカプラを封止用樹脂5でモ
ールドする前の状態な示す斜視図で、発光素子7が装着
された入力端子フレーム2と、受光素子8が装着された
出力端子フレーム4とが別々になっている。
図で9 a 、9 b s 9 cは内部接続リード線
、10a。
10b、lla、1lbij位置決め用のフレーム穴で
ある。
第6図はこれら2つのフレーム2,4を位置決め穴10
aと10 b t 11 aと11bとで一致させ、発
光素子7と受光素子8とを向い合わせて組合わせた場合
の斜視図である。
ホトカプラで重要なのは発光素子7と受光素子1と受光
素子8との距離であり、これが短かすぎるとホトカプラ
の入力端子2a、2bと出力端子4a、4b。
4c間の絶縁耐力が低下し、長すぎると発光素子1で発
生した光が受光素子8にうまく伝達しなくなり、電気信
号の伝達率が悪くなる。
そのためにこの発明によるホトカプラでは組立段階で、
入力端子フレーム2と出力端子フレーム4とを発光、受
光部をはさむ両側で固定し、発光、受光部を樹脂封止す
るようにしている。
また全てのフレーム及び端子は1つの平面上に並べられ
ているから、封止用樹脂5をモールドするための金型も
複雑な割型を作る必要はなく、2分割の一般的な金型で
よい。
さらにホトカプラでは受光素子8側の消費電力な大きく
したい場合、受光素子8の最高使用温度が100°C〜
150℃と限られているため、受光素子8な冷却しなけ
ればならない。
このため受光素子8を装着した出力端子フレーム4を大
きくして放熱フィン6を形成し、出力端子4a。
4b、4cの反対側から外部に出して冷却効果を高める
ようにしている。
これとは逆に発光素子1をより冷却したい場合には発光
素子7を放熱フィン6に装着可能である。
以上のようにこの発明によれば実装面積が小さく、大き
な電力を清酒できるホトカプラが得られ、またその発光
素子と受光素子間の絶縁距離を正確に保つことができる
など多くの効果を有するものである。
【図面の簡単な説明】
第1図は従来のホトカプラを示す斜視図、第2図はその
平面図a、正面図b、側面図C1第3図はこの発明の一
実施例を示す斜視図、第4図はその平面図a、正面図b
、側面図C1第5図、第6図は第3図のもの瓦製作工程
を示す斜視図である。 図中、2は入力端子フレーム、2a、2bは入力端子、
4は出力端子フレーム、4ay4b、4cは出力端子、
5は封止用樹脂、6は放熱フィン、7は発光素子、8は
受光素子である。 なお図中同一符号は同一または相当する部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 1 発光素子と受光素子とを組合わせ、光を介して発光
    素子から受光素子へ電気信号を伝達するホトカプラにお
    いて、上記発光素子と受光素子を封入する直方体の樹脂
    封止04つの側面と直交する平面上に、4つの側面の1
    つから複数の出力端子を出し、上記1つの側面に隣接す
    る2つの側面から夫々1個ずつの入力端子を出してこれ
    を上記出力端子の導出方向と同じ方向に夫夫90’曲げ
    、残ジの1つの側面から放熱フィンを出したことを′特
    徴とする半導体装置。
JP51145288A 1976-12-02 1976-12-02 半導体装置 Expired JPS5858822B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51145288A JPS5858822B2 (ja) 1976-12-02 1976-12-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51145288A JPS5858822B2 (ja) 1976-12-02 1976-12-02 半導体装置

Publications (2)

Publication Number Publication Date
JPS5368992A JPS5368992A (en) 1978-06-19
JPS5858822B2 true JPS5858822B2 (ja) 1983-12-27

Family

ID=15381664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51145288A Expired JPS5858822B2 (ja) 1976-12-02 1976-12-02 半導体装置

Country Status (1)

Country Link
JP (1) JPS5858822B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0646971B1 (de) 1993-09-30 1997-03-12 Siemens Aktiengesellschaft Zweipoliges SMT-Miniatur-Gehäuse für Halbleiterbauelemente und Verfahren zu dessen Herstellung
WO1999007023A1 (de) 1997-07-29 1999-02-11 Osram Opto Semiconductors Gmbh & Co. Ohg Optoelektronisches bauelement

Also Published As

Publication number Publication date
JPS5368992A (en) 1978-06-19

Similar Documents

Publication Publication Date Title
JP3728147B2 (ja) 光電気混載配線基板
US6583902B1 (en) Modular fiber-optic transceiver
US11828991B2 (en) Optical module
US5747876A (en) Semiconductor device and semiconductor module
WO2018112988A1 (zh) 一种光模块封装结构及光模块
WO2000008729A1 (en) Optical module and method of manufacture thereof
CN202956504U (zh) 内置模块的连接器
CN111694112A (zh) 一种光模块
JPS5975656A (ja) 半導体集積回路構造
CN213302597U (zh) 一种光模块
JP2001044582A (ja) 光電気混載配線基板、その駆動方法、およびそれを用いた電子回路装置
JPH11103004A (ja) 光モジュールおよび光モジュール用リードフレーム
JPS5858822B2 (ja) 半導体装置
CN109473401A (zh) 具有双面导热散热结构的电子元器件
JP2014178383A (ja) 通信モジュール及びそれを備えた信号伝送装置
CN109991703A (zh) 一种光模块
CN214474114U (zh) 一种光模块
JPH08186284A (ja) 表面実装型フォトカプラ及びその製造方法
US20060219286A1 (en) Thermoelectric transducer and manufacturing method for the same
JP3941531B2 (ja) 光受信モジュール
CN220543166U (zh) 一种光模块
CN220691152U (zh) 一种光模块
CN220493002U (zh) 一种光模块
CN209880603U (zh) 一种芯片封装及具有其的封装光芯片
CN203482156U (zh) 一种光伏接线盒及应用该种接线盒的光伏发电系统