JPS585858A - System restarting system - Google Patents

System restarting system

Info

Publication number
JPS585858A
JPS585858A JP56103993A JP10399381A JPS585858A JP S585858 A JPS585858 A JP S585858A JP 56103993 A JP56103993 A JP 56103993A JP 10399381 A JP10399381 A JP 10399381A JP S585858 A JPS585858 A JP S585858A
Authority
JP
Japan
Prior art keywords
storage device
cmt
restarting
normal
started
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56103993A
Other languages
Japanese (ja)
Inventor
Shigenori Sakai
酒井 重徳
Yasuo Satake
佐竹 康男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56103993A priority Critical patent/JPS585858A/en
Publication of JPS585858A publication Critical patent/JPS585858A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

PURPOSE:To accomplish the restarting of a system within the shortest period by checking the status of each doubling device at the switching of the system in case of a system trouble by a means for storing the status of each doubling device and also using a storage device of which contents can be insured. CONSTITUTION:A control unit CC#1 is started by switching operation and then a discrimination circuit ANN1 is also started. A comparator CMP checks whether a main storage device MM#1 is normal or not. If no trouble is detected, a signal N is outputted and a phase 1 is restarted from the MM#1. If the contents of a main storage device MM#0 is incorrect, an output Y starts a discrimination circuit ANN4, which checks a status signal FM0. When a FM#1 is normal, restarting (RSFM) is started. When the FM#1 is incorrect, a discrimination circuit ANN5 checks the status of a magnetic storage device CMT. When the CMT is normal, restarting RSCMT is started. When the CMT is defective, the MM#1 executes the restarting (RSMM). When the MM#1 is defective, the FM#1 is checked and, when the FM#1 is normal, it starts restarting. If FM#1 is defective, the CMT is checked; the restarting is started in case of the normal CMT and the system is downed by the defective CMT.

Description

【発明の詳細な説明】 本斃明は二重化システムにおける制御装置管含めたシス
テム系の切替えを必要とするシステム障害発生時のシス
テム再構成に係D、II!tKシステ1の再開処lIK
関するものである。
DETAILED DESCRIPTION OF THE INVENTION This article relates to system reconfiguration in the event of a system failure that requires switching of system systems including control equipment pipes in a duplex system. tK system 1 reprocessing lIK
It is related to

一般に、電子交換機等、高度の傷頼性kl!求さ・れゐ
オンライン・システムにおいて、制御系装置、入出力系
装置の共通装置を二重化し、複制御系装装置の障害に対
しては、プログラム的にその障害装置の識別及び切離し
を可能としている。t7を制御系装置の障書く対しては
二重化された制御装置を含めてハードウェア的に切替え
、障害の識別及び正常1に#II置装Lるシステムの再
構成を行っている。
In general, electronic switching equipment, etc., has a high degree of reliability. Required: In an online system, common devices such as control system devices and input/output devices are duplicated, and in the event of a failure in multiple control system devices, it is possible to identify and disconnect the faulty device programmatically. There is. In response to the failure of the control system equipment at t7, the hardware including the duplicated control equipment is switched, the failure is identified, and the system is reconfigured to return to normal #1.

従来、その制御装置を含めたシステムの切替えを必要と
する障害、即ちシステム障害が発生した場合、後述する
如く、系全体を切替え、システムの立上げを行ない、シ
ステムが再開出来ないときに各被制御系装置の選択切替
え、即ち系構成t−順次切替えてシステム再開を行って
いる。
Conventionally, when a failure occurs that requires switching of the system including the control device, that is, a system failure, the entire system is switched, the system is started up, and when the system cannot be restarted, each affected system is restarted. The system is restarted by selectively switching the control system devices, that is, by sequentially switching the system configuration t.

かかるシステム再開方法KLるとシステム障害が発生し
てから、システムの再構成、再開処NK時間管要し、特
に実時間性の厳しい処理システムにおい−Cは、問題で
あ−)た・ 本aaの目的灯、上記問題点を解決するために障害装置
の識別手段1備えた緊急制御回路KL9システムの再開
処理時間會必畳最少限とするシステム再1llII&環
方式を提供すみ仁とにある。
Such a system restart method requires time to reconfigure and restart the system after a system failure occurs, which is a problem especially in processing systems with strict real-time performance. In order to solve the above-mentioned problems, the emergency control circuit KL9, which is equipped with a faulty device identification means 1, provides a system restart system that minimizes the restart processing time of the system.

上記目的會達成するために、本発明は制御装置と、被制
御装置として主記憶装置および外部記憶装置聖書んで成
る二重化システムKかいて、前記被制御装置の障害状態
を表示すみ障害状態表示レジスタと緊急制御回数を計数
するカウンタ′に%制御装置に設け、一つのシステム系
から他のシステム系へ切替えてシステム會再構成するI
Iに、1他のシステム系の制御装置は、皺陣書状m*示
レジスタ及びカウンタの値KLり、被制御系の記憶装置
中量も信輌度の高い記憶装置を用いてシステム再開処理
管実行すること1?411像とする。
In order to achieve the above object, the present invention uses a redundant system K consisting of a control device and a main storage device and an external storage device as controlled devices, and a fault state display register that displays the fault state of the controlled device. A counter for counting the number of emergency controls is provided in the % control device, and the system is reconfigured by switching from one system system to another.
1. The controllers of other system systems use the register m* indicating register and the value KL of the counter, and the storage device of the controlled system also uses a highly reliable storage device to manage system restart processing. Things to do 1? 411 images.

以下本発明【実施例によ、りて詳細に説明する。Hereinafter, the present invention will be explained in more detail with reference to Examples.

第1因は、二重化システム構成の一例として交換機シス
テムの概略構成を示したものである。
The first factor is a schematic configuration of a switching system as an example of a duplex system configuration.

@において、CCす01CCφlは制御装置、MMφ0
、MVφlは主記憶装置、FMφ0、FMψ0は外部記
憶装置としての7アイルメモリ、CMTは外部記憶装置
としての磁気記憶装置、NWは交換ネットワークでああ
0通常は例えば制御装置CCφO1主記憶装置MMφ0
.ファイルメH)v場合は、l系シxfb(CC*1s
 MM+1、、FMφl)は予備系Cスタンバイ状]1
1)システムとなる。
In @, CCsu01CCφl is the control device, MMφ0
, MVφl is the main storage device, FMφ0, FMψ0 are 7-isle memories as external storage devices, CMT is a magnetic storage device as external storage device, NW is a switching network.
.. If file name H)v, l system xfb(CC*1s
MM+1,, FMφl) is in standby state] 1
1) Become a system.

ここでシステムの初期立上げは磁気記憶装置CMTK格
納されている処理プログラム加入者データ等が主記憶装
置MMφO(MMφ1)、ファイルメモリFMφ0(F
Mφ11KIPL(イニシャルプログラムロード)され
、制御装置ccφ0(CCφ11#動作することKLp
システムが稼動される。ファイルメモリFMφQ (F
Mφl)は主記憶装置MMφ0、ナlと同様ICメモリ
等で構成され交換動作に必1!な呼処理プログラム等を
格納した主配憶装置MMφO(MM◆1)のバックアッ
プ用として用いられる。っtpこのファイルメ毫vFM
φO(FMφIIKは、主記憶装置内に最初に格納(a
−ディングされる)される内容とその他加入者データ等
使用頻度の少ないもの、処理時間の遅くてLいもの等が
格納される。
At the initial startup of the system, the processing program subscriber data etc. stored in the magnetic storage device CMTK are stored in the main storage device MMφO (MMφ1) and the file memory FMφ0 (F
Mφ11KIPL (initial program loaded) and control device ccφ0 (CCφ11# operating KLp
The system is activated. File memory FMφQ (F
Mφl) is composed of an IC memory, etc., like the main memory device MMφ0 and NAL, and is indispensable for the exchange operation! It is used as a backup for the main storage device MMφO (MM◆1) which stores call processing programs and the like. tp This file message vFM
φO(FMφIIK is initially stored in main memory (a
- Contents to be downloaded), other data such as subscriber data, data that is used less frequently, data that is slow in processing time, etc. are stored.

上記システム構成で従来の系構成O切替え処lt第21
1g1Kよつて説明する。第211は第1図における二
重化した部分の構成例を示し、第1図と同じ符号は同一
物を示す、今0系システム(CCφO%MMφO%FM
φ0)で稼動中にシステム障害が発生すると、制御装置
CCφ0KJCるシステムの制御jが不可能となる・従
来このシステム障害が発生するとアクト畢CCφO,ス
タンバイ系CCφlの夫々V緊急制御回路EMK起動I
Nt−かけ、制御装置CCφ1tアクト状S!に、CC
φ0會スタンバイ状態とし、主記憶装置、ファイルメモ
リもそれぞれMMφ0.FMφ0からMMφ1、FMφ
lへ切替えていた。
With the above system configuration, the conventional system configuration O switching process lt 21st
This will be explained as 1g1K. 211 shows an example of the configuration of the duplicated part in FIG. 1, and the same symbols as in FIG. 1 indicate the same parts.
If a system failure occurs during operation in φ0), control of the system by the control device CCφ0KJC becomes impossible. Conventionally, when this system failure occurs, the emergency control circuit EMK activates each of the act CCφO and standby system CCφl.
Nt- applied, control device CCφ1t act state S! To, C.C.
The main storage device and file memory are set to MMφ0. FMφ0 to MMφ1, FMφ
I was switching to l.

しかる後に主記憶装置MMφlの内容でシステムが再開
できない時、ファイルメモリFMφlからプログラムを
ローディンダレ、システム再立上げを行う、そして正常
処瑠再lIが開始できれば、l系システムとじて稼動状
IIK入p1それでも異常であれば主記憶装置MMφ0
、ファイルメモリ1慧φ0等!切換え接続して、最適の
システムを再構成していく。
After that, when the system cannot be restarted due to the contents of the main memory MMφl, the program is loaded from the file memory FMφl, the system is restarted, and if the normal process can be restarted, it enters the operating state IIK as an l-based system. p1 If it is still abnormal, main memory MMφ0
, file memory 1 Keiφ0 etc! Switch and connect to reconfigure the optimal system.

しかし、上記方法をとると、システム障害が発生した場
合に系切替え【行ないつつ障害装置を切り分けて行くた
めその処理に時間がかかり、交換システム等、オンライ
ン処理中の障害復旧として好ましいものではなかった。
However, when the above method is used, when a system failure occurs, system switching is performed to isolate the faulty device, which takes time, and is not preferable for failure recovery during online processing such as a replacement system. .

本発明に、このシステム再開の処理時間を最少とするた
めに%6二重化装置の状ll1t−記憶する手段會設け
、システム障害時、系が切替りた時点で各装置の状mを
チェックし、内容の保証され得る記憶装置を用いて、シ
ステムの再開処me可能としたものである。
In order to minimize the processing time for restarting the system, the present invention is provided with a means for storing the status of the redundant devices, and when a system failure occurs, the status of each device is checked at the time the system is switched. By using a storage device whose contents can be guaranteed, the system can be restarted.

本発明の具体的実施例を第3図〜第5図を用いて説明す
る。第311f1本発明の制御装置0系及びl畢の関係
を説−する説明図、!4のは本発明のシステム再開に係
ゐ緊急制御回路の構成図、第5111は本発明のシステ
ム再開処理方式の構成図である。
A specific embodiment of the present invention will be described using FIGS. 3 to 5. 311f1 An explanatory diagram illustrating the relationship between the 0 system and 1 control device of the present invention! 4 is a configuration diagram of an emergency control circuit relating to system restart of the present invention, and 5111 is a configuration diagram of a system restart processing method of the present invention.

11:3sllK&In?、各制御装置CC+01CC
+1は、障害秋l1表示レジスタPI、Tφ0、FLT
φlt−有し、いずれの制御装置がアクト状部であって
も、被制御装置の状mt*示することを可能としている
。従って表示レジスタFLTφ01FLTφIC)!!
示内容は常に一款している。即ち本発明の第1o411
11は、被制御系装置の障害状s′にいずれの制御装置
からでも識別可能とした点KT。
11:3sllK&In? , each control device CC+01CC
+1 is failure fall l1 indication register PI, Tφ0, FLT
φlt-, which makes it possible to indicate the state mt* of the controlled device no matter which control device is in the actuate state. Therefore, display register FLTφ01FLTφIC)! !
The contents are always stated in one sentence. That is, the first o411 of the present invention
11 is a point KT that makes it possible to identify the failure state s' of the controlled system device from any control device.

る。Ru.

アクト系の御御装置CCφOKするシステムt1稼動中
にシステム障害が発生すると、起動INが各制御装置C
Cφ0、CCすIK入り、制御装置CCφ0がCCφI
K切替わると、制御装置CCφl内の緊急制御回路EM
(第2図参照)が動作する。第4111の緊急制御回路
はそ0IIPIII構成會示したもので、緊急制御回路
EMfx起動検出11D。
If a system failure occurs during operation of the act system control device CCφOK system t1, the activation IN will be changed to each control device C.
Cφ0, CC IK entered, control device CCφ0 is CCφI
When K switches, the emergency control circuit EM in the control device CCφl
(See Figure 2) operates. The 4111th emergency control circuit has a 0IIPIII configuration, and has an emergency control circuit EMfx activation detection 11D.

回路り七ット用タイマTI、起動回数を計数するカウン
タEMAC,デコーダDEC,制御回路EMALと第3
図で説−した状■表示レジスタFLT勢から成り、MM
fl主記憶装置、CMT灯磁気記憶装置、FMFXファ
イルメモリである。MSDは保守用信号外配置装置であ
り交換制御における保守側−信号を中継する他本発明の
状II表示レジスタFLTへ0−にット情報【中継する
。MSCNは保守用走査装置であり障害の発生した装置
等を読み取ゐことができるものである。
The circuit includes a timer TI for seven bits, a counter EMAC that counts the number of activations, a decoder DEC, a control circuit EMAL, and a third
As explained in the figure ■Consists of display register FLT, MM
fl main storage, CMT lamp magnetic storage, and FMFX file memory. The MSD is an external maintenance signal placement device that relays maintenance side signals in exchange control and also relays 0-bit information to the state II display register FLT of the present invention. MSCN is a maintenance scanning device that can read devices where a failure has occurred.

障害秋l!表示レジスタFLTすIKは制御装置CCφ
Oがアクト状■である時に保守用走査装置M8CNから
O障害情報KJCり、検出された障害状lIIが保守用
信号分配装置MSDt−介して設定される。
Obstacle autumn l! The display register FLT is connected to the control device CCφ.
When O is in the act state ■, O failure information KJC is received from the maintenance scanning device M8CN, and the detected failure status III is set via the maintenance signal distribution device MSDt-.

七〇で制@装置CCφlかアクト状態となりたとき、緊
急制御指令EMALTの起動された回数【計数するカウ
ンタKMAの内容と障害状*表示レジスタの内容KLT
り制御回路EMALでシヌテムノ再開のフェーズを決定
する。このフェーズは従来の緊急制御回路回#(カウン
タEMACの値1によって例えば、2回以上は、無棒井
葛外sv!憶装置19主記憶善置ブーグラム勢會無条件
KO−ディングして再開するフェーズ2再開、主記憶装
置の固定番地から再開するフェーズl再開の他にファイ
ルメ篭りFMから主記憶装置MVヘプ讐グラム會ローデ
ィングして再開すゐ)箕−ズ2再開03種類に区分され
る。尚回路リセット用タイマTEに一担緊急割込みが入
り緊急制御IMAm珊CφIK送出すゐ。
When the control device CCφl enters the act state at 70, the number of times the emergency control command EMALT has been activated [the contents of the counting counter KMA and the contents of the fault status *display register KLT
The restart control circuit EMAL determines the phase of restarting the synutemno. This phase is restarted by unconditional KO-ding of the conventional emergency control circuit (for example, two or more times according to the value 1 of the counter EMAC). Phase 2 restart, restart from a fixed address in the main memory In addition to phase 1 restart, load the program from the file FM to the main memory MV and restart. . An emergency interrupt is generated in the circuit reset timer TE, and the emergency control IMAm CφIK is sent.

次にCのシステムの再開部mt−第5@の緊急制御回路
EMALの構成管tとに説明す4−第611に*いて、
第4@と内じ符号のtのは同一物を示し障を秋ms示し
ジスーFLTの下位のビy)位置zpMos M、 、
FOI Fl e C71t’Xそれぞれ主記憶装置M
Mφ0%主配憶装置MM◆l。
Next, explain to the restart part mt of the system of C - the component pipe t of the emergency control circuit EMAL of the 5th @,
The 4th @ and the t with the same sign indicate the same thing and indicate the fault.
FOI Fl e C71t'X Main storage device M
Mφ0% main storage device MM◆l.

ファイルメ峰りFMφ0、ファイルメモリFMφ1、磁
気記憶装置CMTの状m會示し、例えば10”は正常、
=1”扛障害ありと表示される。
Indicates the status of file memory FMφ0, file memory FMφ1, and magnetic storage device CMT. For example, 10” is normal;
= 1” is displayed as there is a failure.

S]CLoe 81LS、5ICLlFXo系シエびl
系の被制御装置の選択回路、A’NNI〜ムNNSは判
定回路で1hj%秋■表示レジスタの*mmピット内容
が″11か@O″かを判定するものであり、その結果の
出力41考は@111の場合はl側、10”の場合FX
o側へ出力される。CMPは比較回路で緊急制御カウン
タEMACの内容がある基準値以上であるか否かを判定
し基準値以上であるときY1否のときNへ出力信号が出
される。
S] CLoe 81LS, 5ICLlFXo series
The system's controlled device selection circuit, A'NNI~MUNNS, is a judgment circuit that judges whether the *mm pit content of the display register is "11 or @O", and the result is output 41. The consideration is @111 for L side, 10” for FX
It is output to the o side. CMP is a comparison circuit that determines whether the content of the emergency control counter EMAC is greater than or equal to a certain reference value, and when it is greater than or equal to the reference value, an output signal is output to N when Y1 is negative.

18MMは主記憶装置の個定番地Lp再開する7エーズ
lF!開、R8CMTは磁気記憶装置から主記憶装置へ
プログラムtI:I−デングしその固定番地から再開す
る7エーズ2再開、R8FMはファイルメモリから主記
憶装置へプログラムfa−ディングしその固定番地から
再開する7エーズ2再開管それぞれ示し、TSDは系を
切替えてもシステム立上げはできない、所謂システムダ
ウンとなることを示す。
18MM is the 7A's IF that restarts the individual location Lp of the main memory! Open, R8CMT loads the program from the magnetic storage to the main memory and resumes from that fixed address.7Aze2 resumes, R8FM loads the program from the file memory to the main memory and resumes from the fixed address. 7A and 2 are respectively shown, and TSD indicates that even if the system is switched, the system cannot be started up, and the so-called system is down.

次に第5@O再開処理動作を説明する。0系システムか
ら1系システムへ切替動作が入り制御装置CCφ1が起
動されると、まず、制御装置CCφ1内で選択回路8E
LoK入力される主記憶装置の状態情報MO,M、の選
択上行なう信号Sを入れる1本実施例では記憶鏝tMM
Φlの状態管チェックするものとし、判定回路にM、が
入力される。そして、判定回路ムNNIが起動Aされる
と記憶装置MMφlが正常即ちMl=00場合に比較回
路CMPt動作さぜカウンタEMACの内容【取り込み
、所足の値と比較を行なう、#カウンタEMACの値が
所定値よりも小さいときに、過去に発生した障1Fは、
システム全体く影響しないと判断し、出力N倉出し、主
記憶装置MMすlの固定番地から7エイズ1の再開処l
lを行なう。
Next, the fifth @O restart processing operation will be explained. When the switching operation from the 0-system system to the 1-system system occurs and the control device CCφ1 is activated, first, the selection circuit 8E is activated in the control device CCφ1.
In this embodiment, the memory trowel tMM is used to input the signal S to be performed upon selection of the state information MO, M of the main memory device inputted with LoK.
The state tube of Φl is checked, and M is input to the determination circuit. Then, when the judgment circuit NNI is activated, the comparison circuit CMPt operates when the storage device MMφl is normal, that is, Ml=00. When is smaller than the predetermined value, the fault 1F that occurred in the past is
Judging that it will not affect the entire system, the output N is removed and the 7 aids 1 is reprocessed from a fixed address in the main memory MMsu.
Do l.

カウンタEMACの値が所定値以上である場合、障害発
生頻度が多とみなされ主記憶装置の内容は信頼出来ない
と判断し、比較回路CMPの出力YKLり判定回路AN
N4vt起動する。そしてまずファイルメモリFMOの
内容が正常か否か(即ち信頼できるか否かIVtF、 
t−取込んで判定する。
If the value of the counter EMAC is greater than or equal to a predetermined value, it is assumed that the frequency of failure occurrence is high and the contents of the main storage device are determined to be unreliable.
Start N4vt. First, whether or not the contents of the file memory FMO are normal (that is, reliable or not, IVtF,
t-Acquire and judge.

ファイルメモリFMす1が正常即ちy、a−oのときフ
ァイルメモリFMIから主記憶装置MMφ1にプログラ
ム管口−ディングしその固定曹地から再開処!l(R8
FM)t−始め為1次1’CF1=1のときは、判定回
路ムNN5を起動し、磁気記憶装置CMTの正常〆障害
kcMw取込んで判定する。
When the file memory FM1 is normal, that is, y, ao, the program is loaded from the file memory FMI to the main memory MMφ1 and the process is restarted from its fixed location! l(R8
FM) t-starting first order 1' When CF1=1, the judgment circuit NN5 is activated, and the normality/failure kcMw of the magnetic storage device CMT is taken in and judged.

この時CM■Oであれば、磁気記憶装置CMTが正常と
判定され、主記憶装置MMす1にプログラムをローディ
ソゲし固定番地1り再開処理R8CMTが開始する。し
かし磁気記憶製置CMTが障害と判定(CM=11され
友場合、主記憶装置MMφ1の内容はM1=Oで障害と
判定されたわけではなく、カウンタ値EMACが規定値
以上であると判定宴れたものであり、システムを生かす
ために主記憶装fMMφlで再開する処理をする(R8
MM1゜ 次に判定回路ANNIでM1=1と判定された場合、犀
ち主記憶装置MMすlが障害と見なされると、出力lに
より判定回路ANN2t−起動し、選択回路5EL1’
に介してファイルメモリFMすlのチェックYtF1′
に取り込むことVCJC9行ない正常(FI■0)であ
れば先の判定回路4でF1=Oのとき行なう処理と同様
ファイルメモリFMφILf)再開部IIt−行ないI
障害(F1=11のときKに、判定回路ANN3t−起
動し、磁気記憶装置CMTのチェツクVt0MK19行
なう、CM=00とIU判定回路5の出力0と同様に磁
気記憶装置CMT!ff再開処is再開ない、CM−1
のときKは判定回路3の出力1に1pシステム全体の立
上げ逃111tやめシステムダウンとし、オペレータの
介在等の賛意のためアラーム【上げる。
If it is CM2O at this time, it is determined that the magnetic storage device CMT is normal, the program is loaded into the main storage device MM2, and the restart process R8CMT starts from the fixed address 1. However, if the magnetic memory device CMT is determined to be a failure (CM = 11), the contents of the main memory device MMφ1 are not determined to be a failure because M1 = O, but the counter value EMAC is determined to be greater than the specified value. In order to keep the system alive, restart processing is performed in the main memory fMMφl (R8
MM1゜Next, when the determination circuit ANNI determines that M1=1, and the main memory device MMsu1 is considered to be at fault, the determination circuit ANN2t- is activated by the output l, and the selection circuit 5EL1'
Check the file memory FMsu1 via YtF1'
If it is normal (FI ■ 0), the process is the same as the process performed when F1=O in the previous judgment circuit 4 (file memory FMφILf) restart section IIt-do
Fault (When F1=11, K starts the judgment circuit ANN3t and performs a check of the magnetic storage device CMT Vt0MK19. Similarly to CM=00 and the output 0 of the IU judgment circuit 5, the magnetic storage device CMT!ff is restarted. No, CM-1
In this case, K outputs the output 1 of the judgment circuit 3 to indicate that the entire 1p system has failed to start up 111t and the system is down, and an alarm [is raised] in response to operator intervention.

斯して本発明のシステム再開処mは過去の障害層@KL
fJi&%信頼のおける記憶装置からの再開を短時間に
出来る・ 尚、本発明の実施例は0系から1系へのシステム切替え
について説明したが、この逆でもその効果にかわりがな
い、tた第1slIllにおいて、被制御系の装置とし
てシステム1系のものを選択するように全ての選択回路
5ELO〜8EL2Vrll−の選択信号5Kjp切替
えているが、個々の選択回路毎に選択信号の入力条件を
習えることKjJ)0系、l系のいずれでも選択可能と
1kTj、2系の被制御装置管組合(てシステム會再構
成することもできる。
Thus, the system reprocessing m of the present invention is based on the past failure layer @KL
fJi&% Resume from a reliable storage device can be done in a short time.Although the embodiment of the present invention has been described with respect to system switching from system 0 to system 1, the effect is the same even if the reverse is true. In the first slIll, the selection signal 5Kjp of all the selection circuits 5ELO to 8EL2Vrll- is switched so that the system 1 system is selected as the device of the controlled system, but you can learn the input conditions of the selection signal for each selection circuit. In other words, it is possible to select either the KjJ) 0 system or the I system, and it is also possible to reconfigure the system by combining the controlled device pipe combinations of the 1kTj and 2 systems.

また本実施例における障害状態表示レジスタへの書き込
みは制御装置CCφ0(CCφl)が保守用走査装置M
8C)Jl?読みとることにエフプログラム処IIKて
判定し、設定する場合で説明したが、主記憶装置や外部
配憶装置の障害検出信号線をワイヤードルシック的に引
込み障害状111%示レジスしヘセットする方法であっ
てもLい・以上説明したようK、本発明11CLれば障
害状態表示レジスタに記憶された配憶装置の状態に1り
最を確からしい記憶装置で且つプログラムのロデング時
間の短かい記憶装置からのシステム再開を可能とするの
で、従来のシステム再構成方法に比べ大巾にシステム立
上げ時間會節減でき、オンライン状謬への徨帰も早くな
り、システムの信頼性の錨持に%寄与するものであり、
その効果は大である。
In addition, in this embodiment, writing to the failure state display register is performed by the control device CCφ0 (CCφl) using the maintenance scanning device M.
8C) Jl? As explained in the case where the F program processing IIK is used to determine and set the reading, the fault detection signal line of the main storage device or external storage device is drawn in in a wire drastic manner, and the fault state is indicated at 111%. As explained above, the present invention 11CL is a storage device that is most likely to match the state of the storage device stored in the failure status display register and has a short program loading time. Since it is possible to restart the system from the start, compared to conventional system reconfiguration methods, the system start-up time can be greatly reduced, and the return to online status is faster, contributing to maintaining system reliability by 1%. and
The effect is great.

【図面の簡単な説明】 第111は二重化シ、ステム構成の一列として交換機シ
ステムの概略構成図、第2色灯第1IIの二1化した部
分の構成図、第3111t’!本発明の制御装置0系及
び1系の関係t−a−すゐ説明図、第4図は本発明のシ
ステム再開に係ゐ緊急制御回路の構成図、第5@は本発
明のシステム再開処理方式の構成図である。 CCφO,CCす1:制御装置、MMφ0.MM◆l:
主記憶装置、FMφO,FMすl:ファイルメモリ、C
MT:磁気記憶装置、FLT(す0、φl);障害状m
表示レジスタ、EMAC:カウンタ、5ELO〜8EL
2:選択回路、ANN1〜ANN5 ;判定回路、CM
P:比較回路。
[Brief Description of the Drawings] No. 111 is a duplex system, a schematic configuration diagram of an exchange system as one row of the system configuration, a configuration diagram of a doubled portion of the second color lamp No. 1II, and No. 3111t'! An explanatory diagram of the relationship between the 0 system and 1 system of the control device of the present invention, Figure 4 is a configuration diagram of an emergency control circuit related to system restart of the present invention, and Figure 5 shows the system restart process of the present invention. It is a block diagram of a method. CCφO, CCsu1: Control device, MMφ0. MM◆l:
Main memory, FMφO, FMsu: File memory, C
MT: Magnetic storage device, FLT (su0, φl); failure condition m
Display register, EMAC: counter, 5ELO to 8EL
2: Selection circuit, ANN1 to ANN5; Judgment circuit, CM
P: Comparison circuit.

Claims (1)

【特許請求の範囲】 制御装置と、被制御装置として主記憶装置および外S配
憶装置を含んで成る二重化システムにおいて前記被制御
m装置の陣書状Mt−表示する障害状m表示レジスタと
緊急w御回数を計数するカウンタ【各制御装置11c設
け、一つのシステム系から他のシステム系へ切替えてシ
ステム會再構成する際に、鋏他のシステ!系の制御装置
は、該障害状態表示レジスタ及びカウンタの値により微
制御系の記憶装置中量も信頼度の高い記憶装置を用いて
システム再開部S**行することを41111とするシ
ステム再開部1方式。
[Scope of Claims] In a redundant system comprising a control device and a main storage device and an external S storage device as controlled devices, there is provided a fault status m display register and an emergency w to display a group letter Mt of the controlled m device. [Each control device 11c is provided to count the number of times the system is switched. The system control device has a system restart section 41111 that uses a highly reliable storage device in the storage device of the fine control system according to the values of the failure status display register and counter. 1 method.
JP56103993A 1981-07-03 1981-07-03 System restarting system Pending JPS585858A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56103993A JPS585858A (en) 1981-07-03 1981-07-03 System restarting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56103993A JPS585858A (en) 1981-07-03 1981-07-03 System restarting system

Publications (1)

Publication Number Publication Date
JPS585858A true JPS585858A (en) 1983-01-13

Family

ID=14368815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56103993A Pending JPS585858A (en) 1981-07-03 1981-07-03 System restarting system

Country Status (1)

Country Link
JP (1) JPS585858A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61141768A (en) * 1984-12-14 1986-06-28 Shigeyoshi Nishiyama Coating agent for bonding thin-coated mortar and method for using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61141768A (en) * 1984-12-14 1986-06-28 Shigeyoshi Nishiyama Coating agent for bonding thin-coated mortar and method for using the same
JPS6328940B2 (en) * 1984-12-14 1988-06-10 Nishama Sakan Kogyo Kk

Similar Documents

Publication Publication Date Title
CN106375114B (en) A kind of hot plug fault restoration methods and distributed apparatus
US4633384A (en) Sequence abnormality check system in programmable controller
JPS585858A (en) System restarting system
JPH10105422A (en) Control circuit of protecting device
JP3157759B2 (en) Hot-swap detection
JPS62281781A (en) Monitoring method for accident information
JP2834083B2 (en) Data disk array device
JPS61813A (en) Deciding system for faulty area of sequence controller
JPH0432343A (en) System file fault detection system
JP2635777B2 (en) Programmable controller
JPS62284440A (en) Software resource maintenance system for terminal equipment
JPH04184551A (en) Data restoring system for electronic disk device
JP3169488B2 (en) Communication control device
JPH08110877A (en) Rom contents copy system
JPS63317802A (en) Building control system
JPH03282697A (en) Automatic fault return type pos system
JPS6077252A (en) Input/output control device
JPS62102335A (en) Fault recovery device
JPS6172496A (en) System resuming system of duplex information processor
JPH0522408A (en) Exchange system maintenance system
JPH01133146A (en) Terminal equipment
JPH04322349A (en) Method and device for revision history recognition of input/output control card
JPH01305410A (en) Programmable controller
JPH0240725A (en) Fault processor for terminal equipment
JPH047765A (en) Data reading device for e2prom