JPS5856594A - 選択信号受信方式 - Google Patents
選択信号受信方式Info
- Publication number
- JPS5856594A JPS5856594A JP15499581A JP15499581A JPS5856594A JP S5856594 A JPS5856594 A JP S5856594A JP 15499581 A JP15499581 A JP 15499581A JP 15499581 A JP15499581 A JP 15499581A JP S5856594 A JPS5856594 A JP S5856594A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- selection signal
- time
- cpu
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/30—Signalling arrangements; Manipulation of signalling currents
- H04Q1/39—Signalling arrangements; Manipulation of signalling currents using coded pulse groups
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
杢・運用は時分、９：１逍ｄ占鮎スイツチｉｑに接続さ
ね、た端末装置像における入回線に対する直流パルス信
号受信方式に係り、侍に時分ル１」父侠機ｅこおけるア
ナログ同情や加入者１ｏ１ ［からのダイヤルパルス形
式の選択信号受信方式に関するものである。
ね、た端末装置像における入回線に対する直流パルス信
号受信方式に係り、侍に時分ル１」父侠機ｅこおけるア
ナログ同情や加入者１ｏ１ ［からのダイヤルパルス形
式の選択信号受信方式に関するものである。
、時分割交換機は通常、直流１８号送出及び受信の機能
を有していない。そのためダイヤパルス等の直流パルス
＋、４号全速出あるいは受信する場合は、時分割交換機
の時分割通話路スイッチ網と出回線あるいは入回輛Ｊと
の間に接続はれる端末装置が、かかる機能を分担する。
を有していない。そのためダイヤパルス等の直流パルス
＋、４号全速出あるいは受信する場合は、時分割交換機
の時分割通話路スイッチ網と出回線あるいは入回輛Ｊと
の間に接続はれる端末装置が、かかる機能を分担する。
このような端本装置としては代表的には出トランクや入
トランクであり、特に、本発明にかかる噛末技偕として
入トランクにおける選択信号受信方式力式に関し、以下
説明する。
トランクであり、特に、本発明にかかる噛末技偕として
入トランクにおける選択信号受信方式力式に関し、以下
説明する。
・君１図は時分ミ１」スイッチ網とこれに接続されたア
ナログ回線用人トランク、すなわちＩＣＴとの間におけ
る一般的な中継方式を示している。同図において、１は
時分＾１］スイッチ網（ＴＤＳＷ）、２は交換網インタ
フェースコント【〕−ラ（ＳＷＩＮＦＣ）、３は入トラ
ンク（ＩＣＴ）、４は中火処理装置ｆ（ＣＰＵ）であっ
て、ＴＤＳＷＩＫ、接続された受イｎノ・イウエト５お
よび送信ハイウェイ６は、ＴＤｓｗｌの外部に設けられ
九５ＷＺＮＦＣ２のマルチプレクサ（ＭＰＸ）２１およ
びデマルチプレクサ（ＤＭＰＸ）２２を介して、個々の
タイムスロットに対応する通話路に分配されるように構
成されている。なお５ＷＩＮＦＣ２ｔ；ｔ、ｍ１ｌｌｌ
ｌｌ成上ＴＤｓＷ２ ノ内１ｆｌＫ併ｅされる場合もあ
るが、考え万は同じである。
ナログ回線用人トランク、すなわちＩＣＴとの間におけ
る一般的な中継方式を示している。同図において、１は
時分＾１］スイッチ網（ＴＤＳＷ）、２は交換網インタ
フェースコント【〕−ラ（ＳＷＩＮＦＣ）、３は入トラ
ンク（ＩＣＴ）、４は中火処理装置ｆ（ＣＰＵ）であっ
て、ＴＤＳＷＩＫ、接続された受イｎノ・イウエト５お
よび送信ハイウェイ６は、ＴＤｓｗｌの外部に設けられ
九５ＷＺＮＦＣ２のマルチプレクサ（ＭＰＸ）２１およ
びデマルチプレクサ（ＤＭＰＸ）２２を介して、個々の
タイムスロットに対応する通話路に分配されるように構
成されている。なお５ＷＩＮＦＣ２ｔ；ｔ、ｍ１ｌｌｌ
ｌｌ成上ＴＤｓＷ２ ノ内１ｆｌＫ併ｅされる場合もあ
るが、考え万は同じである。
第２図は時分割通話路上におけるデータ構成を説明して
いる。同図において＜１１）はフレーム＃ｌ成を示して
いる。ａはマルチフレームであって、ν１］えげ１６個
の７レームＦ’Ｏ−Ｆ、１５がら構成されている。ｂは
フレーム全示し、例えば３２個のタイＡス０ットＴＯ−
Ｔ３１によって構成さ扛ている。
いる。同図において＜１１）はフレーム＃ｌ成を示して
いる。ａはマルチフレームであって、ν１］えげ１６個
の７レームＦ’Ｏ−Ｆ、１５がら構成されている。ｂは
フレーム全示し、例えば３２個のタイＡス０ットＴＯ−
Ｔ３１によって構成さ扛ている。
Ｃはタイムスロットを示し、例えば８個の情報ピッ）ｂ
ｌ〜ｂ８によって檎ＩＪｖ、されている。ｄは情報ビッ
トを示している。
ｌ〜ｂ８によって檎ＩＪｖ、されている。ｄは情報ビッ
トを示している。
第１図において、ＣＰＵ４とＩＴＣ３との間の）＠量情
報や制御１百号のやりとりは、ハイウェイ上の特定のタ
イムスロットを使用して行われる。例えば第２図（ａ）
において、通話用として３ｏチヤネネルを使用し、・５
４号として２チヤネルを使用するように＜ｌ’ｔ ’ｘ
ｌされている場合、１１号用タイムスロットのみに右目
すると、マルチフレームを単位として１群のデータを構
成することができるので、これをＩＣＴ３における回線
対応に分割して割当てることによって、Ｃ１−’Ｕ４と
ＩＣＴ３との間の情報転送を行うことができる。第２図
において（ｂ）は各チャネルに対する情報ビットの割当
全示し、各フレームＦＯ〜ｔ”１５におケル！定タイム
スロットＴ１６における情報ビット６１〜６８が、それ
ぞれ２分ＢＩＪされてチャネルＡＯ−Ａ２９に割当てら
れることが示されている。
報や制御１百号のやりとりは、ハイウェイ上の特定のタ
イムスロットを使用して行われる。例えば第２図（ａ）
において、通話用として３ｏチヤネネルを使用し、・５
４号として２チヤネルを使用するように＜ｌ’ｔ ’ｘ
ｌされている場合、１１号用タイムスロットのみに右目
すると、マルチフレームを単位として１群のデータを構
成することができるので、これをＩＣＴ３における回線
対応に分割して割当てることによって、Ｃ１−’Ｕ４と
ＩＣＴ３との間の情報転送を行うことができる。第２図
において（ｂ）は各チャネルに対する情報ビットの割当
全示し、各フレームＦＯ〜ｔ”１５におケル！定タイム
スロットＴ１６における情報ビット６１〜６８が、それ
ぞれ２分ＢＩＪされてチャネルＡＯ−Ａ２９に割当てら
れることが示されている。
ＣＰＵ４からｌＣ：Ｔ３ｉ／Ｃ対−ｒる＜ａ号は、ＴＤ
ｓｗｌ内に設けられた送出信号メモリ（ＳＳＭ）１１に
書込まれ、タイムスロッ） （ＴＳＷ）１１介して送信
ハイウェイ６の対重ｒ５、する信号用タイムスロットに
挿入されてＩ ＣＴ ３ ｉ”：転送される。）ｌにＩ
ＣＴ３ｉ、らＣＰＵ４Ｖｃ対すル望号は、ＩＣＴ３およ
び５ＷＩＮＦＣ２の１御により受信ハイウェイ５の信号
用タイムスロットに９入され、ＴＤｓｗｌ内のタイムス
イッチ（ＴＳＷ）１３全づｒして受信信号メモリ（Ｒ８
Ｍ） １４に格納された後、ＣＰＵ４へ転送される。
ｓｗｌ内に設けられた送出信号メモリ（ＳＳＭ）１１に
書込まれ、タイムスロッ） （ＴＳＷ）１１介して送信
ハイウェイ６の対重ｒ５、する信号用タイムスロットに
挿入されてＩ ＣＴ ３ ｉ”：転送される。）ｌにＩ
ＣＴ３ｉ、らＣＰＵ４Ｖｃ対すル望号は、ＩＣＴ３およ
び５ＷＩＮＦＣ２の１御により受信ハイウェイ５の信号
用タイムスロットに９入され、ＴＤｓｗｌ内のタイムス
イッチ（ＴＳＷ）１３全づｒして受信信号メモリ（Ｒ８
Ｍ） １４に格納された後、ＣＰＵ４へ転送される。
従来、ＩＣＴ３から選択信号パルスを受信する場合にお
けるＩＣＴ３とＴＤＳＷ １との間における選択信号信
号の中継は、アナログ回線からの着信接続においては着
信起動信号をオン（ＯＮ）させた後に起ａ信号と同一の
ＩＪ−ｊ’をオン／オフ（ＯＮｌｏ Ｆ Ｆ ）させて
選択信号パルスが倒来するため、信号用タイムスロット
内の同線対応部信号ビットのうち１ビツトのみを用いて
、受信リレーＲの動作に追随した信号パルスを転送して
いた。
けるＩＣＴ３とＴＤＳＷ １との間における選択信号信
号の中継は、アナログ回線からの着信接続においては着
信起動信号をオン（ＯＮ）させた後に起ａ信号と同一の
ＩＪ−ｊ’をオン／オフ（ＯＮｌｏ Ｆ Ｆ ）させて
選択信号パルスが倒来するため、信号用タイムスロット
内の同線対応部信号ビットのうち１ビツトのみを用いて
、受信リレーＲの動作に追随した信号パルスを転送して
いた。
第３図はその従来の選択信号ン侶方式の説明図である。
図において、（ａ）は人トランクＩ’ＣＴの構成例を示
し、（ｂ）は選択信号受信時におけるパルス計数のタイ
ムチャニドを示している。第３図の（ａ）図において、
ＩＣＴけ回線対応部Ｔと共通部Ｃに機能分割されコープ
イックＣ０ＤＥＣは、送信ハイウェイおよび受信ハイウ
ェイと回倒に対して接続している。他のり換機等からイ
Ｔ化があると、まずリレーＲが一４ＴＪ作し、その接点
により肩慣起動１ｄ号ＳＴをパラレル／シリアル変換回
りにより受け、イ汀号甲タイムスロ・トを祇すゲート信
号をパラレル／シリアル変換ｌｊ路Ｐ／Ｓへ入力するこ
とにより、・プ信ハイウェイの信号用タイムスロットに
ｓ１イ起動がちったことを示す変化＋ｒｔ報として乗せ
られる。
し、（ｂ）は選択信号受信時におけるパルス計数のタイ
ムチャニドを示している。第３図の（ａ）図において、
ＩＣＴけ回線対応部Ｔと共通部Ｃに機能分割されコープ
イックＣ０ＤＥＣは、送信ハイウェイおよび受信ハイウ
ェイと回倒に対して接続している。他のり換機等からイ
Ｔ化があると、まずリレーＲが一４ＴＪ作し、その接点
により肩慣起動１ｄ号ＳＴをパラレル／シリアル変換回
りにより受け、イ汀号甲タイムスロ・トを祇すゲート信
号をパラレル／シリアル変換ｌｊ路Ｐ／Ｓへ入力するこ
とにより、・プ信ハイウェイの信号用タイムスロットに
ｓ１イ起動がちったことを示す変化＋ｒｔ報として乗せ
られる。
この変化Ｔｉ“イ報を受信ハイウェイを経て中央処畦装
置ＣＰＵが検出すると、送信ハイウェイにおける回線対
応のタイムスロットに応答情＠を乗せて１５号用タイム
スロットを示すゲー、、）：＠−Ｑおよびクロック信号
とともにシリアル／パラレル変換回路Ｓ／Ｐに入力し、
ｌｅ、移用リレーＳを駆動し着信１ｕ巌の４ｉｆ 士１
ＩＩｉへ接点Ｓをオン（ＯＮ）することにより応答信号
を送出する。その埃一定の時間（プレボーズ）をとった
のち送られてくる湯沢・を号は起動待と同様にリレーＲ
のオン／オフ（ＯＮｌｏＦＦ ）動作により接点ｒのメ
ーク／ブレーク（オン／オフ）により１ご号パルスとし
て夛咄される。
置ＣＰＵが検出すると、送信ハイウェイにおける回線対
応のタイムスロットに応答情＠を乗せて１５号用タイム
スロットを示すゲー、、）：＠−Ｑおよびクロック信号
とともにシリアル／パラレル変換回路Ｓ／Ｐに入力し、
ｌｅ、移用リレーＳを駆動し着信１ｕ巌の４ｉｆ 士１
ＩＩｉへ接点Ｓをオン（ＯＮ）することにより応答信号
を送出する。その埃一定の時間（プレボーズ）をとった
のち送られてくる湯沢・を号は起動待と同様にリレーＲ
のオン／オフ（ＯＮｌｏＦＦ ）動作により接点ｒのメ
ーク／ブレーク（オン／オフ）により１ご号パルスとし
て夛咄される。
上述の、１ｆｌ択罰号パルス受化ｄ第３図の（ｂ）図に
示す様に、中火処理値−ＣＰＵが周ルｊの長いタイミミ
ンクＴ１にてＳＴ信号ビダトを走査し、回線からのｌｉ
ｖ信起動を検出した後、選択信号パルスを検出ｏＴ能と
する短い周期Ｔ、にて該ＳＴ信号ビダトを走査し、選択
信号パルス（第１桁・・・・・・第２桁・・・）を受信
していた。また信号パルスの途切れを検出して桁間（ポ
ーズ）の識別を行なう必要があった。
示す様に、中火処理値−ＣＰＵが周ルｊの長いタイミミ
ンクＴ１にてＳＴ信号ビダトを走査し、回線からのｌｉ
ｖ信起動を検出した後、選択信号パルスを検出ｏＴ能と
する短い周期Ｔ、にて該ＳＴ信号ビダトを走査し、選択
信号パルス（第１桁・・・・・・第２桁・・・）を受信
していた。また信号パルスの途切れを検出して桁間（ポ
ーズ）の識別を行なう必要があった。
これらの制御は回線対応に行なう必要があり、回線数が
多いと中央制御装置ＣＰＵへ与える負荷は入となり、処
理能力を低下させることに奄なる。
多いと中央制御装置ＣＰＵへ与える負荷は入となり、処
理能力を低下させることに奄なる。
本発明の目的は、かかる問題点を解決するためにＩＣＴ
Ｋ信号パルスカウント機能を付加し、パルス受信のため
のＣＰＵの負荷を減少させ、交換動作全般に対する処理
ｉじ力河上を図ることにある。
Ｋ信号パルスカウント機能を付加し、パルス受信のため
のＣＰＵの負荷を減少させ、交換動作全般に対する処理
ｉじ力河上を図ることにある。
上記目的を達成するために、本発明は、時分割父換機の
時分割スイッチ網に時分割通話路上のすくなくとも１つ
のタイムクロ・トを経由して接続され、入餉：用線から
の直流断続パルスからなる選択信号パルスを受信する端
末装置と中央制御装置との間で受信選択１ｊ号情報を転
送する選択信号受信方式において、６）Ｊ記端末装置に
選択信号パルスの計数手段と、計数された選！Ｒ信号を
コード化して記憶する手段とを設け、前日己中央制御装
置は前記時分割通話路上の他のタイムクロ、）を使用し
前記端末装置でコード化された受信選択信号情報の転送
指示を出すことにより前記端末装置が入回線より受信し
た選択信号パルスをコード化して転送することを特徴と
する。
時分割スイッチ網に時分割通話路上のすくなくとも１つ
のタイムクロ・トを経由して接続され、入餉：用線から
の直流断続パルスからなる選択信号パルスを受信する端
末装置と中央制御装置との間で受信選択１ｊ号情報を転
送する選択信号受信方式において、６）Ｊ記端末装置に
選択信号パルスの計数手段と、計数された選！Ｒ信号を
コード化して記憶する手段とを設け、前日己中央制御装
置は前記時分割通話路上の他のタイムクロ、）を使用し
前記端末装置でコード化された受信選択信号情報の転送
指示を出すことにより前記端末装置が入回線より受信し
た選択信号パルスをコード化して転送することを特徴と
する。
以下本発明を実施例を用いて詳細に説明する。
第４図は本発明の選択信号受信方式の一実施例を示、、
ｔ、、（ａ）図は本発明における入トランクＩＣＴの構
成図、（ｂ）図はＩＣＴと中火処理装ｆｌｔｃＰＵとの
間における制御７−ケンスを示すタイムチャートである
。
ｔ、、（ａ）図は本発明における入トランクＩＣＴの構
成図、（ｂ）図はＩＣＴと中火処理装ｆｌｔｃＰＵとの
間における制御７−ケンスを示すタイムチャートである
。
第４図に示された実施例においては制御用タイムスロッ
トを２１１ｆＩＩｋ用し、一方（φ１）を５１ｆ信起動
検出用として使用するとともに、他方（す２）をコード
化された選択信号受信情報の転送用として使用する。選
択信号愛情情報のビ、）数はノ（イナリコードでおれば
回、１り当９４ビットでよく、従って第２図に示された
フレーム構成の場合、１タイムスロダトで３０チャネル
分の情報を転送できる。
トを２１１ｆＩＩｋ用し、一方（φ１）を５１ｆ信起動
検出用として使用するとともに、他方（す２）をコード
化された選択信号受信情報の転送用として使用する。選
択信号愛情情報のビ、）数はノ（イナリコードでおれば
回、１り当９４ビットでよく、従って第２図に示された
フレーム構成の場合、１タイムスロダトで３０チャネル
分の情報を転送できる。
第４図の（ｊＬ）図において、第３図の（＆）図におけ
ると岡じ部分は同じ番号で示されており、その動作もま
た同様である。ＣＮＴはカウンタ、ＲＧはレジスタ（本
実施例では４ビ雫ト）、ＰＡＵＳＥ−Ｄ舒はポーズ識別
回線、５Ｔ−ＤＥＴは起動識別回路、Ｐ／Ｓ１．２はパ
ラレル／シリアル変換回路、Ｓ／Ｐはシリアル／パラレ
ル変換回路である。第４図の（ｂ）図は蕩）図の各信号
に対応し、（１）はリレーＲに追随し九接点ｒのオン／
オフの出力信号、（２）は５Ｔ−ＤＥＴで検出した起動
信号、（３）はカウンタＣＮＴ出力信号、（４）はカウ
ンタクリア信号、（５）はポーズ識別信号、（６）はレ
ジスタリセット信号、（７）はストローブＳ ’ｒ Ｂ
信号、（８）はレジスタＲ，Ｇの出力信号、（９）は
確認応答ＡＣＫ信号を示す。以下、第４図の（ａ）図、
（ｂ）図により説明する。ＩＣＴは起動信号をリレーＲ
で受けると、その接点ｒがオン（ＯＮ ）となり、まず
起動識別回路５Ｔ−ＤＥＴにて着信起動全判定し、パラ
レル／シリアル変換回路Ｐ／Ｓ１にセットするとともに
ポーズ識別回路ＰＡＵＳＥＤＥＴは選択信号パルス受信
カウンタＣＮＴをクリアする。この層信起′ｌ１ｔｂ信
号（変化情報）は制御用タイムスロットナ１のゲート信
号およびクロック信号をパラレル／シリアル変換回路Ｐ
／Ｓ １人力することにより受倍ノ１イウエイ（ＨＷ）
へ乗せられる。カウンタＣＮＴはリレーＲにて引続いて
受信する選択信号パルスを計数する。一連のノ（ルス受
信によりポーズ識別回路ＰＡＵＳＥ−ＤＥＴは遅延タイ
ミング経過後、桁間のポーズを判定してカウンタＣＮＴ
から出力されるコード化された値をレジスタＲＧにセッ
トする。それと同時にレジスタＲＧにセットされた選択
信号の情報Ｎ６〜Ｎ。
ると岡じ部分は同じ番号で示されており、その動作もま
た同様である。ＣＮＴはカウンタ、ＲＧはレジスタ（本
実施例では４ビ雫ト）、ＰＡＵＳＥ−Ｄ舒はポーズ識別
回線、５Ｔ−ＤＥＴは起動識別回路、Ｐ／Ｓ１．２はパ
ラレル／シリアル変換回路、Ｓ／Ｐはシリアル／パラレ
ル変換回路である。第４図の（ｂ）図は蕩）図の各信号
に対応し、（１）はリレーＲに追随し九接点ｒのオン／
オフの出力信号、（２）は５Ｔ−ＤＥＴで検出した起動
信号、（３）はカウンタＣＮＴ出力信号、（４）はカウ
ンタクリア信号、（５）はポーズ識別信号、（６）はレ
ジスタリセット信号、（７）はストローブＳ ’ｒ Ｂ
信号、（８）はレジスタＲ，Ｇの出力信号、（９）は
確認応答ＡＣＫ信号を示す。以下、第４図の（ａ）図、
（ｂ）図により説明する。ＩＣＴは起動信号をリレーＲ
で受けると、その接点ｒがオン（ＯＮ ）となり、まず
起動識別回路５Ｔ−ＤＥＴにて着信起動全判定し、パラ
レル／シリアル変換回路Ｐ／Ｓ１にセットするとともに
ポーズ識別回路ＰＡＵＳＥＤＥＴは選択信号パルス受信
カウンタＣＮＴをクリアする。この層信起′ｌ１ｔｂ信
号（変化情報）は制御用タイムスロットナ１のゲート信
号およびクロック信号をパラレル／シリアル変換回路Ｐ
／Ｓ １人力することにより受倍ノ１イウエイ（ＨＷ）
へ乗せられる。カウンタＣＮＴはリレーＲにて引続いて
受信する選択信号パルスを計数する。一連のノ（ルス受
信によりポーズ識別回路ＰＡＵＳＥ−ＤＥＴは遅延タイ
ミング経過後、桁間のポーズを判定してカウンタＣＮＴ
から出力されるコード化された値をレジスタＲＧにセッ
トする。それと同時にレジスタＲＧにセットされた選択
信号の情報Ｎ６〜Ｎ。
（４ビー、 ）でコード化された数字を示す）のストロ
ーブ信号ＳＴＢをパランＡ／ ／シリアル変換回路ｐ／
８１を介してＣＰＵへ透出する。
ーブ信号ＳＴＢをパランＡ／ ／シリアル変換回路ｐ／
８１を介してＣＰＵへ透出する。
一方ＣＰＵは制Ｕ用タイムスロットナｌゲート信号およ
びクロ・り信号により桁間ポーズの時間間隔に入る程度
のタイミングＴ、にて起動（１！牲ＳＴを走・龍し、着
ｉＭ起妨を識別すると制御［目タイムスロヅトナ２のゲ
ート信号で引続き同一のタイミングでストローブ信号Ｓ
ＴＢ：１３−よび選択信号の情報Ｎ０〜Ｎ、を走査して
選択信号を受信する。ＣＰＵは１桁の受信蓄積を終える
と、確認信号ＡＣＫｔ−制御用タイムスロットφ１のゲ
ート信号、クロックによりＩＣＴへ返送する。この確認
信号ＡＣＫにより、ＩＣＴは再びカウンタＣＮＴをクリ
アース）１−−ブ信号を停止（クリア）して次の桁を受
信する。後陣、最終桁までと述の処理が繰返される。
びクロ・り信号により桁間ポーズの時間間隔に入る程度
のタイミングＴ、にて起動（１！牲ＳＴを走・龍し、着
ｉＭ起妨を識別すると制御［目タイムスロヅトナ２のゲ
ート信号で引続き同一のタイミングでストローブ信号Ｓ
ＴＢ：１３−よび選択信号の情報Ｎ０〜Ｎ、を走査して
選択信号を受信する。ＣＰＵは１桁の受信蓄積を終える
と、確認信号ＡＣＫｔ−制御用タイムスロットφ１のゲ
ート信号、クロックによりＩＣＴへ返送する。この確認
信号ＡＣＫにより、ＩＣＴは再びカウンタＣＮＴをクリ
アース）１−−ブ信号を停止（クリア）して次の桁を受
信する。後陣、最終桁までと述の処理が繰返される。
以上説明したように、本発明によれば、入トランクＩＣ
Ｔ内で選択信号パルス受信により受信数をコード化して
処理装置へ、送出するため、処理装置ＣＰＵは入回線単
位の選択信号パルスに追随可能な短かいタイミングで制
御を行なう必要はなく、比較的長い桁間ボーズの時間間
隔にもとすいてタイ（ング制御を行なうことにより処理
負荷が大幅に軽減され、システム全体の処理効率が向上
する。
Ｔ内で選択信号パルス受信により受信数をコード化して
処理装置へ、送出するため、処理装置ＣＰＵは入回線単
位の選択信号パルスに追随可能な短かいタイミングで制
御を行なう必要はなく、比較的長い桁間ボーズの時間間
隔にもとすいてタイ（ング制御を行なうことにより処理
負荷が大幅に軽減され、システム全体の処理効率が向上
する。
本発明において、更には、第４図（ａ）図に示した１Ｍ
線で囲われた選択信号ノくルス受信からコード化する部
分ｔ１−雫プマイクロブロセ雫す化することにより回路
実装における経隣化及びコンパクト化が図られる。また
桁毎に転送するのでなく、全桁数分受信してＣＰＵへ転
送するようにすれば、さらにＣＰＵの負荷が軽減できる
。本方式はＩＣＴの実施他で説明したが、トランク装置
に限らず、加入者回路への適用もでき、本発明の実用上
の効果は頗る犬である。
線で囲われた選択信号ノくルス受信からコード化する部
分ｔ１−雫プマイクロブロセ雫す化することにより回路
実装における経隣化及びコンパクト化が図られる。また
桁毎に転送するのでなく、全桁数分受信してＣＰＵへ転
送するようにすれば、さらにＣＰＵの負荷が軽減できる
。本方式はＩＣＴの実施他で説明したが、トランク装置
に限らず、加入者回路への適用もでき、本発明の実用上
の効果は頗る犬である。
第１図は時分割スイッチ網における一般的な中継方式を
示す図、第２図（＆）図Ｉｌｉ時分割通話路上における
データ構成図、（ｂ）図は選択信号のデータ例を示す図
、第３図は従来の選択イキ号受信方式の説明図で、（ａ
）図は入トランクＩＣＴの構成図、（ｂ）図は選択信号
受信パルスのｉｔ数のタイムチャート、第４図は本発明
の選択信号受信方式の一実施例を示し、（１）図は本発
明の入トランクＩＣＴにおける構成図、（ｂ）図はＩＣ
Ｔにおける制御シーケンスを示すタイムチャートである
。 ｌ・・・・・・時分割スイッチ網（ＴＤＳＷ）、２・・
・・・・交換網インタフェースコントローラ）（ＳＷＩ
ＮＦＣ）、３・・・・・・出トランク（ＯＣＴ）、４・
・・・・・中央処理装置（ＣＦ’ｔＪ）、５・・・・−
を憔ノ・イウヱイ、６・・・・・セ信Ｉ・イウエイ、１
１・・・・・・送出信号メモリ（ＳＳＭ）、１２．１３
・・−タイムスイダチ（ＴＳＷ）、１４・・・・・・ス
ペーススイ啼チ（ｓｓｗ）、２１・・・・・・マルチブ
レフサ（ＭＰＸ）、２２・・・・・・デマルチプレクサ
（ＤＭＰＸ）、Ｃ０ＤＥＣ−コーデック、ＣＮＴ・・・
・・・カウンタ、ＲＧ・・・・・・レジスタ、ＰＡＵＳ
Ｅ−Ｄ師−＝−・ポース識別回路、５Ｔ−ＤＥＴ・・・
・・・起動識別回路、ｐ／ｓ １ 、２・・・・−・７
′：ラレル／シリアル変換回路、Ｓ／Ｐ・・・・・・シ
リアル／バラノル変換回路。 ４８６
示す図、第２図（＆）図Ｉｌｉ時分割通話路上における
データ構成図、（ｂ）図は選択信号のデータ例を示す図
、第３図は従来の選択イキ号受信方式の説明図で、（ａ
）図は入トランクＩＣＴの構成図、（ｂ）図は選択信号
受信パルスのｉｔ数のタイムチャート、第４図は本発明
の選択信号受信方式の一実施例を示し、（１）図は本発
明の入トランクＩＣＴにおける構成図、（ｂ）図はＩＣ
Ｔにおける制御シーケンスを示すタイムチャートである
。 ｌ・・・・・・時分割スイッチ網（ＴＤＳＷ）、２・・
・・・・交換網インタフェースコントローラ）（ＳＷＩ
ＮＦＣ）、３・・・・・・出トランク（ＯＣＴ）、４・
・・・・・中央処理装置（ＣＦ’ｔＪ）、５・・・・−
を憔ノ・イウヱイ、６・・・・・セ信Ｉ・イウエイ、１
１・・・・・・送出信号メモリ（ＳＳＭ）、１２．１３
・・−タイムスイダチ（ＴＳＷ）、１４・・・・・・ス
ペーススイ啼チ（ｓｓｗ）、２１・・・・・・マルチブ
レフサ（ＭＰＸ）、２２・・・・・・デマルチプレクサ
（ＤＭＰＸ）、Ｃ０ＤＥＣ−コーデック、ＣＮＴ・・・
・・・カウンタ、ＲＧ・・・・・・レジスタ、ＰＡＵＳ
Ｅ−Ｄ師−＝−・ポース識別回路、５Ｔ−ＤＥＴ・・・
・・・起動識別回路、ｐ／ｓ １ 、２・・・・−・７
′：ラレル／シリアル変換回路、Ｓ／Ｐ・・・・・・シ
リアル／バラノル変換回路。 ４８６
Claims (1)
- 時分割交換機の時分割スイッチ網に時分割通話路上のす
くなくとも１つのタイムスロットを経由して接続され、
入側回線からの直流断続パルスからなる選択信号パルス
を受傷する端末装置と中央制御装置との間で受信選択信
号情＠を転送する選択イぎ号受信方式において、前記へ
末技ｗに選択信崎パルスの計数手段と、計数された選択
信号をコード化してｔ（ツ憶する手段とを秋け、前、ｌ
ｉ［１中央ｉ′ｌ１ｌＩ＃ＶｅＩＭ′は前記時分割通話
路上の他のタイムスロットを使用し、ＡＩ＋記端木装置
でコード化された受信選択信号情報の転送指示を出すこ
とにより、前記端末装置が入回線より受傷した選択機外
パルスをコード化して転送することをＷ＊とする朝択悟
号受哨方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15499581A JPS5856594A (ja) | 1981-09-30 | 1981-09-30 | 選択信号受信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15499581A JPS5856594A (ja) | 1981-09-30 | 1981-09-30 | 選択信号受信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5856594A true JPS5856594A (ja) | 1983-04-04 |
Family
ID=15596401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15499581A Pending JPS5856594A (ja) | 1981-09-30 | 1981-09-30 | 選択信号受信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856594A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0455600A (ja) * | 1990-06-26 | 1992-02-24 | Asahi Chem Ind Co Ltd | ボルト固着用無機カプセル |
| JPH0476200A (ja) * | 1990-07-19 | 1992-03-10 | Asahi Chem Ind Co Ltd | ボルト固着用無機カートリッジ |
-
1981
- 1981-09-30 JP JP15499581A patent/JPS5856594A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0455600A (ja) * | 1990-06-26 | 1992-02-24 | Asahi Chem Ind Co Ltd | ボルト固着用無機カプセル |
| JPH0476200A (ja) * | 1990-07-19 | 1992-03-10 | Asahi Chem Ind Co Ltd | ボルト固着用無機カートリッジ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850000657B1 (ko) | 시분할 교환시스템의 제어정보 통신장치 | |
| US3997727A (en) | Time division multiplexed digital switching apparatus | |
| US3935396A (en) | Key telephone system using time division and space division control | |
| US4615028A (en) | Switching system with separate supervisory links | |
| JPS648957B2 (ja) | ||
| EP0135342B1 (en) | Exchange system | |
| KR850000656B1 (ko) | 통신 교환 시스템 | |
| JPS61502090A (ja) | 分散形パケット交換装置 | |
| JPS60501681A (ja) | 時分割交換システム用制御情報通信装置 | |
| US4007334A (en) | Time division digital local telephone office with telemetering line unit | |
| CA1103340A (en) | Time division telecommunications system | |
| US4178479A (en) | Communication processor apparatus for use in a TDM switching system | |
| US3899642A (en) | Method of distributing tone and alerting signals in a TDM communication system | |
| US4520235A (en) | Electronic key telephone system | |
| JPS59501438A (ja) | 時分割交換方式のための制御情報通信装置 | |
| EP0331838B2 (en) | Digital key telephone system | |
| US4839888A (en) | Digital time-division multiplex switch-based telephone subscriber connection system | |
| JPS5856594A (ja) | 選択信号受信方式 | |
| US3395254A (en) | Pcm time division communication system conference circuit | |
| US4597075A (en) | Modular switching network for telecommunication system | |
| US4161630A (en) | Circuit arrangement for use in telephone systems | |
| US3819869A (en) | Line concentrator for telephone exchange | |
| KR910002623B1 (ko) | 키폰전화기를 사용하는 사설교환기에서 국선통화중 복합주파수 송신방법 | |
| SU1319302A1 (ru) | Устройство дл коммутации дискретных сообщений | |
| SU949831A1 (ru) | Многоканальное устройство дл передачи и приема дискретной информации |