JPS5856523A

JPS5856523A - Phase shifter

Info

Publication number: JPS5856523A
Application number: JP15398081A
Authority: JP
Inventors: Noriyuki Yamashita; 紀之山下
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1981-09-30
Filing date: 1981-09-30
Publication date: 1983-04-04

Abstract

PURPOSE:To obtain a phase shifter suitable for circuit integration, without using a timing capacitor, by forming the phase shift circuit with transistors(TRs) or the like. CONSTITUTION:TRs T1, T2 from a differential amplifier of emitter coupling and a Schmitt circuit 1 is constituted by providing a positive feedback path at a base point F of the T2 from a collector point D of the T1 via a TRT3 and diodes D1, D2. TRsT4-T7 constitute a current distributing circuit 2 controlled with a control terminal Vc and TRsT8, T9 form a differential amplifier to constitute an output circuit 3 forming an output waveform. The phase shifter consists of the said Schmitt circuit 1, the current distributing circuit 2 and the output circuit 3, which are formed with TRs only, and since no timing capacitor is used, this circuitry is most suited for circuit integration.

Description

【発明の詳細な説明】この発明は、制御電圧によって信号波形を移相すること
ができる移相ｇｈＫ関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a phase shifting ghK capable of phase shifting a signal waveform by a control voltage.

従来の移相器は通常ＣＲの時定数回路を利用し、その充
放電電流を制御することによって移相量ｔ１１！Ｉして
いた。Conventional phase shifters usually utilize a CR time constant circuit and control the charging/discharging current to adjust the phase shift amount t11! I was doing it.

例えば、第１図はエミッタ結合盤の移相器を示すもので
、この回路はトランジスタＱ、、Ｑ、のエミッタなタイ
ミングコンデンサＣで結合し、その放電電流をトランジ
スタＱ１−Ｑ倉で制御するものである。以下、この回路
の動作を簡単に説明する。For example, Figure 1 shows a phase shifter in an emitter-coupled circuit, in which the emitters of transistors Q, Q, are coupled by a timing capacitor C, and the discharge current is controlled by transistors Q1-Q. It is. The operation of this circuit will be briefly explained below.

第２図に示すように入力電圧としてＶ、なる波形の信号
をトランジスタＱｌ−Ｑ！のベース関に供給すると、重
。の時点でトランジスタＱ１がオン。As shown in FIG. 2, the input voltage is V, and a signal with a waveform of transistor Ql-Q! When feeding the base of Seki, it is heavy. At the point in time, transistor Q1 is turned on.

トランジスタＱ、がオフとなる。このときトランジスタ
Ｑ４＝Ｑｓはオン、トランジスタＱｓ−Ｑｙはオフとな
って（・るとする。（Ｑｓ　＝　Ｑｓ　−Ｑａは常時オ
ン）タイミングコンデンサＣの端子電圧であるＣ点の電
位Ｖ、は、Ｖ、＝２Ｖｏ　　３ＶＢ（Ｑａ、Ｑａ−Ｑｓ）”（１）
となる。（但し、■、１はトランジスタ。４ｅＱ＠慶Ｑ
９のペース・１１７２間電圧）一方、Ｂ点の電圧Ｖ、はトランジスタＱ＋１’介してｄ
Ｖ＝　　Ｉ　　の傾斜で降下しているが、トランｄｉ　
　　　　　Ｃジス、りＱ、のベース電圧ｙ　、ｌは、Ｖ１′＝　ｖ。Transistor Q is turned off. At this time, transistor Q4 = Qs is on, transistor Qs - Qy is off (. (Qs = Qs - Qa is always on), and the potential V at point C, which is the terminal voltage of timing capacitor C, is V, = 2Vo 3VB (Qa, Qa-Qs)” (1)
becomes. (However, ■, 1 is a transistor. 4eQ @ KeiQ
On the other hand, the voltage V at point B is d via the transistor Q+1'
It is descending with an inclination of V = I, but the tran di
The base voltage y, l of C and Q is V1'=v.

　２　Ｖ＊ｍ　（Ｑｓ　−Ｑａ　）となっているので、
Ｂ点の電圧Ｖ、がｖ、＝ｖ、’−ｖ□（Ｑｓ）＝　Ｖ、　−ａ　Ｖ、。2 V*m (Qs - Qa), so
The voltage V at point B is v, = v,'-v□(Qs) = V, -a V,.

となる時点１．でトランジスタＱ、がオン和なり回路が
反転する。すなわち、このときはトランジスタＱｉ−Ｑ
ｙがオンになり、トランジスタＱ４＃Ｑ１１がオフとな
る。この時点でＢ点の電圧は、第（１１式と同じＶｍ＝２Ｖｏ　　３Ｖｍｍ（Ｑｓｐ　Ｑｉｙ　Ｑｓ）Ｋ
上昇し、０点の電圧ｖｃもこの電圧に上列する。The point in time when 1. Then, the transistor Q becomes on-sum and the circuit is inverted. That is, at this time, transistor Qi-Q
y is turned on and transistors Q4#Q11 are turned off. At this point, the voltage at point B is as follows (same as equation 11: Vm=2Vo 3Vmm(Qsp Qiy Qs)K
The voltage VC at the 0 point rises, and the voltage VC at the 0 point also ranks above this voltage.

時点ｔ、で入力電圧の波形ｖＡが反転すると、トランジ
スタＱ、がオフ、トランジスタＱｔがオンになり、その
ため０点の電圧ｖｅがトランジスタＱ！ｌ介してｄＶ＝
Ｉ　　の傾斜で下降する。When the waveform vA of the input voltage is inverted at time t, transistor Q is turned off and transistor Qt is turned on, so that the voltage ve at point 0 changes to transistor Q! dV=
Descend at a slope of I.

ｄｔ　　　　　Ｃ前述したと同様に、）ランジスタＱ４のベース電圧ｙ、
／はＶＣ’＝　ＶＯ−２ＶＢ（Ｑ？ｐ　　Ｑｓンとなって（
゛るので、０点の電圧ＶＣがＶｃ　＝　Ｖｃ’　　Ｌｍ
　（Ｑ４　）＝　ＶＯ−３Ｖ□ となる時点ｔ、で、再びこの回路は反転し、以稜同様な
動作を続番する０１−たがって、この回路は入力電圧の波形Ｖ、をτだけ
移相した出力の波形Ｖ、　Ｙ得ることができるものであ
る。移相■τは　τ＝　２ＣＶ　となるの工で電流源ＩＹ副制御ると移相１τを変化させることがで
きる。dt C As before,) base voltage y of transistor Q4,
/ becomes VC'= VO-2VB (Q?p Qsn (
Therefore, the voltage VC at the 0 point is Vc = Vc' Lm
At time t, when (Q4) = VO-3V□, this circuit is inverted again and the same operation continues. Therefore, this circuit shifts the input voltage waveform V by τ. It is possible to obtain matched output waveforms V and Y. The phase shift ■τ is τ=2CV, and the phase shift 1τ can be changed by sub-controlling the current source IY.

しかしながら、この回路は、タイミングコンデンサＣが
必要なためＩＣ化に適したものとは（・えなし・。However, this circuit is not suitable for IC implementation because it requires a timing capacitor C.

この発明は、が〜る点にかんがみてなされたもので、移
相回路の全てをトランジスタ、及び若干の抵抗によって
形成Ｌ、ＩＣ化に好適な移相器！提供するものである。This invention was made in view of the above points.The entire phase shift circuit is formed from transistors and some resistors.A phase shifter suitable for IC implementation! This is what we provide.

以下、この発明の移相器について説明する。The phase shifter of the present invention will be explained below.

第３図はこの発明の冥施例を示すもので、トランジスタ
Ｔ、、Ｔ、はエミッタ結合された差動増幀器！形成し、
トランジスタＴ、のコレクタ０点からトランジスタＴ、
のイー１２点にトランジスタＴ、ｌ　ダイオードＤＩｊ
０２を介して正帰還路を設けること妬よって、シュミッ
ト回路１を構成している。FIG. 3 shows a practical example of this invention, where the transistors T, , T, are emitter-coupled differential amplifiers! form,
From the collector 0 point of transistor T,
Transistors T, l and diode DIj are placed at the 12 points of E.
The Schmitt circuit 1 is constructed by providing a positive feedback path via the 02.

トランジスタ１４〜１゛）は制御端子■。によって制御
される電流分配ＩＤＩ　ｉｉ！２Ｙ構成し、トランジス
タＴｓ、Ｔｏは差動増幅器を形成して出力波形を成形す
る出力回路３１構成して℃・る。なお、４，５゜６は定
電流源、Ｔは定電圧源を示す。Transistors 14-1゛) are control terminals■. Current distribution controlled by IDI ii! The output circuit 31 is configured such that the transistors Ts and To form a differential amplifier and shape the output waveform. Note that 4,5°6 indicates a constant current source, and T indicates a constant voltage source.

つづ（・て、この回路の動作たついて説明する。Next, I will explain the operation of this circuit.

定電流源４の電流値’＆２Ｉとし、制御端子ｖｃの電圧
を変化すると、トランジスタＴ、、Ｔ、’ＹｆｆれるＡ
点の電流、及びトランジスタＴ６　、　Ｔｌ　’ｋ　Ｉ
ＸれるＢ、ａ、０点の電流は、２ｘＩ　：　（１−ｘ）Ｉ：（１−ｘ）Ｉの割合で変化
する。（但し、０ｆｘ−＜１）今、電源電圧ｋ　Ｍａｃ
とし、入力端子ｖ１　の電圧も。が充分に低し・場合、
すなわちトランジスタＴ。When the current value of the constant current source 4 is '&2I and the voltage of the control terminal vc is changed, the transistors T, , T, 'Yff are A
the current at the point, and the transistor T6, Tl'k I
The current at point B, a, and 0 that flows through X changes at a ratio of 2xI: (1-x)I: (1-x)I. (However, 0fx-<1) Now, the power supply voltage k Mac
And also the voltage of input terminal v1. If is low enough,
That is, the transistor T.

がオフ＋７１がオンとなっているときのこの回路の各部
の電圧を横側してみる。Let's take a look at the voltages at various parts of this circuit when +71 is off and on.

トランジスタＴ、のコレクタ電圧ＶＤはトランジスタＴ
１がオフとなっているのでＢ点の電流（１−ｘ　）　Ｉ
Ｒで電圧降下を生じ、Ｖ＊＝Ｖｃｃ　　（１ｘ）　Ｉ”Ｒ（Ｔ＋＝オフ）とな
る。The collector voltage VD of the transistor T is
1 is off, the current at point B (1-x) I
A voltage drop occurs at R, and V*=Vcc (1x) I”R (T+=off).

トランジスタＴ、のコレクタ電圧Ｖ、はトランジスタＴ
、がオンとなっているのでＡ点、０点の電流２ｘＩ、（
１−ｘ）Ｉで電圧降下が生じ、ＶＷ　＝　ｖｃｃ　　　
（Ｉ　　Ｘ　Ｈ−几−２ｘＩＲ（Ｔｇ＝オン）となる。The collector voltage V of transistor T is
, is on, so the current at point A and point 0 is 2xI, (
1-x) A voltage drop occurs at I, and VW = vcc
(IXH-几-2xIR(Tg=ON).

トランジスタＴ、のベースＷ４圧である■２は、ｖｎか
らトランジスタＴ、のＶｌｌ＃　　ダイオードＤ、、Ｄ
。■2, which is the base W4 voltage of transistor T, is from vn to Vll# of transistor T, diode D,, D
.

の順方向電圧ＶＤを減じたものになり、Ｖ’Ｆ　”　Ｖ
ｅｃ（Ｉ　　Ｘ　）ＩＲａｖ、、　　（Ｔｌ　”オン）
となる。（但し、ＶＤ二ｖ１、とする）つぎに、入力端
子Ｖｌ　の電圧ｅ１ｍが上列し、トランジスタＴ、のベ
ース電圧が、トランジスタＴｔのベース電圧ｖＦより高
くなると、この回路は正帰還回路となっているので、−
瞬のうちにトランジスタＴ、がオン、トランジスタＴ、
がオフに反転する。The forward voltage VD is reduced, and V'F ” V
ec(IX)IRav,, (Tl ”on)
becomes. (However, it is assumed that VD2v1) Next, when the voltage e1m of the input terminal Vl rises and the base voltage of the transistor T becomes higher than the base voltage vF of the transistor Tt, this circuit becomes a positive feedback circuit. Since -
In an instant, transistor T, turns on, transistor T,
is flipped off.

このときの各部の電圧を前述したときと同ＶＫ検討して
ろると、ｖＤ”ｖｅｅ　　　（１ｘＨ・Ｒ２ｘｌＲ（Ｔ１＝オン
）ＶＢ　＝　Ｖｅｅ　　　（ｌ　　ｘ　）　Ｉ　Ｒ（Ｔ
ｌ　＝オフ）Ｖ、＝Ｖｃ、−（１−ｘ）ＩＲ−２ｘＩＲ
−３Ｖ、。Considering the voltage of each part at this time as VK as described above, vD"vee (1xH・R2xlR (T1=on) VB = Vee (l x ) I R(T
l=off)V,=Vc,-(1-x)IR-2xIR
-3V,.

（Ｔ、＝オフ）に変化することが分かる。(T, = off) It can be seen that there is a change in

上述した説明から、このシュミット回路２が動作するス
レッショルドレベルの上限、及び下限の電圧は、Ｖｌｌ＝　ｖｃｃ（１ｘ　）　Ｉ　Ｒ３Ｖｓｌ＝　Ｖｖ
　（Ｔｔ　＝オン）ＶＬ＝Ｖｃｃ　　　（１＋ｘ）ＩＲ
−３ＶＢ＝Ｖｔ’Ｔｔ”オフ〉ということができる。From the above explanation, the upper and lower threshold voltages at which this Schmitt circuit 2 operates are as follows: Vll= vcc (1x) I R3Vsl= Vv
(Tt = ON) VL = Vcc (1+x)IR
-3VB=Vt'Tt''off>.

いま、入力端子ｖＩ　の電圧ｅ１ｍの直流平均値な”Ｖ
ｃｃ　　３Ｖ’Ｂ　　ＩＲなるように設定しておけば、ｖＤｃはｘＫ依存しなし・
一定の値になる。Now, the DC average value of the voltage e1m at the input terminal vI is “V”.
If you set it so that cc 3V'B IR, vDc will not depend on xK.
It becomes a constant value.

そこで、このＶ工を用いてスレッショルドレベルの上限
、及び下限な表わすと、ｙ、　＝　ＶＤｃ＋　ｘ　Ｉ　ＲＶｔ、　＝　Ｖｅｃ　　ｘ　Ｉ　Ｒとなる。Therefore, when the upper and lower limits of the threshold level are expressed using this V-factor, they become: y, = VDc+ x I R Vt, = Vec x I R.

上式は、１ｓ４図（ａ）　Ｋ示すように電流分配回路２
の制御端子ｖｃへ加える電圧によって、Ａ点、８点、Ｃ
点の電流分配率Ｘを変え、スレッショルドレベルＶｌｌ
、　　ＶＬが直流平均値ｖｌ、ｅＶＣ対し上下に対称的
に変化できることな示している。The above formula is the current distribution circuit 2 as shown in Figure (a) K.
Point A, point 8, point C depending on the voltage applied to the control terminal VC of
By changing the current distribution ratio X at the point, the threshold level Vll
, it is shown that VL can change symmetrically above and below with respect to the DC average value vl, eVC.

そこで、第４図ｔｂｌに示すように入力端子Ｖｉに、電
圧ｅｌａとして２　ＩＲ（Ｖｐ−、）　＋７）　正弦波
又ハＥ角波を入力すると、シュミット回ｊ８１のＤ−Ｅ
間からはスレッショルドレベルがｖ□ｍＶＬ、ＷＣ１＆
定１−であるときはＰ、なる波形が出力され、ＶＭｔ　
ｅ　ｖＬ！に設定しであるときはＰ、なる波形が出力と
して得られる。この出力波形Ｐ１及びＰ、は入力した電
圧ｅｌｎに対しθ１及びθ、で示す位相おくれな持った
ものになる。Therefore, as shown in FIG.
The threshold level is v□mVL, WC1&
When the constant is 1-, a waveform of P is output, and VMt
e vL! When set to , a waveform of P is obtained as an output. The output waveforms P1 and P have a phase lag indicated by θ1 and θ with respect to the input voltage eln.

したがって、第４図ｔｂｌの波形図から制御端子■６の
制御電圧を変え、スレッショルドレベルＶ璽−ＶＬをコ
ントロールすれば、約０９〜９０°範囲で移相量ｌ変化
させることができることが分かる。Therefore, it can be seen from the waveform diagram of FIG. 4 tbl that by changing the control voltage of the control terminal 6 and controlling the threshold level V-VL, it is possible to change the phase shift amount l in the range of about 09 to 90 degrees.

特に、入力電圧が三角波の場合は、移相量と制御端子Ｖ
ｃの電圧は完全に比例関係圧することができる。In particular, when the input voltage is a triangular wave, the amount of phase shift and the control terminal V
The voltage at c can be completely proportional to the voltage.

出力電圧の振幅はＶｅ　　Ｖ＊＝±２ｘＩＲになり電流
分配率Ｘに関係するが、波形整形用の出力回路３によっ
て、出力端子下。Ｋは移相量θに関係なく一定の振幅値
をもつ矩形波出力！得ることができる。The amplitude of the output voltage is VeV*=±2xIR, which is related to the current distribution ratio X, and is controlled by the output circuit 3 for waveform shaping. K is a rectangular wave output with a constant amplitude value regardless of the phase shift amount θ! Obtainable.

入力端子Ｖｉの電圧ｅＩＩＩのバイアス電圧となる前記
した直流平均値ｖＤｃは３個の゛トランジスタのペース
・エミッタ間電圧３　Ｖ、、　ｖ含んでいるので、バイ
アス電源として３個のＰＮ接合な利用すると、移相器と
入力する電圧ｅｌａとの間の温度補償を行うことができ
る。The above-mentioned DC average value vDc, which is the bias voltage of the voltage eIII of the input terminal Vi, includes the pace-emitter voltage of 3 V, . , temperature compensation can be performed between the phase shifter and the input voltage ela.

以上詳述したように、この発明の移相器はタイｌフグコ
ンデンサ類を使用して（・ないので、ＩＣ化する点で好
適な回路になる。又、例えばセラミックフィルタ、位相
検出器などと共に１チツプでＰＬＬ発振ＩＣ回路を構成
することができるという利点ｌ有する。As described in detail above, the phase shifter of the present invention does not use tie-back capacitors, so it becomes a suitable circuit in terms of integration into an IC. It has the advantage that a PLL oscillation IC circuit can be constructed with one chip.

[Brief explanation of the drawing]

第１図は従来の移相器を示す回路図、第２図は第１図の
動作波形図、８３図はこの発明の移相器ｌ示す回路図、
第４図ｔａ＋、　（ｂｌはＷ、３図の動作説明図である
。図中、１はシュミット回路、２は電流分配回路、３は出
力回路を示す。第１図第２図 −７− 第３図FIG. 1 is a circuit diagram showing a conventional phase shifter, FIG. 2 is an operating waveform diagram of FIG. 1, and FIG. 83 is a circuit diagram showing a phase shifter of the present invention.
Fig. 4 ta+, (bl is W, is an explanatory diagram of the operation of Fig. 3. In the figure, 1 is a Schmitt circuit, 2 is a current distribution circuit, and 3 is an output circuit. Fig. 1 Fig. 2-7- Figure 3

Claims

Claims: A Schmitt circuit having upper and lower threshold levels and an upper limit of the Schmitt circuit. and a control circuit capable of reciprocally changing the lower limit threshold level.