JPS5855971A - Initial loading control system for character generator - Google Patents
Initial loading control system for character generatorInfo
- Publication number
- JPS5855971A JPS5855971A JP15464481A JP15464481A JPS5855971A JP S5855971 A JPS5855971 A JP S5855971A JP 15464481 A JP15464481 A JP 15464481A JP 15464481 A JP15464481 A JP 15464481A JP S5855971 A JPS5855971 A JP S5855971A
- Authority
- JP
- Japan
- Prior art keywords
- code
- information
- character generator
- external
- code information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
本発明は、キャラクタ・ジェネレータのイニシャル・ロ
ーディング制御方式に関し、特に、外部記憶装置に所定
の外部コード順に格納されているキャラクタ・ジェネレ
ータ・パターン情報を、所定の内部コード順に内部のキ
ャラクタ・ジェネレータに格納するキャラクタ情報出力
システムにおけるキャラクタ・ジェネレータのイニシャ
ル・ローディング制御方式に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an initial loading control method for a character generator, and more particularly, to a system for controlling the initial loading of a character generator. This invention relates to an initial loading control method for a character generator in a character information output system stored in an internal character generator.
キャラクタ情報出力システム、例えば、ディスプレイサ
ブシステムを構成するデバイスではキャラクタ情報を表
示出力するために、内部にキャラクタ・ジェネレータ(
C,G)がもうけられている。このC1Gとして、リー
ド・オンリー・メモリ(ROM)を使用する場合には最
初1回だけ書込みを行なえば以後パターン情報の再書込
みは不要である。A character information output system, for example, a device that constitutes a display subsystem, has an internal character generator (
C, G) are being produced. When a read-only memory (ROM) is used as this C1G, it is not necessary to rewrite the pattern information after the first writing is performed only once.
一方、C,Gとしてランダム・アクセス・メモリを使用
する場合には電源投入時等の立上げ動作毎に、外部記憶
装置からパターン情報のイニシャル・ローディング制御
が必要となってくる。On the other hand, when random access memories are used as C and G, it is necessary to control the initial loading of pattern information from an external storage device each time the power is turned on or the like.
このとき、CGに格納されるアルファ・ニューメリック
(A/N)文字等のパターンがそのシステム独自の内部
コードで管理され、一方、外部記憶装置、例えば、フロ
ッピィ・ディスク(FPD)に格納保持されるC、Gパ
ターンがEBCDICコード等で管理されているような
場合には両者間の変換インタフェースが必要となる。At this time, patterns such as alpha numeric (A/N) characters stored in the CG are managed by an internal code unique to that system, while being stored and retained in an external storage device, such as a floppy disk (FPD). If the C and G patterns are managed using EBCDIC codes or the like, a conversion interface between the two is required.
本発明は、C,Gパターンのローディング時において内
部コードで管理されるC、Gメモリと、EBCDICコ
ード等の他コードで管理されるC1Gパタ一ン格納用外
部記憶装置との間の変換インタフェース動作を効率よく
行なえるようにすることを目的とし、そしてそのため本
発明は、外部記憶装置に所定の外部コード順に格納され
ているキャラクタ・ジェネレータ・パターン情報を 上
記外部コードとは異なる所定の内部コード順に内部のキ
ャラクタ・ジェネレータに格納するキャラクタ情報出力
システムにおいて、上記外部記憶装置に格納されている
キャラクタ・ジェネレータ・パターン情報を所定量づつ
読出し保持しておくキャラクタ・ジェネレータ・パター
ン情報一時保持手段と、上記外部コード情報に対するパ
ターンの割シ当て状態が保持されているとともにその内
容が順次読出されるパターン・テーブルと、該パターン
・テーブル読出し処理と同期して外部コード情報を順次
更新せしめつつ保持する外部コード情報保持手段と、上
記外部コード情報によりアクセスされ当該外部コード情
報に対応する内部コード情報を出力するコード変換テー
ブルとをそなえ、上記パターン・テーブルから読出され
た内容によシある外部コード情報に対してパターンが割
シ当てられていると判定されたとき上記外地コード情報
保持手段に保持されている当該外部コード情報により上
記コード変換テーブルから内部コード情報を続出し、該
内部コード情報にて指示されるキャラクタ・ジェネレー
タのアドレス位置に上記中ヤラクタ・ジェネレータ・パ
ターン情報一時保持手段に保持されているキャラクタ・
ジェネレータ・パターン情報を格納するようにしたこと
を特徴とする。The present invention provides a conversion interface operation between C and G memories managed by internal code and an external storage device for storing C1G patterns managed by other codes such as EBCDIC code when loading C and G patterns. It is an object of the present invention to efficiently perform character generator pattern information stored in an external storage device in a predetermined order of external codes, in a predetermined order of internal codes different from the above-mentioned external codes. In a character information output system stored in an internal character generator, character generator pattern information temporary holding means reads and holds a predetermined amount of character generator pattern information stored in the external storage device, and A pattern table in which the assignment state of patterns to external code information is held and the contents thereof are read out sequentially; and an external code that holds the external code information while being updated in sequence in synchronization with the pattern table reading process. The apparatus includes an information holding means and a code conversion table that is accessed by the external code information and outputs internal code information corresponding to the external code information, and converts the external code information according to the content read from the pattern table When it is determined that a pattern has been assigned, the internal code information is sequentially output from the code conversion table using the external code information held in the external code information holding means, and the internal code information is specified by the internal code information. The character generator stored in the above medium Yarakuta generator pattern information temporary storage means is placed at the address position of the character generator.
It is characterized by storing generator pattern information.
以下、本発明を図面によシ説明する。The present invention will be explained below with reference to the drawings.
第1図は本発明による実施例のディスプレイサブシステ
ムのブロック図であり、図中、1はディスプレイサブシ
ステム内のプリンタ装置、2はフロッピィディスク(F
PD)、3はトラック・データ保持メモリ、4はパター
ン・テーブル、5はエントリレジスタ、6はEBCDI
Cコードレジスタ、7け+1回路、8はアンドゲート、
9はコード変換テーブル、1oはC,Gアドレスレジス
タ、11けC,G書込みレジスタ、12はキャラクタ・
ジェネレータ(C,G)メモリである。FIG. 1 is a block diagram of a display subsystem according to an embodiment of the present invention. In the figure, 1 is a printer device in the display subsystem, 2 is a floppy disk (F
PD), 3 is track data holding memory, 4 is pattern table, 5 is entry register, 6 is EBCDI
C code register, 7 digits + 1 circuit, 8 is AND gate,
9 is a code conversion table, 1o is a C, G address register, 11 is a C, G write register, 12 is a character/
This is a generator (C, G) memory.
実施例にオイテ、FPD2KHEBCDI(J順にC,
Gパターン情報が格納されている。トラック・データ保
持メモリ3はFPD2がらトラック単位で読出されたパ
ターン情報を保持するメモリである。Oite, FPD2KHEBCDI (C in order of J,
G pattern information is stored. The track data holding memory 3 is a memory that holds pattern information read out from the FPD 2 in units of tracks.
パターン・テーブル4は、X℃σ〜X’FF’を8単位
に分割し、ビット対応でEBCDICコードに対応する
C、Gパターンの存在の有無を示すようにしたテーブル
である。すなわち、パターン・テーブル4の第O〜第3
1の各エン) IJはそれぞれ1バイト(8ビツト)か
らなシ、その各ビットが1つのEBCDICコードに対
応している。例えば、第0エントリの8ビツトはEBC
DICコードX”OO’−X’07’に対応し第1エン
トリの8ビツトけF、 B CD I C:l−)’X
’08’〜X”OF’に対応L、以下同様に、・・・、
・・・
第31エントリの8ビツトはEBCDICコードXV′
ぎ〜X″FF’に対応している。そして、あるEBCD
ICコードに対応するCSGパターンが存在すれば、当
該EBCDICコードに対応するビットはγとされ、存
在しなければ当該ビットはVとされている。エントリレ
ジスタ5はパターン・テーブル4の内容をにエントリづ
つ読出して保持しておくだめのものである。EBCDI
Cコードレジスタ6は8ビツトからなりエントリレジス
タ5の内容のシフト動作にしたがつて、+1づつされて
ゆくものである。コード変換テーブル9は、EBCDI
Cコードレジスタ6の内容によりてアクセスされEBC
DICコードに対応する内部コードを出力するものであ
る。Pattern table 4 is a table in which X°Cσ to X'FF' is divided into 8 units and indicates the presence or absence of C and G patterns corresponding to the EBCDIC code in bit correspondence. That is, the Oth to the third pattern table 4
Each IJ is made up of 1 byte (8 bits), and each bit corresponds to one EBCDIC code. For example, the 8 bits of the 0th entry are EBC
The 8 bits of the first entry correspond to the DIC code X”OO’-X’07’.
Corresponds to '08' to 'OF', and so on...
... 8 bits of the 31st entry is the EBCDIC code XV'
It corresponds to GI~X''FF'.And a certain EBCD
If the CSG pattern corresponding to the IC code exists, the bit corresponding to the EBCDIC code is set to γ; if the CSG pattern does not exist, the bit is set to V. The entry register 5 is used to read and hold the contents of the pattern table 4 entry by entry. EBCDI
The C code register 6 consists of 8 bits and is incremented by 1 as the contents of the entry register 5 are shifted. Code conversion table 9 is EBCDI
EBC accessed by the contents of C code register 6
It outputs an internal code corresponding to the DIC code.
C,Gメモリ12けコード変換テーブル9から読出され
た内部コードによりてアクセスされ、当該内部コードに
対応するアドレス位置に、トラック・データ保持メモリ
3内のデータが順次書込まれてゆくようにされているも
のである。The C, G memory is accessed by an internal code read from the 12-digit code conversion table 9, and data in the track data holding memory 3 is sequentially written to the address position corresponding to the internal code. It is something that
ディング制御に関係する主要部分のみを示すものであり
、図示を省略するが当然のことながら01Gメモリ12
からの読出し系回路も存在する。Only the main parts related to loading control are shown, and illustrations are omitted, but it goes without saying that the 01G memory 12
There is also a read-out circuit.
次に1第2図は、実施例における処理フローを示す図で
あり、以下、第2図図示処理フローにしたがって、実施
例の動作を説明する。Next, FIG. 1 is a diagram showing a processing flow in the embodiment. Hereinafter, the operation of the embodiment will be explained according to the processing flow illustrated in FIG.
(1)、まず、EBCDICコードレジスタ6が初期化
される。すなわち5zllIfとされる。(1) First, the EBCDIC code register 6 is initialized. That is, it is set as 5zllIf.
(2)、次に、FPD2から、EBCDICコードX℃
σから始まる最初の部分に対応するC、Gパターンが1
トラック単位で読出され、トラック・データ保持メモリ
3に格納される。(2) Next, from FPD2, EBCDIC code
The C, G pattern corresponding to the first part starting from σ is 1
The data is read track by track and stored in the track data holding memory 3.
(3)、次に、パターン・テーブル4の第Oエントリが
読出され、エントリレジスタ5にセクトされる。このと
き、エントリレジスタ5の最左端のビットFiEBcD
Icコード1X℃σに対応し、同最右端のビットはEB
CDICコードX”07’に対応している。(3) Next, the Oth entry of the pattern table 4 is read and sectored into the entry register 5. At this time, the leftmost bit FiEBcD of entry register 5
Corresponds to Ic code 1X℃σ, and the rightmost bit is EB
Compatible with CDIC code X"07".
(4)、そして、エントリレジスタ5の最左端のビット
がγのとき、アンドゲート8が開きEBCD I Cコ
ードレジスタ6の内容によってコード変換テーブル9の
内容が読出される。読出された内容は、C,Gアドレス
レジスタ10にセットされる。(4) Then, when the leftmost bit of the entry register 5 is γ, the AND gate 8 is opened and the contents of the code conversion table 9 are read out based on the contents of the EBCD IC code register 6. The read contents are set in the C and G address registers 10.
(5)、また、エントリレジスタ5の最左端のビットが
γのときはトラック・データ保持メモリ3から、対応す
るIC,Gパターン分の情報が取り出され、C1G書込
みレジスタ11にセットされる。(5) Also, when the leftmost bit of the entry register 5 is γ, information for the corresponding IC and G patterns is taken out from the track data holding memory 3 and set in the C1G write register 11.
仁れによ!+、C,Gアドレスレジスタ10によって示
されるC、Gメモリ12のアドレス位置に、C,G書込
みレジスタ11の内容が書込まれる(格納される)こと
になる0
(6)、この後、EBCDICコードレジスタ6の内容
は+1回路7によって+1処理される0(7)、一方、
上記(4)項において、エントリレジスタ5の最左端の
ビットがザのときは、上記(4)、(5)の処理は打力
われず、上記(6)項の処理、すなわち、無条件にEB
CDICコードレジスタ6の内容が+1処理される。Be kind! The contents of the C, G write register 11 will be written (stored) at the address location of the C, G memory 12 indicated by the +, C, G address register 10. (6) After this, the EBCDIC The contents of the code register 6 are 0(7) which is processed by +1 by the +1 circuit 7, while
In the above item (4), when the leftmost bit of the entry register 5 is ``Z'', the processes in the above (4) and (5) are not applied, and the process in the above item (6) is performed unconditionally. EB
The contents of CDIC code register 6 are incremented by 1.
(8)、次に、1トラック分の処理が終了していカいト
キハパターン・テーブル4のビット操作および判定処理
が繰返えされ、先にエントリレジスタ5に読出された内
容の左1ビツトシフト処理が行なわれる。(8) Next, after the processing for one track has been completed, the bit manipulation and determination processing of the special pattern table 4 is repeated, and the content previously read into the entry register 5 is shifted left by 1 bit. will be carried out.
そして、エントリレジスタ5の最左端のビットがγのと
きは、上記(4)〜(6)項の処理が行なわれ一方、同
最左端のビットがザのときは上記(7)項と同様な処理
が行なわれる。When the leftmost bit of the entry register 5 is γ, the processes in items (4) to (6) above are performed, while when the leftmost bit is z, the same process as in item (7) above is performed. Processing is performed.
なお、エントリレジスタ5のすべてのビットについて処
理が終了したときはパターン・テーブル4から、次のエ
ントリが読出されエントリレジスタ5にセットされ、上
記と同様な動作が繰返えされてゆく。When the processing for all bits of the entry register 5 is completed, the next entry is read from the pattern table 4 and set in the entry register 5, and the same operation as above is repeated.
(9)、1 )ラック分の処理が終了した場合は、FP
D2から次のトラックに位置する1トラック単位分のC
,Gパターンが読出され、トラック・データ保持メモリ
3に格納される0以下、上記(3)項以下の動作が繰返
される。(9), 1) When processing for racks is completed, FP
C for one track unit located on the next track from D2
, G pattern is read out and stored in the track data holding memory 3, the operations below 0 and the above (3) are repeated.
(1o) 、上記(2)〜(9)項のすべての処理が終
了すると、C,Gメモリ12へのイニシャル・ローデイ
ング処理は終了する。(1o) When all the processes in the above items (2) to (9) are completed, the initial loading process to the C and G memories 12 is completed.
これによって、ディスプレイサブシステムのプリンタ装
filは、例えば、オンライン・コマンド処理が可能と
なシ、各種の処理が実行されてゆく。As a result, the printer device of the display subsystem is capable of, for example, online command processing, and various processes are executed.
上記実施例は本発明をディスプレイサブシステムに適用
した例であるが本発明はディスプレイサブシステムに限
定されず、C1Gを有し該C,Gへのイニシャル・ロー
ディング制御を必要とする装置すべてについて適用可能
なことは明白である。Although the above embodiment is an example in which the present invention is applied to a display subsystem, the present invention is not limited to display subsystems, but is applicable to all devices that have a C1G and require initial loading control to the C1G. It is clear that it is possible.
また、外部記憶装置も、フロッピーディスクに限定され
るものではない。Furthermore, the external storage device is not limited to a floppy disk.
以上説明したように本発明によれば、外部コードに対応
するC、Gパターンの存在の有無を示すパターン・テー
ブルと、外部コード→内部コード変換テーブルをもうけ
、CXGメモリへのCXGパターンの自動書込みを行な
うようにしたので、イニシャル・ローディング制御を速
やかに行なうことができ、その効果は極めて大である。As explained above, according to the present invention, a pattern table indicating the presence or absence of C and G patterns corresponding to an external code and an external code to internal code conversion table are created, and the CXG pattern is automatically written to the CXG memory. Since this is done, the initial loading control can be performed quickly, and the effect is extremely large.
蕗1図は本発明による実施例のディスプレイサブシステ
ムのブロック図、第2図は実施例における処理フローを
示す図である。
第1図において、1はディスプレイサブシステム内のプ
リンタ装置、2はフロッピィディスク、3はトラック・
データ保持メモリ、4はパターン・テーブル、5はエン
トリレジスタ、6UEBCDICコードレジスタ、9け
コード変換テーブル、12はキャラクタ・ジェネレータ
(C,G)メモリである。
芽I図
XZ し1Fig. 1 is a block diagram of a display subsystem according to an embodiment of the present invention, and Fig. 2 is a diagram showing a processing flow in the embodiment. In FIG. 1, 1 is a printer device in the display subsystem, 2 is a floppy disk, and 3 is a track drive.
4 is a data holding memory, 4 is a pattern table, 5 is an entry register, 6 is a UEBCDIC code register, a 9-digit code conversion table, and 12 is a character generator (C, G) memory. Bud I diagram XZ shi1
Claims (1)
ャラクタ・ジェネレータ・パターン情報を、上記外部コ
ードとは異なる所定の内部コード順に内部のキャラクタ
・ジェネレータに格納するキャラクタ情報出力システム
において、上記外部記憶装置に格納されているキャラク
タ・ジェネレータ・パターン情報を所定量づつ読出し保
持しておくキャラクタ・ジェネレータ・パターン情報一
時保持手段と、上記外部コード情報に対するノ(ターン
の割り当て状態が保持されているとともにその内容が順
次読出されるパターン・テーブルと、該パターン・テー
ブル読出し処理と同期して外部コード情報を順次更新せ
しめつつ保持する外部コード情報保持手段と、上記外部
コード情報によシアクセスされ当り外部コード情報に対
応する内部コード情報を出力するコード変換テーブルと
をそなえ、上記パターン・テーブルから読出された内容
によシある外部コード情報に対してパターンが割baて
られていると判定されたとき上記外部コード情報保持手
段に保持されている当該外部コード情報により上記コー
ド変換テーブルから内部コード情報を読出し、該内部コ
ード情報にて指示されるキャラクタ・ジェネレータのア
ドレス位置に上記キャラクタ・ジェネレータ・パターン
情報一時保持手段に保持されているキャラクタ・ジェネ
レータ・パターン情報を格納するようにしたことを特徴
とするキャラクタ・ジェネレータのイニシャル・ローデ
ィング制御方式。In a character information output system in which character generator pattern information stored in an external storage device in a predetermined external code order is stored in an internal character generator in a predetermined internal code order different from the external code, the external storage device character generator pattern information temporary holding means for reading out and holding a predetermined amount of character generator pattern information stored in the external code information; a pattern table that is sequentially read out; an external code information holding means that sequentially updates and holds external code information in synchronization with the pattern table reading process; and external code information that is accessed by the external code information. and a code conversion table that outputs internal code information corresponding to the above-mentioned external code information. The internal code information is read from the code conversion table using the external code information held in the code information holding means, and the character generator pattern information is temporarily held at the address position of the character generator specified by the internal code information. An initial loading control method for a character generator, characterized in that character generator pattern information held in a means is stored.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56154644A JPS6027035B2 (en) | 1981-09-29 | 1981-09-29 | Character generator initial loading control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56154644A JPS6027035B2 (en) | 1981-09-29 | 1981-09-29 | Character generator initial loading control method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5855971A true JPS5855971A (en) | 1983-04-02 |
JPS6027035B2 JPS6027035B2 (en) | 1985-06-26 |
Family
ID=15588720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56154644A Expired JPS6027035B2 (en) | 1981-09-29 | 1981-09-29 | Character generator initial loading control method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6027035B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0284688A (en) * | 1988-09-21 | 1990-03-26 | Canon Inc | Electronic equipment |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0199960A (en) * | 1987-09-28 | 1989-04-18 | Daiwa Patsukusu:Kk | Conductive storage container and manufacture thereof |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55147674A (en) * | 1979-05-04 | 1980-11-17 | Casio Computer Co Ltd | Character pattern registering system |
-
1981
- 1981-09-29 JP JP56154644A patent/JPS6027035B2/en not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55147674A (en) * | 1979-05-04 | 1980-11-17 | Casio Computer Co Ltd | Character pattern registering system |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0284688A (en) * | 1988-09-21 | 1990-03-26 | Canon Inc | Electronic equipment |
Also Published As
Publication number | Publication date |
---|---|
JPS6027035B2 (en) | 1985-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060026340A1 (en) | Memory card, card controller mounted on the memory card, and device for processing the memory card | |
TW201839595A (en) | Storage device, control method and access system | |
US20040236909A1 (en) | Memory card and data rewriting method | |
JPS5855971A (en) | Initial loading control system for character generator | |
JPS58115673A (en) | System and device for stored information control | |
ES2005370A6 (en) | Method to execute two instruction sequences in an order determined in advance. | |
JPH0546489A (en) | Memory card apparatus using eeproms for storing data and an interface buffer for buffering data transfer between the eeproms and anexternal device. | |
JPS62213947A (en) | Manufacturing process control system employing portable type memory medium | |
JP2006040170A (en) | Memory controller, flash memory system and flash memory control method | |
JPS59111533A (en) | Digital data arithmetic circuit | |
JPS62143146A (en) | Memory circuit | |
JP2758745B2 (en) | Memory circuit | |
JPH0546469A (en) | Memory card | |
JPS5818719B2 (en) | ROM backup touch | |
JPH10124400A (en) | Data processor and method for accessing data recording medium | |
JPS6051748B2 (en) | Memory writing method | |
JPH02148085A (en) | Recorder for portable medium | |
JPH04102946A (en) | Storage device control system | |
JPH05151106A (en) | Memory card device | |
JPH0247029B2 (en) | ||
JPS63301388A (en) | Ic card | |
JPS6278625A (en) | Magnetic disk controller | |
JPS59140484A (en) | Graphic character pattern generator | |
JPS61215584A (en) | Display controller | |
JPS58125296A (en) | Reader for rom card |