JPS5855537B2 - Host system response method - Google Patents

Host system response method

Info

Publication number
JPS5855537B2
JPS5855537B2 JP4740681A JP4740681A JPS5855537B2 JP S5855537 B2 JPS5855537 B2 JP S5855537B2 JP 4740681 A JP4740681 A JP 4740681A JP 4740681 A JP4740681 A JP 4740681A JP S5855537 B2 JPS5855537 B2 JP S5855537B2
Authority
JP
Japan
Prior art keywords
cpu
host system
host
line
processing function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4740681A
Other languages
Japanese (ja)
Other versions
JPS57162055A (en
Inventor
英明 米沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4740681A priority Critical patent/JPS5855537B2/en
Publication of JPS57162055A publication Critical patent/JPS57162055A/en
Publication of JPS5855537B2 publication Critical patent/JPS5855537B2/en
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177Initialisation or configuration control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 本発明はホストシステムの応答方式、特に1ホストシス
テム内に複数のCPUシステムが存在し、該複数CPU
システムの1つが回線に接続されるとき、外部から回線
を介して該ホストシステムに接続されているCPUシス
テムを認識し得るようにしたホストシステムの応答方式
に関す−る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a response method of a host system, particularly when a plurality of CPU systems exist in one host system, and when the plurality of CPU systems
The present invention relates to a response method of a host system that allows a CPU system connected to the host system via the line to be recognized from the outside when one of the systems is connected to the line.

近年、データ処理システムの発達により、端末装置とセ
ンタ、センタとセンタ等の間に回線を介して処理を行な
うことが頻繁に威されてきている。
In recent years, with the development of data processing systems, it has become more common to perform processing via lines between terminal devices and centers, between centers, and the like.

特にセンタ(即ちホストシステム)では、そのデータ処
理量が多い場合、又は、1旦システムからアーキテクチ
ャの異なる新システムへ移行する場合など、アーキテク
チャの異なるCPUサブシステムが複数存在することが
ある。
In particular, in a center (that is, a host system), there may be a plurality of CPU subsystems with different architectures, such as when the amount of data processed is large, or when the system is migrated to a new system with a different architecture.

勿論回線へ接続するための装置があり、該装置はオペレ
ータにより操作されるので、ホストシステムでとのCP
Uシステムを回線へ接続しているかは、オペレータが該
装置を見なければ認識できなかった。
Of course, there is a device for connecting to the line, and this device is operated by an operator, so the host system and CP
The operator could not recognize whether the U system was connected to the line without looking at the device.

従って、当該ホストシステムを利用しようとする者は予
め電話等を用いてホストシステムへ連絡し、滞在してい
るオペレータに問合せをせねばならなかった。
Therefore, a person wishing to use the host system had to contact the host system in advance by telephone or the like and inquire with the operator staying there.

本発明の目的は、上記欠点を無くし、極めて容易にかつ
確実に回線へ接続されているCPUシステムを認識し得
るホストシステム応答方式を提供す゛ることである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a host system response method that eliminates the above-mentioned drawbacks and can extremely easily and reliably recognize a CPU system connected to a line.

この目的は、CPUシステムの各々(こ自CPUシステ
ム識別情報を格納するシステム情報格納部、他ホストシ
ステムへの間合わせ処理をする間合せ処理機能部及び上
記接続装置にて回線へ接続されている場合には他ホスト
システムからの間合せに応答する応答処理機能部とを備
え、回線を介して当該ホストシステムに他ホストシステ
ムのCPUシステムの間合せ処理機能部より接続問合せ
が行われた時、当該ホストシステムの回線へ接続された
CPUシステムの応答処理機能部は、自CPUシステム
のシステム情報格納部の内容を上記他CPUシステムに
送出することによって達成される。
The purpose of this is to connect each CPU system (a system information storage section that stores its own CPU system identification information, an arrangement processing function section that performs arrangement processing to other host systems, and a line connected by the above-mentioned connection device). When a connection inquiry is made to the host system via the line from the coordination processing function unit of the CPU system of the other host system, The response processing function section of the CPU system connected to the line of the host system is achieved by sending the contents of the system information storage section of the own CPU system to the other CPU system.

以下図面を用いて本発明の詳細な説明する。第1図は本
発明の実施例構成図である。
The present invention will be described in detail below using the drawings. FIG. 1 is a configuration diagram of an embodiment of the present invention.

ホストシステム1と2は、モデム3と4により回線5を
介して接続されており、複数CPUシステムN1゜01
及びN2,02を備えている。
Host systems 1 and 2 are connected via line 5 by modems 3 and 4, and multiple CPU system N1゜01
and N2,02.

6と7は回線切替装置であり、手動スイッチCPUシス
テムN1又は01をモデム3、およびCPUシステムN
2又は02をモデム4に接続するものである。
6 and 7 are line switching devices, which manually switch CPU system N1 or 01 to modem 3 and CPU system N.
2 or 02 to the modem 4.

各CPUシステムは夫々コンソール8,13゜18.2
3.CPU9,14,19,24を少なくとも備えてお
り、更に各CPUは間合せ処理機能部10,15,20
,25、応答処理機能部11.16,21,26、シス
テム情報格納部12.17,22,27、を夫々備えて
いる。
Each CPU system has a console 8, 13° 18.2
3. It is equipped with at least CPUs 9, 14, 19, and 24, and each CPU also has a timing processing function section 10, 15, 20.
, 25, response processing function units 11.16, 21, 26, and system information storage units 12.17, 22, 27, respectively.

例えば、旧システムとして、CPUシステム01とCP
Uシステム02が夫々ホストシステム1とホストシステ
ム2を形成しており、今そのデータ処理量がオーバフロ
ーするため、新システムとして処理機能部のCPUシス
テムN1と処理機能部のCPUシステムN2でホストシ
ステム1とホストシステム2を形成するシステムへ変更
することがよく行なわれる。
For example, as an old system, CPU system 01 and CPU
The U system 02 forms the host system 1 and the host system 2, respectively, and since the amount of data processing is overflowing, the new system will consist of the CPU system N1 of the processing function section and the CPU system N2 of the processing function section, forming the host system 1. It is often done to change the system to form the host system 2.

この時、一旦システムから新システムへ移行することに
なるので種々のテストが必要であり、かつ回線切替装置
は手動で切替られるため、ホストシステム1にいるテス
トオペレータは、ホストシステム2にいるオペレータへ
電話をかけ、ホストシステム2では新・旧どちらのCP
Uシステムが接続されているかを尋ねなければならなか
った。
At this time, since the system is to be migrated to a new system, various tests are required, and the line switching device is switched manually, so the test operator in host system 1 can transfer the data to the operator in host system 2. Make a phone call, and on host system 2, select either the new or old CP.
I had to ask if the U system was connected.

更に、テスト以外でも、回線を介した先のホストシステ
ムに接続されているCPUシステムを知ることは、その
処理できる内容、手順の違いなどがあり、種々の場で必
要となっている。
Furthermore, in addition to testing, it is necessary in various situations to know which CPU systems are connected to a host system via a line because of the differences in processing content and procedures.

勿論、回線切替装置6,7に特別の機能を付加し、リモ
ートセンス可能とすることも解決手段としては考えられ
るが、システム移行段階の如く、将来は不用となる場合
は、特別な装置を付加することは得策でない。
Of course, adding a special function to the line switching devices 6 and 7 to enable remote sensing may be considered as a solution, but if it will not be needed in the future, such as during the system migration stage, adding a special device is recommended. It is not a good idea to do so.

本発明では、各CPUシステムに、間合せ処理機能部、
応答処理機能部、及びシステム情報格納部を設け、当該
ホストシステムに接続状態問合せがあった場合システム
情報格納部にある内容を間合せ元へ送出することにより
、上記問題点を解決している。
In the present invention, each CPU system includes an adjustment processing function section,
The above problem is solved by providing a response processing function section and a system information storage section, and sending the contents of the system information storage section to the arranging source when a connection status inquiry is made to the host system.

例えば、回線切替装置6と7は、夫々CPUシステムN
1とN2に接続し、ホストシステム1がホストシステム
2へ、接続されているCPUシステムを間合せるものと
す−る。
For example, the line switching devices 6 and 7 each have a CPU system N
1 and N2, and host system 1 connects the connected CPU systems to host system 2.

システム情報格納部22には「ホストシステム2ではC
PUシステムN2が接続されています。
The system information storage unit 22 contains “In the host system 2,
PU system N2 is connected.

」という言葉が格納されている。” is stored.

従って、コンソール8からの指定で問合せがCPUシス
テムN1の間合せ処理機能部10から行なわれると、回
線切替装置7はCPUシステムN2に接続されている故
に、応答処理機能部21はシステム情報格納部22の内
容を回線5を介して電文で送り、コンソール8は「ホス
トシステム2ではCPUシステムN2が接続されていま
す。
Therefore, when an inquiry is made from the adjustment processing function section 10 of the CPU system N1 in response to a specification from the console 8, the response processing function section 21 is sent to the system information storage section because the line switching device 7 is connected to the CPU system N2. The contents of 22 are sent as a telegram via line 5, and console 8 displays the message ``CPU system N2 is connected to host system 2.

」と表示される。従って、オペレータは電話での間合せ
は全く不用になる。
" is displayed. Therefore, the operator does not need to make arrangements over the phone at all.

第2図は本発明の更に詳細な説明図である。FIG. 2 is a more detailed explanatory diagram of the present invention.

図において、前図と同記号のものは前図と同じものを示
し、28と29は入出力処理部である。
In the figure, the same symbols as in the previous figure indicate the same parts as in the previous figure, and 28 and 29 are input/output processing units.

システム生成時(立ち上げ時)ジョブAAAとジョブB
BBは起動がかけられればすぐに動作し得るよう設定さ
れる。
Job AAA and job B at system generation (startup)
The BB is set to be ready for operation as soon as it is activated.

即ち、ジョブが投入されている状態であり、間合せ処理
機能部10と応答処理機能部21は夫々存在しているこ
とになる。
That is, a job is being submitted, and the schedule processing function section 10 and response processing function section 21 each exist.

ホストシステム1のオペレータはホスト2のCPUシス
テムを知るべく、コンソール8よりrSPATHONA
AAJなる指示を与えるこれは、間合せ処理機能部10
で読取られ、入出力処理部2B(AIM)に対して間合
せ指示を出す。
The operator of host system 1 accesses rSPATHONA from console 8 in order to know the CPU system of host 2.
This is the timing processing function unit 10 that gives the instruction AAJ.
The input/output processing unit 2B (AIM) is read by the input/output processor 2B (AIM) and issues an adjustment instruction.

入出力処理部は該指示に対し r: CBBBJなるメ
ツセージを回線5へ送出する。
In response to the instruction, the input/output processing unit sends a message r: CBBBJ to line 5.

この時誤りなく送出できれば「OOJを間合せ処理機能
部10へ返す。
At this time, if it can be sent without error, "OOJ is returned to the adjustment processing function unit 10.

従って「OO」を受けとれば次に入出力処理部29から
アクセスが−かかる迄ゝ待ち“に入る。
Therefore, if "OO" is received, the system waits until the next access from the input/output processing section 29 is received.

しかし、例えば回線切替装置6が実はCPUシステム0
1に接続されていたりすると「00」を受けとれず、「
コネクトエラー」なる表示をコンソール8へ行なう。
However, for example, the line switching device 6 is actually the CPU system 0.
If it is connected to 1, it will not be able to receive “00” and “
"Connect error" is displayed on the console 8.

「:c BBBJなるメツセージは、ホストシステム2
の応答処理部21にて読取られ、応答処理21はシステ
ム情報格能部22の内容「このラインにはN2が接続さ
れてます。
":c BBBJ message is sent to host system 2.
The response processing section 21 reads the response processing section 21, and the response processing section 21 reads the contents of the system information processing section 22: "N2 is connected to this line.

」を書込み処理でホストシステム1へ送出、応答する。” is sent to the host system 1 in a write process, and a response is sent.

間合せ処理部では、ホストシステム2から送出、応答さ
れた内容を読取り、コンソール8に対して該内容を書込
み、処理を一応終了する。
The adjustment processing section reads the content sent and responded to from the host system 2, writes the content to the console 8, and temporarily ends the process.

従って、ホストシステム1にいるオペレータはコンソー
ルより間合せ処理機能部へ指令するだけで、画面上に、
ホストシステム2に接続されているCPUシステムが表
示されるので、極めて楽に回線光に接続されているCP
U5/−ステムを知ることができる。
Therefore, the operator in the host system 1 can simply issue a command to the timing processing function section from the console, and the following information will be displayed on the screen.
The CPU system connected to host system 2 is displayed, so you can easily select the CPU system connected to the optical fiber line.
You can know the U5/- stem.

上記本発明実施例において、間合せ処理機能部10.1
5,20,25及び、応答処理機能部11.16,2L
26は全く同じ形で実現することができ、かつシステム
情報格納部へは自CPUシステム名を「このラインはx
*xに接続されています。
In the above embodiment of the present invention, the make-up processing function unit 10.1
5, 20, 25 and response processing function section 11.16, 2L
26 can be realized in exactly the same form, and the system information storage section can be filled with the own CPU system name as "This line is
*Connected to x.

」という文のX部分に挿入すれば済み、実現も極めて簡
単である。
It is only necessary to insert it into the X part of the sentence ``'', and it is extremely easy to implement.

FORTRAN。C0BOL等のソースプログラムでジ
ョブAとジョブBを作成しておけば、各CPUシステム
にてコンパイルをかけ、実行形式としてのジョブA1ジ
ョブBのシステムへの投入も簡単であり、開発コストも
安く済む。
FORTRAN. If Job A and Job B are created using source programs such as C0BOL, it is easy to compile them on each CPU system and input Job A and Job B into the system as executable formats, which reduces development costs. .

勿論、上記実施例にては、各CPUシステムが間合せ処
理機能部及び応答処理機能部を有するものを示したが、
本発明はこれに限定されることなく、間合せ処理機能部
と応答処理機能部とが、回線等を介して対応付けられて
いればよい。
Of course, in the above embodiment, each CPU system has an arrangement processing function section and a response processing function section, but
The present invention is not limited to this, as long as the timing processing function section and the response processing function section are associated with each other via a line or the like.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例構成図であり、第2図は本発明
の詳細な説明図である。 図において、1と2はホストシステム、N1゜01、N
2,02はCPUシステム、5は回線、6と7は回線切
替装置、8,13,18.23はコンソール、9,14
,19,24はCPUシステム、10,15,20.2
5は間合せ処理機能部、ICl3,21,26は応答処
理機能部、12.17,22,27はシステム情報格納
部である。
FIG. 1 is a configuration diagram of an embodiment of the present invention, and FIG. 2 is a detailed explanatory diagram of the present invention. In the figure, 1 and 2 are host systems, N1゜01, N
2, 02 is the CPU system, 5 is the line, 6 and 7 are the line switching devices, 8, 13, 18.23 is the console, 9, 14
, 19, 24 are CPU systems, 10, 15, 20.2
Reference numeral 5 indicates an adjustment processing function section, ICl3, 21, 26 a response processing function section, and 12.17, 22, 27 a system information storage section.

Claims (1)

【特許請求の範囲】[Claims] 1 複数のCPUシステム及び該複数CPUシステムの
1つを回線へ接続する接続装置を備えたホストシステム
の応答方式において、CPUシステムの各々に自CPU
システム識別情報を格納するシステム情報格納部、他ホ
ストシステムへの間合わせ処理をする間合せ処理機能部
及び上記接続装置にて回線へ接続されている場合には他
ホストシステムからの間合せに応答する応答処理機能部
とを備え、回線を介して当該ホストシステムに他ホスト
システムのCPUシステムの間合せ処理機能部より接続
問合せが行われた時、当該ホストシステムの回線へ接続
されたCPUシステムの応答処理機能部は、自CPUシ
ステムのシステム情報格納部の内容を上記他CPUシス
テムに送出することを特徴とするホストシステムの応答
方式。
1. In a response method for a host system equipped with a plurality of CPU systems and a connection device that connects one of the plurality of CPU systems to a line, each of the CPU systems has its own CPU.
A system information storage unit that stores system identification information, an alignment processing function unit that processes alignments to other host systems, and responds to alignments from other host systems when connected to the line using the above connection device. When a connection inquiry is made to the host system via the line from the CPU system coordination function unit of another host system, the CPU system connected to the line of the host system is A response method for a host system, wherein the response processing function section sends the contents of the system information storage section of its own CPU system to the other CPU system.
JP4740681A 1981-03-31 1981-03-31 Host system response method Expired JPS5855537B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4740681A JPS5855537B2 (en) 1981-03-31 1981-03-31 Host system response method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4740681A JPS5855537B2 (en) 1981-03-31 1981-03-31 Host system response method

Publications (2)

Publication Number Publication Date
JPS57162055A JPS57162055A (en) 1982-10-05
JPS5855537B2 true JPS5855537B2 (en) 1983-12-10

Family

ID=12774234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4740681A Expired JPS5855537B2 (en) 1981-03-31 1981-03-31 Host system response method

Country Status (1)

Country Link
JP (1) JPS5855537B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57168364A (en) * 1981-04-08 1982-10-16 Hitachi Ltd Multi-processor system

Also Published As

Publication number Publication date
JPS57162055A (en) 1982-10-05

Similar Documents

Publication Publication Date Title
EP0436458A2 (en) Programmable connector
JPS5855537B2 (en) Host system response method
JPH1118122A (en) Data transfer system
JPH0142011B2 (en)
JPH0736840A (en) Device and method for interface
JPS6126706B2 (en)
JPS583246B2 (en) data processing system
JPS62135038A (en) Data communications system for slave processor
JPS5834858B2 (en) Data exchange control method
JP2876676B2 (en) Communication control method between processors
KR19980055995A (en) Communication system with redundancy to prevent loss of communication data between processors
JP3595131B2 (en) Plant control system
JPH03246743A (en) Inter-processor communication system
JPH04273327A (en) Back-up device for generation of static parallel processing program
JPH05181810A (en) Common data managing system between cpus
JPH03175770A (en) Parallel data test method
JPH06243081A (en) Process data input/output system
JPH01134559A (en) Data communication system
JPH01312658A (en) Computer system
JPS63147237A (en) Input/output controller
HU195889B (en) Intelligent information storing system in particular to computers
JPH0248761A (en) Channel device
JPH01248207A (en) Numerical controller
JPS59223876A (en) Computer network
KR19980061861A (en) Sub-device control device using address line