JPS5854873Y2 - Controlled transistor conversion circuit - Google Patents

Controlled transistor conversion circuit

Info

Publication number
JPS5854873Y2
JPS5854873Y2 JP9386178U JP9386178U JPS5854873Y2 JP S5854873 Y2 JPS5854873 Y2 JP S5854873Y2 JP 9386178 U JP9386178 U JP 9386178U JP 9386178 U JP9386178 U JP 9386178U JP S5854873 Y2 JPS5854873 Y2 JP S5854873Y2
Authority
JP
Japan
Prior art keywords
transistor
circuit
winding
transformer
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9386178U
Other languages
Japanese (ja)
Other versions
JPS5512702U (en
Inventor
誠一郎 信山
務 前田
Original Assignee
ティーディーケイ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ティーディーケイ株式会社 filed Critical ティーディーケイ株式会社
Priority to JP9386178U priority Critical patent/JPS5854873Y2/en
Publication of JPS5512702U publication Critical patent/JPS5512702U/ja
Application granted granted Critical
Publication of JPS5854873Y2 publication Critical patent/JPS5854873Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

【考案の詳細な説明】 本考案は、ブロッキング発振回路またはリンギングチョ
ーク式コンバータ等のトランジスタ変換回路の出力を制
御する制御型トランジスタ変換回路に関するものである
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a controlled transistor conversion circuit that controls the output of a transistor conversion circuit such as a blocking oscillation circuit or a ringing choke converter.

トランジスタ変換回路の代表的な回路例は、第1図に示
したように電源1、抵抗2、コンテ゛ンサ3.1−ラン
ジスタ4、トランス5、ダイオード6、コンデンサ7、
負荷抵抗8から構成されており、トランス5の巻線比を
替えることによって負荷8に任意の電圧を与えることが
できる。
A typical circuit example of a transistor conversion circuit, as shown in FIG. 1, includes a power supply 1, a resistor 2, a capacitor 3.
It is composed of a load resistor 8, and by changing the winding ratio of the transformer 5, an arbitrary voltage can be applied to the load 8.

上記第1図の回路に出力制御機能を付加した回路は、第
2図に示したようにトランジスタ4のベースにコレクタ
が接続されたトランジスタ11のベースに可変抵抗9、
抵抗10で正電圧を与えることにより、このトランジス
タ11のコレクタ、エミッタ間のインピーダンスを低下
させ、トランジスタ4のベースに与えられる信号電流の
一部を側路してトランジスタ4のベース電流を減らすこ
とにより、l−ランジスタ4のコレクタ電流を減して負
荷抵抗に与える出力を任意に制御することができるもの
である。
The circuit in which an output control function is added to the circuit shown in FIG. 1 is as shown in FIG.
By applying a positive voltage through the resistor 10, the impedance between the collector and emitter of this transistor 11 is lowered, and a part of the signal current applied to the base of the transistor 4 is bypassed to reduce the base current of the transistor 4. , the collector current of the L-transistor 4 can be reduced to arbitrarily control the output applied to the load resistor.

また第3図に示した回路は、ツェナダイオード12をト
ランジスタ11のベースとダイオード6の゛カソードに
接続することにより、負荷8に与える出力電圧を一定に
するもので、入力電圧の変動または負荷の変動により出
力電圧が変動しないようにしている。
The circuit shown in FIG. 3 connects the Zener diode 12 to the base of the transistor 11 and the cathode of the diode 6 to keep the output voltage applied to the load 8 constant. This prevents the output voltage from changing due to fluctuations.

即ち、出力電圧が所定値より大きくなると、ツェナダイ
オード12が導通し、1〜ランジスタ11のコレクタ、
エミッタ間のインピーダンスか゛低下し、トランジスタ
4のベース電流がトランジスタ11に側路されることに
よってトランジスタ4のコレクタ電流が減少するので、
出力は低下し、その結果、負荷電圧が所定値より大きく
なろうとする出力電圧を抑制し、負荷8に加わる電圧を
定電圧とすることができる。
That is, when the output voltage becomes larger than a predetermined value, the Zener diode 12 becomes conductive, and the collectors of transistors 1 to 11,
Since the impedance between the emitters decreases and the base current of transistor 4 is bypassed to transistor 11, the collector current of transistor 4 decreases.
The output decreases, and as a result, the load voltage can be suppressed from becoming larger than a predetermined value, and the voltage applied to the load 8 can be made constant.

このように構成された従来の定電圧出力コンバータでは
、次のような欠点がある。
The conventional constant voltage output converter configured in this manner has the following drawbacks.

まず、3v以上の比較的高い入力電圧が電源1から加え
られる場合には、トランス5のコレクタ巻線5□の巻線
数はベース巻線52より多くしている。
First, when a relatively high input voltage of 3 V or more is applied from the power supply 1, the number of turns of the collector winding 5□ of the transformer 5 is made larger than that of the base winding 52.

また電源1がらの入力電圧が3V未満のときは、コレク
タ巻線5□の巻線数はベース巻線5□の巻線数とほぼ同
一かまたはそれより大である。
Further, when the input voltage from the power supply 1 is less than 3V, the number of turns in the collector winding 5□ is approximately the same as or larger than the number of turns in the base winding 5□.

従って、電圧制御のために、トランジスタ4のベース、
エミッタ間に与えられた交流信号をトランジスタ11の
コレクタ、エミッタ間の低インピーダンスで側路するこ
とは、トランス5のベース巻線5□の短絡に該当するか
ら、トランス5の1次側巻線5、および2次側巻線53
に与えられるべき電磁エネルギーの一部分が消失し、回
路の効率が低下する欠点がある。
Therefore, for voltage control, the base of transistor 4,
Bypassing the AC signal applied between the emitters with a low impedance between the collector and emitter of the transistor 11 corresponds to a short circuit of the base winding 5□ of the transformer 5, so the primary winding 5 of the transformer 5 , and the secondary winding 53
A disadvantage is that a portion of the electromagnetic energy that should be given to the circuit is dissipated, reducing the efficiency of the circuit.

これは特に低入力電圧仕様の回路においてその傾向が著
しいものである。
This tendency is particularly noticeable in circuits with low input voltage specifications.

第4図は、第3図の等価回路を示したもので、信号源1
3からトランス5の1次側巻線5、に与えられた信号は
、全てトランス5の2次側巻線53を通り負荷抵抗8に
与えられるべきであるが、トランス5の巻線52がコン
デンサ3とインピーダンス14で短絡された状態になる
ので、信号の一部は巻線52の回路で消費される。
Figure 4 shows the equivalent circuit of Figure 3, where the signal source 1
3 to the primary winding 5 of the transformer 5 should all pass through the secondary winding 53 of the transformer 5 and be given to the load resistor 8, but the winding 52 of the transformer 5 3 and the impedance 14, a part of the signal is consumed in the circuit of the winding 52.

この消費損失Wは、巻線5、の巻数をnl、巻線52の
巻数をn2とすると、に比例する。
This consumption loss W is proportional to where the number of turns of the winding 5 is nl and the number of turns of the winding 52 is n2.

このZはコンデンサ3のインピーダンスとインピーダン
ス14との和のインピーダンスで、これは第3図におけ
るトランジスタ11のコレクタ、エミッタ間のインピー
ダンスと、コンテ゛ンサ3のインピーダンスとの和に相
当する。
This Z is the sum of the impedance of the capacitor 3 and the impedance 14, and this corresponds to the sum of the impedance between the collector and emitter of the transistor 11 and the impedance of the capacitor 3 in FIG.

この式により、トランス5の巻線52の巻線数が多いと
損失が増大することが分かる。
From this equation, it can be seen that the loss increases as the number of turns of the winding 52 of the transformer 5 increases.

なお、トランジスタ11による側路(バイパス)の機能
は、■発振用トランジスタ4に抵抗2を介して与えられ
る直流的なベースバイアス電流を側路することと、■ト
ランス5のベース巻線52で発生し帰還する交流信号を
側路することの2つの機能であり、両者の機能が相俟っ
て出力制御をするものであると云える。
Note that the bypass function of the transistor 11 includes: (1) bypassing the DC base bias current applied to the oscillation transistor 4 via the resistor 2; and (2) bypassing the DC base bias current that is generated in the base winding 52 of the transformer 5. It can be said that the two functions are to bypass the AC signal that is returned and to bypass the returning AC signal, and that both functions work together to control the output.

本考案は、上記従来例の欠点を解消するために、低入力
電圧時に充分なベース駆動電圧が供給できる巻数設定を
行いながら、変換効率を低下することなく出力制御を可
能にした制御型トランジスタ変換回路を提供するもので
ある。
In order to eliminate the drawbacks of the conventional example described above, the present invention is a controlled transistor conversion system that enables output control without reducing conversion efficiency while setting the number of turns to supply sufficient base drive voltage at low input voltages. It provides a circuit.

即ち、本願考案はベース巻線5゜に中間タップを設け、
この中間タップにトランジスタ11のコレクタを接続す
ることにより、前記■の直流的なベースバイアス電流を
側路する量はタップを設けない場合と同様であるが、前
記■の交流信号については側路する量をタップにより適
切に設定することにより、出力制御には支障を生じない
で、損失を少なくするものである。
That is, the present invention provides an intermediate tap at 5° of the base winding,
By connecting the collector of the transistor 11 to this intermediate tap, the amount of DC base bias current (2) bypassed is the same as when no tap is provided, but the AC signal (2) is bypassed. By appropriately setting the amount using taps, loss can be reduced without causing any trouble in output control.

以下、図面により実施例を詳細に説明する。Hereinafter, embodiments will be described in detail with reference to the drawings.

第6図は、本考案の1実施例の回路を示し、第5図はそ
のトランス周辺の等価回路を示したもので、第3図と同
一符号のものは同一のものを示しているが、この実施例
ではトランス5の巻線52から中間タップを出し、この
中間タップをトランジスタ11のコレクタに接続する。
FIG. 6 shows a circuit of one embodiment of the present invention, and FIG. 5 shows an equivalent circuit around the transformer. The same reference numerals as in FIG. 3 indicate the same parts. In this embodiment, an intermediate tap is taken out from the winding 52 of the transformer 5, and this intermediate tap is connected to the collector of the transistor 11.

この中間タップの位置は、トランジスタ4のベース側か
ら遠くなり、コンテ゛ンサ3の側に近付く程損失は小に
なるが、入力電圧が上昇した時または負荷抵抗8が軽い
時は出力制御機能が低下して出力制御不能になるから、
この中間タップは適当な位置を選は゛なければ゛ならな
い。
The further the center tap is located from the base side of the transistor 4, and the closer it gets to the side of the capacitor 3, the smaller the loss becomes.However, when the input voltage increases or when the load resistance 8 is light, the output control function decreases. and the output will become uncontrollable.
This intermediate tap must be placed at an appropriate location.

方式の関係から巻線5゜のタップ位置を巻数nの÷に定
めたときは、巻数52の回路で消費する損失Wは従来方
式と比較して士になる。
When the tap position of the winding 5° is determined to be the number of turns n divided by the number of turns n from the system relationship, the loss W consumed in a circuit with 52 turns becomes less than that of the conventional system.

第7図は、本考案の実際の応用例を示したもので、第6
図と同一符号のものは同一のものを示している。
Figure 7 shows an actual application example of the present invention.
Items with the same reference numerals as those in the figures indicate the same items.

またこの回路を低入力電圧で動作させた場合の代表的特
性を従来例と比較すると、下記のようになる。
Further, when this circuit is operated at a low input voltage, typical characteristics are compared with those of the conventional example, as shown below.

以上説明したように、本考案によれば、ブロッキング発
振回路またはリンギングチョーク式コンパ−タの出力制
御において、変換効率の低下を防ぎ、且つ充分な電圧制
御特性を得るようにしたので、特に低入力電圧用に著し
い効果を得ることができるという利点がある。
As explained above, according to the present invention, in the output control of a blocking oscillator circuit or a ringing choke type converter, a reduction in conversion efficiency is prevented and sufficient voltage control characteristics are obtained, so that the The advantage is that significant effects can be obtained for voltage applications.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、ブロッキング発振回路またはリンギングチョ
ーク式コンバータの基本回路の回路図、第2図は、第1
の回路に出力制御機構を付加した回路図、第3図は、第
1図の回路に定電圧出力制御機構を付加した回路図、第
4図は第3図の回路のトランス周辺の等価回路図、第5
図は本考案の実施例のトランス周辺の等価回路図、第6
図は本考案の一実施例の回路図、第7図は低入力電圧用
実動回路例の回路図である。 1・・・・・・電源、2・・・・・・抵抗、3・・・・
・・コンデンサ、4・・・・・・1〜ランジスタ、5・
・・・・・トランス、6・・・・・・ダイオード、7・
・・・・・コンデンサ、8・・・・・・負荷抵抗、11
・・・・・・トランジスタ、12・・・・・・ツェナダ
イオード。
Figure 1 is a circuit diagram of the basic circuit of a blocking oscillation circuit or ringing choke converter, and Figure 2 is a circuit diagram of the basic circuit of a blocking oscillation circuit or ringing choke converter.
Figure 3 is a circuit diagram in which an output control mechanism is added to the circuit in Figure 1, Figure 4 is an equivalent circuit diagram around the transformer of the circuit in Figure 3. , 5th
The figure is an equivalent circuit diagram around the transformer of the embodiment of the present invention.
The figure is a circuit diagram of an embodiment of the present invention, and FIG. 7 is a circuit diagram of an example of an actual operating circuit for low input voltage. 1...Power supply, 2...Resistance, 3...
... Capacitor, 4...1 ~ Ransistor, 5.
...Transformer, 6...Diode, 7.
...Capacitor, 8 ...Load resistance, 11
...Transistor, 12...Zena diode.

Claims (1)

【実用新案登録請求の範囲】 発振用トランジスタ4と、 少くとも2個の巻線、即ち発振用トランジスタ4のコレ
クタ回路に接続された第1の巻線5、と、発振用トラン
ジスタ4のベースに印加する交流帰還信号を生じる第2
の巻線52を有するトランス5と、 負荷への出力を制御するため、その出力に応じてインピ
ーダンスが変化し、発振用トランジスタ4のベース、エ
ミッタ回路の電流をバイパス制御する出力制御用トラン
ジスタ11と を有する制御型トランジスタ変換回路において、前記ト
ランス5に中間タップを設け、この中間タップと前記発
振用トランジスタ4のエミッタとの間に前記制御用トラ
ンジスタ11を接続したことを特徴とする制御型トラン
ジスタ変換回路。
[Claims for Utility Model Registration] An oscillation transistor 4, at least two windings, that is, a first winding 5 connected to the collector circuit of the oscillation transistor 4, and a base of the oscillation transistor 4. a second generating an AC feedback signal to be applied;
a transformer 5 having a winding 52; and an output control transistor 11 whose impedance changes according to the output in order to control the output to the load and bypass-controls the current in the base and emitter circuits of the oscillation transistor 4. A controlled transistor conversion circuit having a control type transistor conversion circuit, characterized in that the transformer 5 is provided with an intermediate tap, and the control transistor 11 is connected between the intermediate tap and the emitter of the oscillation transistor 4. circuit.
JP9386178U 1978-07-10 1978-07-10 Controlled transistor conversion circuit Expired JPS5854873Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9386178U JPS5854873Y2 (en) 1978-07-10 1978-07-10 Controlled transistor conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9386178U JPS5854873Y2 (en) 1978-07-10 1978-07-10 Controlled transistor conversion circuit

Publications (2)

Publication Number Publication Date
JPS5512702U JPS5512702U (en) 1980-01-26
JPS5854873Y2 true JPS5854873Y2 (en) 1983-12-14

Family

ID=29025350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9386178U Expired JPS5854873Y2 (en) 1978-07-10 1978-07-10 Controlled transistor conversion circuit

Country Status (1)

Country Link
JP (1) JPS5854873Y2 (en)

Also Published As

Publication number Publication date
JPS5512702U (en) 1980-01-26

Similar Documents

Publication Publication Date Title
JPS5931245B2 (en) Power supply voltage controlled amplifier
US4417153A (en) High frequency switching circuit
JPS59191485A (en) Low loss high frequency inverter
JP2000004579A (en) Self-excited dc-to-dc converter and power supply device therefor
JPS5854873Y2 (en) Controlled transistor conversion circuit
JPH047669Y2 (en)
JPS5840917B2 (en) switching power supply
JPH0247195B2 (en) CHOKURYUUCHOKURYUHENKANKI
JPH049033B2 (en)
JPS5840797Y2 (en) DC-DC converter
JPS6377376A (en) Overcurrent protective system
JPS6051458A (en) Dc/dc converter
JPH08331849A (en) Rectifying circuit
Yong et al. The Design of Two-Channel Outputs Switching Mode Power Supply Based on TOP100Y
JPH0232643B2 (en) SUITSUCHINGUDENGENSOCHI
JPH0226166Y2 (en)
JP2614056B2 (en) DC / DC converter
JPS6037035Y2 (en) DC stabilized power supply
JPH0619329Y2 (en) Ringing choke converter
JPH01126162A (en) Power circuit
JPH02111260A (en) Power supply converter
SU1661939A1 (en) Half-bridge dc-to-dc voltage converter
JPS6126472A (en) Dc/dc converter
JPH0525985U (en) Switching power supply
JPS6166563A (en) Switching power supply apparatus