JPS5854426A - Data transfer system - Google Patents

Data transfer system

Info

Publication number
JPS5854426A
JPS5854426A JP56152801A JP15280181A JPS5854426A JP S5854426 A JPS5854426 A JP S5854426A JP 56152801 A JP56152801 A JP 56152801A JP 15280181 A JP15280181 A JP 15280181A JP S5854426 A JPS5854426 A JP S5854426A
Authority
JP
Japan
Prior art keywords
transfer
mpu
data
sub
transfer path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56152801A
Other languages
Japanese (ja)
Other versions
JPS6110864B2 (en
Inventor
Moriaki Matsuura
松浦 守昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Nippon Victor KK
Original Assignee
Victor Company of Japan Ltd
Nippon Victor KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd, Nippon Victor KK filed Critical Victor Company of Japan Ltd
Priority to JP56152801A priority Critical patent/JPS5854426A/en
Publication of JPS5854426A publication Critical patent/JPS5854426A/en
Publication of JPS6110864B2 publication Critical patent/JPS6110864B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/17Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

PURPOSE:To transfer data through two transfer lines after checking whether data reception is possible or not in both transfer lines and to prevent transfer from malfunctions by utilizing one code not used for the transfer of data as a control code indicating the permission of transfer. CONSTITUTION:Transfer from a main MPU to a sub-MPU is executed in the same manner as an ordinary one. The sub-MPU outputs a request signal requesting data transfer to the main MPU while keeping a reverse transfer line at its high level. In said condition, the sub-MPU is in data acceptable status and waits data transfer from the main MPU. Detecting said request signal, the main MPU sends a notice signal (t12-t13) and then a transfer permission code to the sub-MPU through a forward transfer line. By said operation, the main MPU is in data acceptable status and waits data transfer from the sub-MPU through the reverse transfer line. Receiving the transfer permission code, the sub-MPU returns the reverse transfer line to the low level. After checking the transfer permission code (t15), the sub-MPU transfer data (t16-t17) through the reverse transfer line.

Description

【発明の詳細な説明】 この発明は、電子様器の制御に用いられる複数のマイク
ロプロセッサ(以下、MPUという)間のデータ転送方
式に関するもので、2本の転送路で、簡単な方法で確実
に双方向のデータ転送を行なうことを目的とする。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a data transfer method between multiple microprocessors (hereinafter referred to as MPUs) used to control electronic equipment, and uses two transfer paths to easily and reliably transfer data between multiple microprocessors (hereinafter referred to as MPUs). The purpose is to perform bidirectional data transfer.

2個のMPU間の転送路を2本持つデータ転送シ・ステ
ムの基本構成を第1図1c、示す。このような構成にお
いて、両MPU間で双方向にデータ転送を行ない、かつ
、その際、他方のλ(PUが受付可能状態であることを
確認の上でデータ転送を行なう場合、従来は以下のよう
に行なわれていた。
The basic configuration of a data transfer system having two transfer paths between two MPUs is shown in FIG. 1c. In such a configuration, when data is transferred bidirectionally between both MPUs, and at that time, the data is transferred after confirming that the other λ (PU) is in a receptive state. It was done like this.

とれは主MPtJから副MPUへの転送の場合を示し、
また、伝送データのデータ長はるらかじめ定め、固定長
形式にしておき、仮にここでは8ピツtとする。なお、
転送に際しての波形を皺2図に示す。定常状態では、順
転送路、逆転送路は共にLOWレベル(論理レベルのL
OVレベルを以下Lレベルと略す。同様にI(ighレ
ベルは以下Hレベルと略す。)に保たれている。まず、
主MPUは順転送路をHレベルにする(第2図の1+ 
)。これは転送の予告を行なうもので、予告信号という
。同時に逆転送路をモニタし、副MPUからの受付可能
を示す信号が来るのを待つ。副MPUは順虻送路のHレ
ベル、すなわち、予告信号を検出すると、受付準備を行
ない、逆転送路をHレベルにする(第2図のt、)。こ
れは受付可能を意味するもので、受付信号という。同時
に、副MPUは順転送路をモニタし、データが転送され
て来るのを待つ。
Tore indicates the case of transfer from the main MPtJ to the secondary MPU,
Further, the data length of the transmission data is determined in advance and set in a fixed length format, which is assumed here to be 8 pits. In addition,
The waveform during transfer is shown in Figure 2. In a steady state, both the forward transfer path and the reverse transfer path are at LOW level (logic level L).
The OV level is hereinafter abbreviated as L level. Similarly, it is maintained at I (high level is hereinafter abbreviated as H level). first,
The main MPU sets the forward transfer path to H level (1+ in Figure 2).
). This is a notice of transfer and is called a notice signal. At the same time, it monitors the reverse transfer path and waits for a signal indicating acceptance from the sub MPU. When the sub MPU detects the H level of the forward transfer path, that is, the advance notice signal, it prepares for acceptance and sets the reverse transfer path to H level (t in FIG. 2). This means that reception is possible and is called an acceptance signal. At the same time, the secondary MPU monitors the forward transfer path and waits for data to be transferred.

主MPUは逆転送路のHレベル、すなわち、受付信号を
検出するととKより、副MPUがデータ受付可能状態と
なったことを知る。ここで、この時点まで順転送路はH
レベルを保っていたが、この段階で順転送路をLレベル
にする(第2@のts )。すなわち、予告信号が終了
し、この後、データ(14〜ts)が続く。このデータ
については種々の方式があるが、笹2 rg+において
は、パルスの間隔の期間が、長期間か短期間かで、0,
1を区別する方式の例を示した。
When the main MPU detects the H level of the reverse transfer path, that is, the acceptance signal, it learns from Tok that the sub MPU is ready to accept data. Here, up to this point, the forward transfer path is H
However, at this stage, the forward transfer path is brought to L level (second @ts). That is, the warning signal ends, and then data (14-ts) continues. There are various methods for this data, but in Sasa2 rg+, the period of the pulse interval is 0, 0,
An example of a method for distinguishing 1 is shown.

また、データ長8ビツトの例を示した。この図では「0
]101001Jというデータを示している。副MPU
はこのデータの受取シを開始する。このデータ受取開始
と同時に逆転送路をLレベルに戻す。なお、データ長は
固定長にしであるので、データの終了を示すコi・ドは
必要ない。以上の手順により、主MPUから副MPUK
目的とするデータが転送される。
Also, an example of data length of 8 bits is shown. In this figure, “0”
]101001J is shown. Secondary MPU
starts receiving this data. At the same time as this data reception starts, the reverse transfer path is returned to the L level. Note that since the data length is fixed, there is no need for a code to indicate the end of data. By the above procedure, from the main MPU to the sub MPUK
The desired data is transferred.

次に副MPUから主MPUへの転送の場合であるが、こ
の場合、前記主MPUから副MPUへの転送の場合の両
MPUの立場を入換え、全く同様の手順にiつて行なう
。すなりち、副MPUは逆転送路をHレベルにすること
Kよシ予告信号を送り、主MPUU順転送路をHレベル
にすることKより受付信号を送り、副MPUはこの受付
信号を検出後、逆転送路を介してデータを転送する。
Next, in the case of transfer from the sub-MPU to the main MPU, in this case, the positions of both MPUs in the case of transfer from the main MPU to the sub-MPU are switched, and exactly the same procedure is performed. Then, the sub MPU sends a notice signal K to set the reverse transfer path to H level, sends an acceptance signal from K to set the main MPUU forward transfer path to H level, and the sub MPU detects this acceptance signal. After that, the data is transferred via the reverse transfer path.

以上のような手順で、双方向のデータ転送が可能となる
Bidirectional data transfer is possible through the steps described above.

と、ころで、この従来の方式の場合、次のような欠点が
あった。まず、主MPUと副MPUが同時にデータ転送
を開始しようとした時を考えると、この場合、主MPU
は予告信号として順転送路をHレベルにする。同時に副
MPUもデータ転送を行なおうとして−るのであるから
、予告信号として逆転送路をHレベルにする。ところが
、前述の手順から、どの副MPUからの予告信号を主M
PUは受付信号と誤認識してしまう。したがって、wU
MPUが受付可能状態でないにもかかわらず、主MPU
は副MPUに対してデータを転送してしまうことに表る
。当然このデータを副MPUは受取ることができず目的
は達せない。
However, this conventional method has the following drawbacks. First, considering the case where the main MPU and the secondary MPU try to start data transfer at the same time, in this case, the main MPU
sets the forward transfer path to H level as a warning signal. Since the sub MPU is also attempting to transfer data at the same time, the reverse transfer path is set to H level as a warning signal. However, from the above-mentioned procedure, the notice signal from which sub-MPU is
The PU mistakenly recognizes it as an acceptance signal. Therefore, wU
Although the MPU is not in a ready state, the main MPU
This is manifested in the fact that data is transferred to the secondary MPU. Naturally, the secondary MPU cannot receive this data and the purpose cannot be achieved.

し九がって、従来の方式では、両MPUが同時にデータ
転送を行なおうとした時、誤転送を生じてしまうことに
なり、確実な転送が必要とされるシステムにおいては、
この方式は適用できないことになる。また、予告信号、
受付信号を単にHレベルにするだけでなく、コードを用
いるという方式であわば、以上の欠点は無いが、この場
合、転送手順も検線となシ1両MPUの負担も大きくな
り、MPUの他の処f!jK制限を与えてしまうととK
なる。  − この発明は、このような従来方式における欠点、すなわ
ち、同時に転送を行なおうとした際の誤転送を解決した
ものである。
Therefore, in the conventional method, when both MPUs try to transfer data at the same time, an erroneous transfer occurs, and in a system where reliable transfer is required,
This method will not be applicable. In addition, warning signals,
The method of using a code instead of simply setting the reception signal to the H level does not have the above disadvantages, but in this case, the transfer procedure also requires line inspection, and the burden on the MPU in both cars increases, making the MPU Other places f! If we give jK limit, then K
Become. - This invention solves the drawback of the conventional method, namely, the erroneous transfer when attempting to perform simultaneous transfer.

マス、このシステムで転送されるデータコードの使われ
ないコードを1つ利用する。例1えば。
Mass, use one of the unused data codes transmitted by this system. Example 1:

このシステムの転送データとして2桁のBCDデータ(
8ビツト長)を′扱っているのであれば、例えばFF 
(16進表示)なるコードは使われない。このコードを
利用し、転送許°可を示す制御コードとして定めて卦く
。以下−1このコードを転送許可コードといい、この転
送許可コードは、他の一般の転送データ、すなわち、主
MPU・副MPU間で転送される目的のデータ(前述の
とおり、仮に2桁のBCDデータ)とコード長は回しで
あるから、転送上は一般の転送データと全く同様に扱え
ることになる。なお、ここで、一般の転送データに名前
を付けておき、主MPUから副MPUへ転送されるデー
タを以下データAといい、また、副MPUから主MPU
へ転送されるデータを以下データBという。
Two-digit BCD data (
8-bit length), for example, FF
The code (displayed in hexadecimal) is not used. This code is used and defined as a control code indicating transfer permission. Below-1 This code is called the transfer permission code, and this transfer permission code is used for other general transfer data, that is, the data to be transferred between the main MPU and the sub MPU (as mentioned above, if the 2-digit BCD Since the data (data) and code length are circular, it can be handled in exactly the same way as general transfer data. Note that the general transfer data is given a name, and the data transferred from the main MPU to the sub MPU is hereinafter referred to as data A, and the data transferred from the sub MPU to the main MPU is
The data transferred to is hereinafter referred to as data B.

ここで、転送方式を説明すると、まず、主MPUから副
MPUへの転送は、従来と全く同様の手段を用いる。す
なわち、主MPUの予告信号、副MPUからの受付信号
、そして主MPUからデータAを転送するという手順に
より行なわれる。
Here, to explain the transfer method, first, the transfer from the main MPU to the sub-MPU uses the same means as in the past. That is, the procedure is performed by transmitting a notice signal from the main MPU, a reception signal from the sub-MPU, and data A from the main MPU.

また、副MPUから主MPUへの転送は以下のように行
なう。その時の波形を第3図に示す。
Further, the transfer from the sub-MPU to the main MPU is performed as follows. The waveform at that time is shown in FIG.

まず、副MPUは逆転送路をHレベルにする(第3図、
tll)。これは主MPUに対して転送を行ないたいこ
とを示し、かつ、転送の許可を求めるためのもので、以
下、要求信号という。
First, the sub MPU sets the reverse transfer path to H level (Fig. 3,
tll). This signal is used to indicate to the main MPU that a transfer is desired and to request permission for the transfer, and is hereinafter referred to as a request signal.

副MPUは、この状態で受付可能状態であり、順転送路
をモニタし、主MPUから転送されてくるものを待つ。
In this state, the secondary MPU is ready for reception, monitors the forward transfer path, and waits for the transfer from the main MPU.

主MPUは要求信号を検出すると、順転送路を介して予
告信号(t12〜t13 )、続いて転送許可コードを
送る(t14〜t1.)。
When the main MPU detects the request signal, it sends a notice signal (t12-t13) and then a transfer permission code (t14-t1.) via the forward transfer path.

ここで、主MPUは受付可能状態となり、逆転送路を介
しての副MPUからの転送データ、すなわ・ち、データ
Bを待つ。なお、第3図では、転送許可コードは仮にF
F (16進表示)とした。副MPUは、との転送許可
コードを受取り開始と同時に逆転送路をLレベルに戻し
ておく。
At this point, the main MPU becomes ready for reception and waits for transfer data, ie, data B, from the sub MPU via the reverse transfer path. In addition, in Figure 3, the transfer permission code is assumed to be F.
F (hexadecimal display). The secondary MPU returns the reverse transfer path to the L level at the same time as it starts receiving the transfer permission code.

副MPUはこれを受取り、転送許可コードであることを
確認した場合(1,、)、逆転送路を介して目的とする
データB (Zsa〜t1.)を転送する。主MPUは
このデータBを受取り、目的は達せられる。
When the secondary MPU receives this and confirms that it is a transfer permission code (1, .), it transfers the target data B (Zsa to t1.) via the reverse transfer path. The main MPU receives this data B and the purpose is achieved.

ところで、tllにおいて、転送許可コードでない場合
について述べる。本来、ここでは転送許可コードが送ら
れてくるが、場合によってデータAが送られてくる。こ
の原因については後に述べるが、いずれにせよ、副MP
Uはこれを受取った後、再度最初から、すなわち、要求
信号からくり返す。
By the way, the case where the transfer permission code is not the transfer permission code in tll will be described. Normally, a transfer permission code is sent here, but in some cases data A may be sent. The reason for this will be discussed later, but in any case, the deputy MP
After U receives this, it repeats from the beginning, ie, from the request signal.

すなわち、副MPUは、tlllの時点で送られてきた
コードを調べ、そわが転送許可コードであったならt1
6以降を行なう。また、送られてきたコードがデータA
であわばこねを受取シ、その後あらためてtllより〈
シ返す。
That is, the secondary MPU checks the code sent at the time of tllll, and if the code is the transfer permission code, the sub MPU sends the code at t1.
Do steps 6 onwards. Also, the code sent is data A
I received the Awaba Kone, and then I read it again from tll.
I'll return it.

ところで、従来方式においては両MPUが同時にデータ
転送を行なおうとするとき問題を生じたが、本方式であ
れば問題が生じないことを示す。
Incidentally, in the conventional method, a problem occurred when both MPUs tried to transfer data at the same time, but this method shows that this problem does not occur.

今、両MPUが同時にデータ転送を行なおうとしたと仮
定する。まず、主MPUは順転送路をHレベルにして予
告信号を送る。これと同時に、副MPUは逆転送路をH
レベルにして要求信号を送る。この場合、主MPUFi
この要求信号を受付信号と誤a!識し、順転送路を介し
てデータAを転送する。ところが、従来方式と異なり、
副MPUはこの時点で受付可能状態であるため、この転
送データを受取る。なお、この状態が前述の「本来、転
送許可コードのところに、データAが送られてくる場合
」である。この時点で、主MPUから副MPUへのデー
タ転送は達せられ、すなわち、従来方式の様な問題は生
じない。さて、副MPUとしては、転送されてきた・も
のは転送許可コードではなく、データAであったので、
再度要求信号の出力からくり返す。この結果、第3図の
tll ” ttyの手順をたどり、副MPUから主M
PUへのデータ転送が達せられることになる。
Now, assume that both MPUs attempt to transfer data at the same time. First, the main MPU sets the forward transfer path to H level and sends a warning signal. At the same time, the secondary MPU connects the reverse transfer path to H
level and sends a request signal. In this case, the main MPUFi
This request signal is mistaken for an acceptance signal a! data A is transferred via the forward transfer path. However, unlike the conventional method,
Since the secondary MPU is in a receptive state at this point, it receives this transfer data. Note that this state corresponds to the above-mentioned "case where data A is originally sent to the transfer permission code". At this point, the data transfer from the main MPU to the secondary MPU has been completed, ie, no problems arise as in the conventional system. Now, as a secondary MPU, what was transferred was not the transfer permission code but data A, so
Repeat from outputting the request signal again. As a result, following the procedure of tll " tty in FIG.
Data transfer to the PU will be accomplished.

この発明は、以上の手段により、転送路が2本で、双方
向に、かつ、簡単な方法で両MPUの受付可能か否かを
確認の上データ転送を行なうことができ、かつ、転送ミ
スのない確実なデータ転送方式を提供することができる
ものである。
With the above means, the present invention can perform data transfer in both directions with two transfer paths and after confirming whether or not both MPUs can accept data in a simple manner, and also prevents transfer errors. It is possible to provide a reliable data transfer method without any problems.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は2本の転送路を持つデータ転送システムの基本
構成ブロック図、第2図は従来の転送方式の波形図、第
3図はこの発明による逆方向転送の波形図である。
FIG. 1 is a basic configuration block diagram of a data transfer system having two transfer paths, FIG. 2 is a waveform diagram of a conventional transfer method, and FIG. 3 is a waveform diagram of reverse direction transfer according to the present invention.

Claims (1)

【特許請求の範囲】[Claims] 2個のマイクロプロセッサC以下それぞhを主MPU、
副M P Uという)からなる電子機器制御システムに
おいて、主MPUの出力専用端子と、副MPUの入力専
用端子とを結ぶ転送路(以下順転送路という)と、主M
 P TJの人力専用端子と副MPUの出力専用端子と
を結ぶ転送路(以下逆転送路という)との2本の転送路
属よって両MPUが結ばれており、主MPUから副MP
Uに対してデータ転送を行なう場合、主MPUは順転送
路を介し・て予告信号を送り、それに対しllMPU−
が逆転送路を介して受付信号を送ってきた時、順転送路
を介して固定長形式の目的データを転送する手段を用い
、また、副MPUから主、MPUに対してデータ転送を
行なう場合、副MPUは逆転送路を介し要求信号を送り
、それに対し主MPUが1転送路を介して予告信号、続
いて固定長形式の転送許可コードを送って色だ時、逆転
送路を介して固定長形式の目的データを転送する手段を
用い、こわらの手段により2本の伝送路にて双方向のデ
ータ転送を行なうことを特徴としたデータ転送方式。
Two microprocessors C and below, h as the main MPU,
In an electronic equipment control system consisting of a secondary MPU (hereinafter referred to as a forward transfer path), a transfer path (hereinafter referred to as a forward transfer path) connecting an output-only terminal of the main MPU and an input-only terminal of the sub-MPU;
Both MPUs are connected by two transfer paths (hereinafter referred to as reverse transfer paths) that connect the human power-only terminal of the P TJ and the output-only terminal of the sub-MPU.
When performing data transfer to U, the main MPU sends a notice signal via the forward transfer path, and in response,
When the MPU sends an acceptance signal via the reverse transfer path, a method is used to transfer the target data in fixed length format via the forward transfer path, and data is transferred from the secondary MPU to the main MPU. , the secondary MPU sends a request signal via the reverse transfer path, and in response, the main MPU sends a notice signal via one transfer path, followed by a transfer permission code in fixed length format, and when it is red, the request signal is sent via the reverse transfer path. A data transfer method that uses a means to transfer target data in a fixed length format and performs bidirectional data transfer over two transmission lines using stiff means.
JP56152801A 1981-09-26 1981-09-26 Data transfer system Granted JPS5854426A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56152801A JPS5854426A (en) 1981-09-26 1981-09-26 Data transfer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56152801A JPS5854426A (en) 1981-09-26 1981-09-26 Data transfer system

Publications (2)

Publication Number Publication Date
JPS5854426A true JPS5854426A (en) 1983-03-31
JPS6110864B2 JPS6110864B2 (en) 1986-03-31

Family

ID=15548445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56152801A Granted JPS5854426A (en) 1981-09-26 1981-09-26 Data transfer system

Country Status (1)

Country Link
JP (1) JPS5854426A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014078859A (en) * 2012-10-11 2014-05-01 Fuji Electric Co Ltd Signal transmission device and switching power supply

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11328207B2 (en) 2018-08-28 2022-05-10 Cerebras Systems Inc. Scaled compute fabric for accelerated deep learning
WO2020044238A1 (en) 2018-08-29 2020-03-05 Cerebras Systems Inc. Processor element redundancy for accelerated deep learning
WO2020044208A1 (en) 2018-08-29 2020-03-05 Cerebras Systems Inc. Isa enhancements for accelerated deep learning

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014078859A (en) * 2012-10-11 2014-05-01 Fuji Electric Co Ltd Signal transmission device and switching power supply

Also Published As

Publication number Publication date
JPS6110864B2 (en) 1986-03-31

Similar Documents

Publication Publication Date Title
US4009469A (en) Loop communications system with method and apparatus for switch to secondary loop
JPS5837736B2 (en) Serial data transmission method
JPS5854426A (en) Data transfer system
JPH0448013B2 (en)
JPH10126463A (en) Method for checking completeness of full duplex serial transmission
JP3459075B2 (en) Synchronous serial bus method
JPH04326828A (en) Control circuit for half double/simplex interface in communication system
JP3451628B2 (en) 4-wire synchronous serial communication system
US4255813A (en) Dicode transmission system
JP2003124947A (en) Daisy chain data input/output system by serial communication system
JPS6260860B2 (en)
JPS59225646A (en) Time division multiplex transmission system
JPH0191543A (en) Serial data transfer system
JPH0426917Y2 (en)
JP3352607B2 (en) Serial bus connection device
JPS6160164A (en) Data transfer device
JPS584364B2 (en) Data monitoring method
JPS61227451A (en) Integrated circuit for serial data communication control
JPS6347294B2 (en)
JPH03270341A (en) Bus connection circuit
JPH0449431A (en) Interface circuit with testing function
JPS6061857A (en) Input and output data control system
JPH04278742A (en) Method of detecting error in reception data
JPH11284605A (en) Information processing system and its serial communication method
JPS6158857B2 (en)