JPS5853796B2 - Banknote authenticity determination method - Google Patents

Banknote authenticity determination method

Info

Publication number
JPS5853796B2
JPS5853796B2 JP53053900A JP5390078A JPS5853796B2 JP S5853796 B2 JPS5853796 B2 JP S5853796B2 JP 53053900 A JP53053900 A JP 53053900A JP 5390078 A JP5390078 A JP 5390078A JP S5853796 B2 JPS5853796 B2 JP S5853796B2
Authority
JP
Japan
Prior art keywords
banknote
detection means
data
pattern
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53053900A
Other languages
Japanese (ja)
Other versions
JPS54145599A (en
Inventor
道明 橋本
謹一 木寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Priority to JP53053900A priority Critical patent/JPS5853796B2/en
Publication of JPS54145599A publication Critical patent/JPS54145599A/en
Publication of JPS5853796B2 publication Critical patent/JPS5853796B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 この発明は紙幣真偽判別方式に関し、特にたとえば、貨
幣取扱機に挿入される紙幣が正規の紙幣であるか否かを
判別するような紙幣真偽判別方式最近では銀行などにお
いて、両替機や現全自動預金機などの貨幣取扱機が設置
されている。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a banknote authenticity determination system, and in particular, for example, a banknote authenticity determination system that determines whether or not a banknote inserted into a coin handling machine is a genuine banknote. Currency handling machines such as currency exchange machines and automatic deposit machines are installed at these facilities.

このような貨幣取扱機は顧客が紙幣を挿入した際、内蔵
すれるピルチェッカによってその紙幣が正規な紙幣であ
るかを検知するとともにその金種を判別している。
When a customer inserts a bill into such a bill handling machine, a built-in pill checker detects whether the bill is a legitimate bill and also determines its denomination.

第1図はこの発明の背景となる貨幣取扱機のブロック図
である。
FIG. 1 is a block diagram of a money handling machine which is the background of this invention.

以下に、第1図を参照して従来の貨幣取扱機における挿
入された紙幣が正規な紙幣であるか否かを判別する真偽
判別方式について説明する。
Hereinafter, with reference to FIG. 1, a description will be given of an authenticity determination method for determining whether or not an inserted banknote in a conventional money handling machine is a genuine banknote.

構成において、貨幣取扱機はピルチェッカ1と制御部2
とからなる。
In the configuration, the money handling machine includes a pill checker 1 and a control unit 2.
It consists of

ピルチェッカ1は顧客の挿入した紙幣が正規な紙幣であ
るかを検知するものであって、検知器12〜16を含む
The pill checker 1 detects whether the banknotes inserted by the customer are legitimate banknotes, and includes detectors 12 to 16.

より詳しく述べると、検知器12は紙幣11の幅を検知
するものであり、また紙幣11が挿入されたことを検知
する検知器として兼用される。
More specifically, the detector 12 is for detecting the width of the banknote 11, and also serves as a detector for detecting that the banknote 11 has been inserted.

検知器13は紙幣11を四つ折にして挿入されたとき紙
幣11が短かいことを検知する。
The detector 13 detects that the banknote 11 is short when the banknote 11 is folded into four and inserted.

検知器14は紙幣11の長さ方向の一方端を検知し、検
知器15は紙幣11の長さ方向の他方端を検知して紙幣
11の長さが正規の紙幣より短かくないかを検知し、検
知器16は同様に紙幣11の長さが長くないかを検知す
るものである。
The detector 14 detects one end of the banknote 11 in the length direction, and the detector 15 detects the other end of the banknote 11 in the length direction to determine whether the length of the banknote 11 is shorter than a regular banknote. However, the detector 16 similarly detects whether the banknote 11 is long.

また、2個の光の透過量検知器17L172は紙幣11
に光を照射したとき、その透過量を検知するものである
In addition, the two light transmission amount detectors 17L172 are connected to the banknotes 11.
When light is irradiated onto the sensor, the amount of light transmitted is detected.

色調検知器18は、紙幣11の印刷面の色調を検知し、
磁気検知器19は紙幣11の印刷面に分布している磁気
を検知する。
The color tone detector 18 detects the color tone of the printed surface of the banknote 11,
The magnetic detector 19 detects magnetism distributed on the printed surface of the banknote 11.

前記検知器171,172,18,19によって検知さ
れた読取データは、ピルチェッカ(以下BCR)制御回
路22に与えられる。
The read data detected by the detectors 171, 172, 18, and 19 is provided to a pill checker (hereinafter referred to as BCR) control circuit 22.

BCR制御回路22は検知器12〜19が紙幣11のそ
れぞれのデータを読取ったとき、プログラムの動作に関
係なくDMA制御により、その読取りデータをメモリ2
5に記憶される。
When the detectors 12 to 19 read data on each banknote 11, the BCR control circuit 22 stores the read data in the memory 2 by DMA control regardless of program operation.
5 is stored.

このBCR制御回路22には、パルス発振器23かもパ
ルス信号が与えられる。
A pulse signal is also given to this BCR control circuit 22 by a pulse oscillator 23 .

パルス発振器23は紙幣11がピルチェッカ1に挿入さ
れた際の紙幣搬送速度に同期したパルス円板からの信号
を波形整形してパルス信号を導出する。
The pulse oscillator 23 generates a pulse signal by shaping the signal from the pulse disk in synchronization with the banknote transport speed when the banknote 11 is inserted into the pill checker 1.

また、このパルス発振器23の出力はアドレス設定回路
3に与えられる。
Further, the output of this pulse oscillator 23 is given to the address setting circuit 3.

アドレス設定回路3は、BCR制御回路22から与えら
れる紙幣11の読取りデータとパルス信号とに基づいて
、メモリ25のアドレスを設定し、そのアドレスに読取
りデータを記憶させる。
The address setting circuit 3 sets an address in the memory 25 based on the read data of the banknote 11 and the pulse signal given from the BCR control circuit 22, and stores the read data at the address.

前記アドレス設定回路3によって設定されたアドレス信
号201と読取りデータ信号202とは、ゲート回路2
4に与えられる。
The address signal 201 and read data signal 202 set by the address setting circuit 3 are transmitted to the gate circuit 2.
given to 4.

ゲート回路24はBCR制御回路22からのDMA制御
信号203に基づいてアドレス設定回路3からのデータ
信号202およびアドレス信号201と、後述の中央処
理装置(以下CPU)21から与えられるアドレス信号
205およびデータ信号206とを切り替える。
The gate circuit 24 receives a data signal 202 and an address signal 201 from the address setting circuit 3 based on a DMA control signal 203 from the BCR control circuit 22, and an address signal 205 and data given from a central processing unit (hereinafter referred to as CPU) 21, which will be described later. The signal 206 is switched.

このゲート回路24によって切り替えられたアドレス信
号およびデータ信号はメモリ25に与えられる。
The address signal and data signal switched by gate circuit 24 are applied to memory 25.

メモリ25は、たとえばランダムアクセスメモリなどに
よって構成される。
The memory 25 is composed of, for example, a random access memory.

このメモリ25はゲート26からの制御信号によって、
書込みまたは読出し制御が行なわれる。
This memory 25 is controlled by a control signal from a gate 26.
Write or read control is performed.

ゲート26はBCR制御回路22からのDMA制御信号
203に基づいてBCR制御回路22からのWRITE
コマンド信号207とCPU21からの制御信号208
とを切り替える。
The gate 26 receives the WRITE from the BCR control circuit 22 based on the DMA control signal 203 from the BCR control circuit 22.
Command signal 207 and control signal 208 from CPU 21
Switch between.

前記CP U 21はリードオンメモリ27に記憶され
ているプログラムに基づいてデータを転送したり各制御
機器を制御するものである。
The CPU 21 transfers data and controls each control device based on a program stored in the read-on memory 27.

また、CPU21はBCR制御回路22からDMA要求
信号が与えられたとき、DMA許可信号をBCR制御回
路22に与える。
Further, when the CPU 21 receives a DMA request signal from the BCR control circuit 22, the CPU 21 provides a DMA permission signal to the BCR control circuit 22.

さらに、CPU21に関連して金種、金額指定器28や
表示器29などが設けられる。
Furthermore, a denomination and amount designator 28, a display 29, etc. are provided in connection with the CPU 21.

動作において、貨幣取扱機の紙幣挿入口(図示せず)に
紙幣11が挿入されると、検知器12〜19はそれぞれ
所定のデータを検知する。
In operation, when a banknote 11 is inserted into a banknote insertion slot (not shown) of a banknote handling machine, the detectors 12 to 19 each detect predetermined data.

すなわち、検知器12,12は紙幣11の幅が正常であ
るかを検知し、検知器14,15,16は紙幣11の長
さが正常であるかを検知する。
That is, the detectors 12, 12 detect whether the width of the banknote 11 is normal, and the detectors 14, 15, 16 detect whether the length of the banknote 11 is normal.

そして、透過量検知器17L172がそれぞれの出力を
BCR制御回路22に与えたとき、BCR制御回路22
はCPU21にDMA要求信号を与える。
Then, when the transmission amount detector 17L172 gives each output to the BCR control circuit 22, the BCR control circuit 22
gives a DMA request signal to the CPU 21.

応して、CPU21はDMA許可信号をBCR制御回路
22に与える。
In response, the CPU 21 provides a DMA permission signal to the BCR control circuit 22.

BCR制御回路22はDMA制御が許可されたことに基
づいて、DMA制御信号203をゲート回路24とゲー
ト26とに与え、それぞれをDMA制御用に切り替える
Based on permission for DMA control, the BCR control circuit 22 applies a DMA control signal 203 to the gate circuit 24 and the gate 26, and switches each of them for DMA control.

したがって、アドレス設定回路3からのアドレス信号2
01とデータ信号202とはゲート回路24を介してメ
モリ25に与えられる。
Therefore, address signal 2 from address setting circuit 3
01 and the data signal 202 are applied to the memory 25 via the gate circuit 24.

さらに、BCR制御回路22からのWRITEコマンド
信号がゲート26を介してメモリ25に与えられるため
、メモリ25の書込みが可能になる。
Furthermore, since the WRITE command signal from the BCR control circuit 22 is applied to the memory 25 via the gate 26, writing to the memory 25 becomes possible.

一方、パルス発振器23は紙幣11の搬送速度に比例し
たパルス信号をBCR制御回路22とアドレス設定回路
3とに与える。
On the other hand, the pulse oscillator 23 provides a pulse signal proportional to the transport speed of the banknote 11 to the BCR control circuit 22 and the address setting circuit 3.

それとともに、BCR制御回路22は磁気検知器19、
色調検知器18、透過量検知器17L172のそれぞれ
の読取りデータをアドレス設定回路3に与える。
At the same time, the BCR control circuit 22 includes a magnetic detector 19,
The read data of the color tone detector 18 and the transmission amount detector 17L172 is provided to the address setting circuit 3.

アドレス設定回路3はパルス信号によって、たとえば1
枚の紙幣11のたとえば160箇所の読取りデータをサ
ンプリングする。
The address setting circuit 3 is set to 1, for example, by a pulse signal.
For example, reading data at 160 locations on a banknote 11 is sampled.

さらに、サンプリングした出力をディジタル値に変換し
、そのディジタル値をそれぞれメモリ25にストアさせ
る。
Furthermore, the sampled outputs are converted into digital values, and the digital values are stored in the memory 25, respectively.

このようにして、第2A図に示すように、磁気検知器1
9の読取りデータ、色調検知器18の読取りデータ、透
過量検知器171の読取りデータおよび透過量検知器1
72の読取りデータの4種類の読取りデータが紙幣11
のたとえば160箇所を読取った順にストアされる。
In this way, as shown in FIG. 2A, the magnetic detector 1
9 reading data, color tone detector 18 reading data, transmission amount detector 171 reading data, and transmission amount detector 1
Four types of read data of 72 read data are banknotes 11
For example, 160 locations are stored in the order they are read.

なお、図においてはFF(16進数)箇所のサンプリン
グエリアを示している。
Note that the figure shows sampling areas at FF (hexadecimal) locations.

そして、1枚の紙幣11の読取りデータを読取ったのち
、BCR制御回路22はDMA制御信号203をオフに
する。
After reading the read data of one banknote 11, the BCR control circuit 22 turns off the DMA control signal 203.

そして、CPU21はメモリ25にストアした第2A図
に示す読取りデータをメモリ25の他のアドレスに記憶
している正規な紙幣の標準データと比較するために、第
2B図に示すように磁気検知器19の読取りデータ、色
調検知器18の読取りデータ、透過量検知器171の読
取りデータおよび透過量検知器172の読取りデータ別
にそれぞれ分類処理する。
Then, in order to compare the read data shown in FIG. 2A stored in the memory 25 with the standard data of regular banknotes stored in other addresses of the memory 25, the CPU 21 uses a magnetic detector as shown in FIG. 2B. 19, the color tone detector 18, the transmission amount detector 171, and the transmission amount detector 172.

そして、この分類処理した読取りデータと標準データと
を比較し、それぞれのデータが一致しているか否かを判
別するとともにその紙幣の金種を判別している。
The classified read data and standard data are then compared to determine whether the respective data match or not, and the denomination of the banknote is determined.

このように、従来の方式では、検知器によって紙幣11
の長さが正常であるか否かを判断するために3個の検知
器14,15,16を必要とする。
In this way, in the conventional system, the detector detects the banknote 11.
Three detectors 14, 15, and 16 are required to determine whether the length is normal or not.

また、単に紙幣11が長いか又は短かいかしか判別しか
できないため、紙幣11の正確な長さを判別することが
できない。
Furthermore, since it is only possible to determine whether the banknote 11 is long or short, the exact length of the banknote 11 cannot be determined.

さらに、検知器171゜172.18,19で読取った
それぞれのデータをメモリに1次記憶し、後処理として
そのデータを検知器別に分類処理する必要があった。
Furthermore, it was necessary to temporarily store the data read by the detectors 171, 172, 18, and 19 in a memory, and to classify the data by detector as post-processing.

そのため、データの分類処理のためのプログラムを必要
とし、リードオンリメモリの容量を大きくしなげればな
らないとともに、その処理のための時間を必要とすると
いう問題点があった。
Therefore, there are problems in that a program for data classification processing is required, the capacity of the read-only memory must be increased, and time is required for the processing.

そこで、この発明は紙幣の長さを検知するための専用の
検知器を設けることなく、簡単な構成であり、かつ正確
な紙幣の長さを検知して、正規な紙幣であるか否かを判
別し得る紙幣真偽判別方式を提供することを目的とする
Therefore, the present invention has a simple structure and accurately detects the length of a banknote, without providing a dedicated detector for detecting the length of the banknote, to determine whether or not the banknote is a genuine banknote. The purpose of the present invention is to provide a method for determining the authenticity of banknotes.

この発明(第1発明)の他の目的は、複数のパターン検
知手段の読取りデータを、記憶手段に順次ストアさせる
ための計数手段を紙幣の長さを計数するための計数手段
として利用して構成を簡単にした紙幣真偽判別方式を提
供することである。
Another object of the present invention (first invention) is to utilize a counting means for sequentially storing read data of a plurality of pattern detection means in a storage means as a counting means for counting the length of banknotes. An object of the present invention is to provide a method for determining authenticity of banknotes that simplifies the process.

さらに、この発明(第2発明)の他の目的は、検知器に
よって検知した複数の読取りデータを最初から検知器別
に分類して、その紙幣が正規な紙幣であるか否かを判別
し得る紙幣真偽判別方式を提供することである。
Furthermore, another object of the present invention (second invention) is to classify a plurality of read data detected by a detector by detector from the beginning to determine whether or not the banknote is a regular banknote. The purpose is to provide a method for determining authenticity.

第1発明は要約すれば、紙幣検知手段が紙幣を検知した
ことに応答上で、計数手段によって紙幣の搬送速度に比
例したパルス信号を計数し、計数手段出力に基づいて紙
幣のパターンを測定する複数のパターン検知手段からの
読取りデータを個別に選択するとともに、記憶手段のア
ドレスを指定して前記選択された読取りデータを記憶さ
せ、紙幣検知手段が紙幣を検知しなくなったことに応答
して前記計数手段の計数値と予め記憶している紙幣の長
さに関する情報とを比較することにより紙幣の長さが適
正であるか否かを判別し、記憶手段に記憶している読取
りデータと予め記憶している標準的なパターンとを比較
することによって紙幣ツバターンが適正であるか否かを
判別するようにしたものである。
To summarize, the first invention includes, in response to the detection of a banknote by the banknote detection means, a pulse signal proportional to the conveyance speed of the banknote by the counting means, and a pattern of the banknote is measured based on the output of the counting means. While individually selecting read data from a plurality of pattern detection means, specifying an address of a storage means to store the selected read data, and in response to the bill detection means no longer detecting a bill, It is determined whether or not the length of the banknote is appropriate by comparing the counted value of the counting means with information on the length of the banknote stored in advance, and the read data stored in the storage means and the information stored in advance are determined. It is determined whether or not the bill bill pattern is appropriate by comparing it with a standard pattern.

第2発明は、前記計数手段はパルス信号を計数する第1
の計数手段と第1の計数手段の最上位出力信号を計数す
る第2の計数手段とから成り、第1の計数手段によって
前記読取りデータを選択するとともに、記憶手段の複数
の記憶領域を順次指定し、第2の計数手段出力によって
前記指定された記憶領域内のアドレスを指定して読取り
データをそれぞれ対応する記憶領域に順次記憶させるよ
うにしたものである。
In a second aspect of the invention, the counting means includes a first counting means for counting pulse signals.
and a second counting means for counting the highest output signal of the first counting means, and the first counting means selects the read data and sequentially specifies a plurality of storage areas of the storage means. The address within the specified storage area is designated by the output of the second counting means, and the read data is sequentially stored in the corresponding storage area.

以下に、図面に示す実施例とともに、この発明をより具
体的に説明する。
The present invention will be described in more detail below with reference to embodiments shown in the drawings.

第3図はこの発明の一実施例の概略のブロック図である
FIG. 3 is a schematic block diagram of an embodiment of the present invention.

図において、このブロック図は以下の点を除いて第1図
に示したブロック図と同一であるため、同一部分には同
一の参照数字を示し、その詳細な説明を詳略する。
In the figure, since this block diagram is the same as the block diagram shown in FIG. 1 except for the following points, the same parts are denoted by the same reference numerals, and the detailed explanation thereof will be omitted.

すなわち、検知器は第1図に示した紙幣11の長さを読
取るための検知器14,15,16を不要にしたもので
ある。
That is, the detector eliminates the need for the detectors 14, 15, 16 for reading the length of the banknote 11 shown in FIG.

そして、光の透過量検知器171,172は紙幣11が
ピルチェッカ1内を搬送されるとき、その紙幣11の光
の透過量を測定するとともに、その透過量の変化によっ
て搬送される紙幣11の有無を検知している。
The light transmission amount detectors 171 and 172 measure the amount of light transmitted through the banknote 11 when the banknote 11 is conveyed inside the pill checker 1, and detect whether or not there is a banknote 11 being conveyed based on the change in the transmission amount. is being detected.

そして光の透過量検知器171゜172が紙幣11を検
知しなくなったとき、その波形の急激な立上りまたは立
下りにもとづいて、BCR制御回路22は、長さ読取信
号をアドレス設定回路3に与える。
When the light transmission amount detectors 171 and 172 no longer detect the bill 11, the BCR control circuit 22 provides a length reading signal to the address setting circuit 3 based on the sudden rise or fall of the waveform. .

また、パルス発振器23は紙幣11が1 vtm搬送さ
れる毎に8個のパルス信号を導出するように設定される
Further, the pulse oscillator 23 is set to derive eight pulse signals every time the banknote 11 is conveyed by 1 vtm.

さらに、メモリ25には第2B図に示すように、紙幣1
1の1mm以下の長さデータと1山以上の長さデータを
ストアするための領域2a、2bが設けられる。
Furthermore, as shown in FIG. 2B, the memory 25 stores banknotes 1
Areas 2a and 2b are provided for storing length data of 1 mm or less and length data of one peak or more.

第4図はこの発明の一実施例が適用されるアドレス設定
回路のブロック図である。
FIG. 4 is a block diagram of an address setting circuit to which an embodiment of the present invention is applied.

なお、このアドレス設定回路は第1図に示したアドレス
設定回路3として用いられるものである。
Note that this address setting circuit is used as the address setting circuit 3 shown in FIG.

前記パルス発振器23からのパルス信号は8進カウンタ
31に与えられる。
The pulse signal from the pulse oscillator 23 is applied to an octal counter 31.

8進カウンタ31はパルス信号を計数して、その3ビツ
トの計数出力を紙幣1101間以下の長さデータとして
一時記憶回路33に与える。
The octal counter 31 counts the pulse signals and provides the 3-bit count output to the temporary storage circuit 33 as data of the length of the banknotes 1101 or less.

また、8進カウンタ31の3ビツト出力のうちB、C出
力は、デコーダ32とメモリ25の記憶領域を読取デー
タ別に分割するためのアドレス信号AD8.AD9とし
てアドレスゲート回路39とに与えられる。
Of the 3-bit outputs of the octal counter 31, the B and C outputs are address signals AD8. It is applied to the address gate circuit 39 as AD9.

前記デコーダ32は8進カウンタ31の出力をデコード
して、マルチプレクサ35のA −D入力に与える。
The decoder 32 decodes the output of the octal counter 31 and applies it to the A-D inputs of the multiplexer 35.

このマルチプレクサ35には、前記BCR制御回路22
から磁気データと色調データと透過量データ1と透過量
データ2との読取データが与えられる。
This multiplexer 35 includes the BCR control circuit 22
The read data of magnetic data, color tone data, transmission amount data 1, and transmission amount data 2 are given from.

このマルチプレクサ35は、デコーダ32の出力に基づ
いてアナログ値としての読取りデータをそれぞれ選択し
てA −D変換回路36に与える。
The multiplexer 35 selects read data as analog values based on the output of the decoder 32 and supplies the selected data to the A-D conversion circuit 36 .

A−D変換回路36は、その読取りデータをディジタル
値に変換して直並列変換回路37に与える。
The A/D conversion circuit 36 converts the read data into a digital value and supplies it to the serial/parallel conversion circuit 37 .

直並列変換回路37はビット直列の読取りデータをビッ
ト並列に変換するためのものであって、そのビット並列
の出力をデータゲート回路38に与える。
The serial-to-parallel conversion circuit 37 is for converting bit-serial read data into bit-parallel data, and provides the bit-parallel output to the data gate circuit 38 .

データゲート回路38は、透過量検知器171,172
が搬送される紙幣11の長さ方向の一方端から他方端ま
でを検知し終えたことに応答して、直並列変換回路37
から与えられる読取りデータと後述の紙幣11の長さデ
ータとを切換える。
The data gate circuit 38 includes transmission amount detectors 171 and 172.
In response to the completion of detecting the length of the banknote 11 from one end to the other end in the length direction, the serial/parallel conversion circuit 37
The reading data given from the banknote 11 and the length data of the banknote 11, which will be described later, are switched.

このデータゲート回路38の出力DBO〜DB7は前記
メモリ25にデータ信号として与えられる。
Outputs DBO to DB7 of this data gate circuit 38 are given to the memory 25 as data signals.

また、前記8進カウンタ31の最上位桁のC出力はアド
レスカウンタ35の計数入力に与えられる。
Further, the C output of the most significant digit of the octal counter 31 is given to the counting input of the address counter 35.

アドレスカウンタ35は2個の16進カウンタ351.
352から成り、8進カウンタ31のC出力を計数する
ことによって、その出力は紙幣11の長さの1間以上の
長さデータになるとともに、メモリ25の検知器171
,172,18゜19別の記憶領域のアドレスを指定す
るために用いられる。
The address counter 35 consists of two hexadecimal counters 351.
352, and by counting the C output of the octal counter 31, the output becomes length data of one or more lengths of the banknote 11, and the detector 171 of the memory 25
, 172, 18° 19 Used to specify the address of another storage area.

このアドレスカウンタ35のそれぞれ出力は前記一時記
憶回路33およびアドレスゲート回路34にADD〜A
D7DMA許可信号れる。
The outputs of the address counter 35 are sent to the temporary storage circuit 33 and the address gate circuit 34 from ADD to A.
D7DMA permission signal is received.

一時記憶回路33はレジスタ等で構成され、前記紙幣1
1の1u以下の長さデータと1 mm以上の長さデータ
とを一時記憶し、それぞれの出力を長さデータゲート回
路34に与える。
The temporary storage circuit 33 is composed of a register or the like, and stores the banknote 1
The length data of 1 u or less and the length data of 1 mm or more are temporarily stored, and the respective outputs are given to the length data gate circuit 34.

長さデータゲート回路34は、後述の単安定マルチバイ
ブレーク42の出力に基づいて、紙幣1101山以下の
長さデータと1■以上の長さデータとを切換えて前記デ
ータゲート回路38に与える。
The length data gate circuit 34 switches the length data of less than 1101 stacks of banknotes and the length data of 1 square or more based on the output of a monostable multi-bi break 42, which will be described later, and supplies the data to the data gate circuit 38.

前記長さ読取信号は、第1の単安定マルチバイブレーク
40に与えられる。
The length read signal is applied to a first monostable multi-bi break 40.

第1の単安定マルチバイブレータ40は長さ読取信号の
立下りのタイミング、すなわち紙幣11を検知しなくな
ったときから成る一定期間ハイレベル(以下「H」)の
ゲート信号を導出して第2の単安定マルチバイブレータ
41に与える。
The first monostable multivibrator 40 derives a gate signal at a high level (hereinafter referred to as "H") for a certain period of time consisting of the falling timing of the length reading signal, that is, when the banknote 11 is no longer detected, and generates a gate signal at a high level (hereinafter referred to as "H"). It is applied to the monostable multivibrator 41.

第2の単安定マルチバイブレータ41は第1の単安定マ
ルチバイブレータ40がローレベル(以下「L」)に立
下ったタイミングから一定期間rHJのゲート信号を導
出する。
The second monostable multivibrator 41 derives a gate signal of rHJ for a certain period from the timing when the first monostable multivibrator 40 falls to a low level (hereinafter referred to as "L").

このゲート信号は前記データゲート回路38と前記アド
レスゲート回路39とを切換えるために用いられる。
This gate signal is used to switch between the data gate circuit 38 and the address gate circuit 39.

さらに、単安定マルチバイブレーク40の出力は第3の
単安定マルチバイブレーク42に与えられる。
Furthermore, the output of the monostable multi-by break 40 is provided to a third mono-stable multi-by break 42 .

単安定マルチバイブレータ42は前記長さデータゲート
回路34を切換えるとともに、加算器43に与えられる
A monostable multivibrator 42 switches the length data gate circuit 34 and is applied to an adder 43.

この、加算器43には、l vtm以上の長さデータを
メモリ25のアドレス「0400」にストアするために
、アドレス設定用スイッチ44が接続されている。
An address setting switch 44 is connected to this adder 43 in order to store length data of lvtm or more at address "0400" of the memory 25.

また、加算器43は単安定マルチバイブレータ42から
のゲート信号がrLJのとき、前記アドレスを+1して
メモリ2501 mm以下の長さデータをストアするた
めのアドレス「0401Jを指定する。
Further, when the gate signal from the monostable multivibrator 42 is rLJ, the adder 43 adds 1 to the address to designate the address "0401J" for storing length data of 2501 mm or less in the memory.

この加算器43の出力は、アドレスゲート回路39に与
えられる。
The output of this adder 43 is given to an address gate circuit 39.

また、メモリ25の上位ビン)ADA−ADFは任意の
記憶エリアを設定すればよいが、第2B図のようにアド
レス設定する場合は上位6ビツトはすべてII OII
であるので、スイッチ45によってrLlに設定される
Also, any storage area can be set for the upper bin (ADA-ADF) of the memory 25, but if the address is set as shown in Figure 2B, all the upper 6 bits are II OII.
Therefore, the switch 45 sets it to rLl.

アドレスゲート回路39は前記第2の単安定マルチバイ
ブレータ41の出力に基づいて、読取りデータをメモリ
25にストアするためのアドレスと加算器43からの長
さデータをメモリ25にストアするためのアドレスとを
切換える。
Based on the output of the second monostable multivibrator 41, the address gate circuit 39 determines an address for storing the read data in the memory 25 and an address for storing the length data from the adder 43 in the memory 25. Switch.

第5図はこの発明の一実施例の動作を説明するための波
形図である。
FIG. 5 is a waveform diagram for explaining the operation of an embodiment of the present invention.

次に、第2B図〜第5図を参照して、この発明の一実施
例の動作を具体的に説明する。
Next, the operation of one embodiment of the present invention will be specifically described with reference to FIGS. 2B to 5.

顧客が紙幣11を紙幣挿入口に挿入すると、検知器12
,12がこれを検知して紙幣11は一定の搬送速度でピ
ルチェッカ1内に送られる。
When the customer inserts the banknote 11 into the banknote insertion slot, the detector 12
, 12 detect this, and the banknote 11 is sent into the pill checker 1 at a constant transport speed.

すると、検知器17L172,18゜19はそれぞれの
読取りデータを測定して、BCR制御回路22に与える
Then, the detectors 17L172, 18.degree. 19 measure the respective read data and provide it to the BCR control circuit 22.

また、パルス発振器23は、第5図aに示すように紙幣
11が178 mm移動する毎に1個のパルスを導出す
る。
Further, the pulse oscillator 23 generates one pulse every time the banknote 11 moves 178 mm, as shown in FIG. 5a.

まず、検知器17L172が紙幣を検知したことに応し
てBCR制御回路22は、CPU21にDMA要求信を
与えるとともに、読取りデータをマルチプレクサ35に
与える。
First, in response to the detection of a banknote by the detector 17L172, the BCR control circuit 22 provides a DMA request signal to the CPU 21 and provides read data to the multiplexer 35.

CPU21はDMA制御が可能であれば、第5図すに示
すDMA許可信号をBCR制御回路22に与える。
If DMA control is possible, the CPU 21 provides a DMA permission signal shown in FIG. 5 to the BCR control circuit 22.

BCR制御回路22はDMA許可信号が与えられたこと
に応答して、アドレス設定回路3にリセット信号(第5
図C)を与える。
In response to being given the DMA permission signal, the BCR control circuit 22 sends a reset signal (fifth
Figure C) is given.

それによって、8進カウンタ31゜アドレスカウンタ3
5がそれぞれリセット(第5図d=i)される。
Thereby, the octal counter 31° address counter 3
5 are respectively reset (d=i in FIG. 5).

したがって、アドレスゲート回路39のADO〜ADF
入力は論理1−0000Jになる。
Therefore, ADO to ADF of the address gate circuit 39
The input will be logic 1-0000J.

ここで、アドレスゲート回路39はアドレスカウンタ3
5側に切換えられているため、前記アドレス信号r00
00Jはメモリ25に与えられる。
Here, the address gate circuit 39 is connected to the address counter 3.
Since the address signal r00 is switched to the 5 side, the address signal r00
00J is given to memory 25.

また、デコーダ32は8進カウンタ31の出力をデコー
ドして、マルチプレクサ35に与えて磁気検知器19の
読取りデータを選択させる。
Further, the decoder 32 decodes the output of the octal counter 31 and supplies it to the multiplexer 35 to select the data read by the magnetic detector 19.

マルチプレクサ35によって選択されたアナログ値の磁
気検知器19の読取りデータは、A−り変換回路36に
よってビット直列のディジタル値に変換され、さらに直
並列変換回路37によってビット並列の信号に変換され
、データゲート回路38に与えられる。
The read data of the magnetic detector 19 of the analog value selected by the multiplexer 35 is converted into a bit-serial digital value by the A-reconversion circuit 36, and further converted into a bit-parallel signal by the serial-parallel conversion circuit 37, and the data The signal is applied to the gate circuit 38.

データゲート回路38は読取データ側に切換えられてい
るため、磁気データは第2B図に示すようにメモリ25
のアドレス1−0000Jにストアされる。
Since the data gate circuit 38 is switched to the read data side, the magnetic data is stored in the memory 25 as shown in FIG. 2B.
is stored at address 1-0000J.

一方、パルス発振器23からのパルス信号は、BCR制
御回路22とアドレス設定回路3とに与えられる。
On the other hand, a pulse signal from the pulse oscillator 23 is given to the BCR control circuit 22 and the address setting circuit 3.

アドレス設定回路3の8進カウンタ31は、最初と2番
目のパルス信号を計数し、そのB、C出力「1、OJ(
第5図e、f)をアドレスゲート回路39とゲート回路
24とを介してメモリ25に与える(なお、これらのカ
ウンタ類は入力波形の立下りでトリガがかかるものとし
て図示しである)。
The octal counter 31 of the address setting circuit 3 counts the first and second pulse signals, and outputs "1, OJ(
5e and f) are applied to the memory 25 via the address gate circuit 39 and the gate circuit 24 (note that these counters are shown as being triggered by the falling edge of the input waveform).

それによって、メモリ25のアドレスAD8が論理「1
」になり、その他のアドレスADO〜γ、9〜Fは論理
「0」になる。
As a result, the address AD8 of the memory 25 is set to logic "1".
”, and the other addresses ADO to γ and 9 to F become logic “0”.

同時に、8進カウンタ31の出力はデコーダ32によっ
てデコードされ、マルチプレクサ35に与えられて、次
の色調検知器18の読取りデータを選択する。
At the same time, the output of octal counter 31 is decoded by decoder 32 and applied to multiplexer 35 to select the next tone detector 18 read data.

そして、マルチプレクサ35は色調データを導出し、A
−D変換回路36、直並列変換回路37(第5図C)、
データゲート回路38、ゲート回路24を介してメモリ
25のアドレス「0100」にストアさせる。
The multiplexer 35 then derives the tone data and A
-D conversion circuit 36, serial/parallel conversion circuit 37 (Fig. 5C),
The data is stored at address "0100" of the memory 25 via the data gate circuit 38 and gate circuit 24.

同様にして、3.4番目のパルス信号が与えられたとき
、アドレスが「0200」になって、透過量データ1(
第4図p)がメモリ25の「0200J番地にストアさ
れる。
Similarly, when the 3.4th pulse signal is given, the address becomes "0200" and the transmission amount data 1 (
4 p) is stored in the memory 25 at address 0200J.

5.6番目のパルス信号が与えられると、アドレスはr
0300になって透過量データ2(第4図q)がメモリ
25にストアされる。
5. When the 6th pulse signal is given, the address is r
At 0300, the transmission amount data 2 (FIG. 4q) is stored in the memory 25.

さらに、7.8番目のパルス信号が与えられると、アド
レスカウンタ351の最下位ビットがハイレベルになる
ため、アドレスは「0O01」になって2番目の磁気デ
ータがメモリ25にストアされる。
Further, when the 7.8th pulse signal is applied, the least significant bit of the address counter 351 becomes high level, so the address becomes "0O01" and the second magnetic data is stored in the memory 25.

以下同様にして、メモリ25のアドレス「0101」に
は2番目の色調データがストアされ、アドレス「020
1」には2番目の透過量データ1がストアされ、アドレ
スJO301Jには透過量データ2がストアされる。
Similarly, the second color tone data is stored at the address "0101" of the memory 25, and the second color tone data is stored at the address "020" of the memory 25.
1", the second transmission amount data 1 is stored, and the address JO301J stores transmission amount data 2.

このようにして、メモリ25のアドレスを指定すること
によって、前記第2B図に示したように読取りデータが
分類別にストアされることになる。
In this way, by specifying the address of the memory 25, the read data is stored by category as shown in FIG. 2B.

そして、紙幣11の読取データをメモリ25にストアし
ているとき、透過量検知器171,172が紙幣11を
検知しなくなると、長さ読取信号は「L」(第5図r)
に立下る。
When the reading data of the banknote 11 is stored in the memory 25, when the transmission amount detectors 171 and 172 no longer detect the banknote 11, the length reading signal becomes "L" (Fig. 5r).
Falling down.

第5図においては長さ読取信号がrLJに立下ったとき
各読取データについて160(16進数でAO)回目の
サンプリング中であるように図示している。
In FIG. 5, when the length read signal falls to rLJ, each read data is shown to be being sampled for the 160th (AO in hexadecimal).

長さ読取信号が「L」に立下ったことによって、一時記
憶回路33が付着され、紙幣11の1 mm以下の長さ
データに相関する8進カウンタ31の出力と17nr/
L以上の長さデータに相関するアドレスカウンタ35の
出力とが一時記憶回路33にストアされる。
When the length reading signal falls to "L", the temporary memory circuit 33 is attached, and the output of the octal counter 31 correlated with the length data of 1 mm or less of the banknote 11 and 17nr/
The output of the address counter 35 that correlates with length data of L or more is stored in the temporary storage circuit 33.

また、長さ読取信号が「L」に立下ったことに基づいて
、第1の単安定マルチバイブレータ40は、一定時間の
間rHJのゲート信号(第5図S)を出力する。
Furthermore, based on the fact that the length read signal falls to "L", the first monostable multivibrator 40 outputs the rHJ gate signal (FIG. 5S) for a certain period of time.

この単安定マルチバイブレータ40の出力がrHJであ
る間は各ゲート回路38および39はひきつづき読取デ
ータを出力するように接続されている。
While the output of this monostable multivibrator 40 is rHJ, each gate circuit 38 and 39 is connected so as to continue outputting read data.

これは透過量検知器171,172などと磁気検知器1
9との間の紙幣の搬送方向に対する位置ずれを保障する
ためである。
This includes transmission amount detectors 171, 172, etc. and magnetic detector 1.
This is to ensure that there is no misalignment between the banknotes and the banknotes 9 in the transport direction.

すなわち、この実施例においては透過量検知器171,
172が紙幣を検知している間、各読取データのサンプ
リングを行なうようにしているので最初の数回のサンプ
リングで読取った磁気検知器19の読取データは無意味
なものであり、逆に透過量検知器171.172が紙幣
を検知しなくなってもしばらくの間(図中では2回のサ
ンプリング、もちろんこれは任意に設定できる)は磁気
検知器19の読取りを継続させるために単安定マルチバ
イブレータ40を設けている(すなわち、単安定マルチ
バイフレータ40の出力の立下りによってはじめて単安
定マルチバイブレータ41にトリガがかかるようにして
いる)。
That is, in this embodiment, the transmission amount detector 171,
Since each reading data is sampled while the magnetic detector 172 is detecting a banknote, the reading data of the magnetic detector 19 read in the first few samplings is meaningless, and on the contrary, the amount of transmitted data is Even after the detectors 171 and 172 no longer detect banknotes, the monostable multivibrator 40 is used to continue reading the magnetic detector 19 for a while (two samplings are shown in the figure, of course this can be set arbitrarily). (In other words, the monostable multivibrator 41 is triggered only when the output of the monostable multivibrator 40 falls).

この間、透過量検知器171.172および色調検知器
18の読取データは無意味なものである。
During this time, the read data of the transmission amount detectors 171, 172 and the color tone detector 18 are meaningless.

一定時間後、単安定マルチバイブレータ40のゲート信
号がrLJに立下ると、単安定マルチバイフレータ41
と42とはミそれぞれ一定期間rHJのゲート信号(第
5図t、u)を出力する。
After a certain period of time, when the gate signal of the monostable multivibrator 40 falls to rLJ, the monostable multivibrator 41
and 42 each output a gate signal (t, u in FIG. 5) of rHJ for a certain period of time.

単安定マルチバイブレータ41のゲート信号rHJはデ
ータゲート回路38とアドレスゲート回路39とに与え
られ、この期間中両ゲートを長さデータ側に切換える。
The gate signal rHJ of the monostable multivibrator 41 is applied to the data gate circuit 38 and the address gate circuit 39, and during this period both gates are switched to the length data side.

また単安定マルチバイブレータ42のゲーt’信号rH
Jは加算器40に与えられてこの間加算器40はスイッ
チ44の設定出力をそのまま出力し、1間以上の長さデ
ータをメモリ25にストアするために、スイッチ44に
よって設定されているアドレスJO400Jがアドレス
ゲート回路39、ゲート回路24を介してメモリ25に
与えられる。
Also, the gate t' signal rH of the monostable multivibrator 42
J is given to the adder 40, and during this time the adder 40 outputs the setting output of the switch 44 as it is, and in order to store the length data of 1 or more minutes in the memory 25, the address JO400J set by the switch 44 is It is applied to the memory 25 via the address gate circuit 39 and the gate circuit 24.

そして、データゲート回路38が長さデータ側に切換え
られ、さらに単安定マルチバイブレータ42のゲート信
号rHJによって長さデータゲート回路34がLmrt
t以上の長さデータ側に切換えられているので、一時記
憶回路33にストアされている1mm以上の長さデータ
が長さデータゲート回路34、データゲート回路38、
ゲート回路24を介してメモリ25に与えられる。
Then, the data gate circuit 38 is switched to the length data side, and further, the length data gate circuit 34 is switched to Lmrt by the gate signal rHJ of the monostable multivibrator 42.
Since it has been switched to the length data side of t or more, the length data of 1 mm or more stored in the temporary storage circuit 33 is stored in the length data gate circuit 34, data gate circuit 38,
The signal is applied to the memory 25 via the gate circuit 24.

そのため、メモリ25のアドレス[0400jには、紙
幣11の17/LrIL以上の長さデータがストアされ
る。
Therefore, length data of 17/LrIL or more of the banknote 11 is stored at the address [0400j of the memory 25.

さらに、単安定マルチバイブレータ41と同時にrHJ
になった第3の単安定マルチバイブレータ42のゲート
信号が一定時間後「L」に立下る。
Furthermore, at the same time as the monostable multivibrator 41, rHJ
After a certain period of time, the gate signal of the third monostable multivibrator 42 falls to "L".

それによって、加算器43はアドレスr0400を+1
して1mm以下の長さデータをメモリ25にストアする
ためのアドレスl−0401Jを設定する。
Thereby, the adder 43 increases the address r0400 by +1
Then, address l-0401J for storing length data of 1 mm or less in the memory 25 is set.

また、単安定マルチバイフレータ42のゲート信号「L
」は、データゲート回路34を1闘以下の長さデータ側
に切換える。
In addition, the gate signal “L” of the monostable multibiflator 42 is
” switches the data gate circuit 34 to the length data side of one fight or less.

そして、メモリ25のアドレス「0401Jには、紙幣
11の1間以下の長さデータがストアされる。
Then, at the address "0401J" of the memory 25, data of the length of the banknote 11 of one length or less is stored.

その後、BCR制御回路22は、DMA制御信号を導出
しなくなってCPU21はメモリ25に分類別にストア
した読取りデータ標準データとを比較し、顧客の挿入し
た紙幣が正規な紙幣であるか否かの真偽判別を行なう。
Thereafter, the BCR control circuit 22 no longer derives the DMA control signal, and the CPU 21 compares the read data with the standard data stored in the memory 25 according to classification, and determines whether or not the banknote inserted by the customer is a regular banknote. Perform false discrimination.

さらに、CPU21はメモリ25のアドレス1−040
0J及びr0401.Jに記憶されている紙幣の長さデ
ータが所定の範囲内にあるかどうかを検査する。
Furthermore, the CPU 21 uses addresses 1-040 of the memory 25.
0J and r0401. It is checked whether the banknote length data stored in J is within a predetermined range.

これは、たとえば紙幣パターンの検査にもとづいて千円
札ならば160mmから166間(もちろん、mm以下
の長さまで厳密に検査してもよい)というように紙幣の
種類に応じて長さを判定してもよいし、すべての紙幣に
ついて一括して所定の長さの範囲内にあるように判定し
てもよL\。
This is done by determining the length depending on the type of banknote, such as 160 mm to 166 mm for a 1,000 yen bill (of course, it is also possible to strictly inspect lengths of mm or less) based on the inspection of the banknote pattern. Alternatively, all banknotes may be determined at once to be within a predetermined length range.

なお、前述したように磁気検知器19の配置している位
置と透過量検知器171,172および色調検知器18
の配置している位置とは紙幣11の搬送方向においてず
れているので、透過量検知器1γ1,1γ2が紙幣11
を検知した直後において、磁気検知器19は余計なデー
タを測定するなど無意味な読取データも含まれるが、そ
の無意味なデータはメモリ25から読取る際に無効にす
ることによって、読取データに不都合なデータが含まれ
たまま比較されることはない。
In addition, as mentioned above, the position where the magnetic detector 19 is arranged, the transmitted amount detectors 171, 172, and the color tone detector 18
The transmission amount detectors 1γ1 and 1γ2 are shifted from the position where the banknotes 11 are placed in the transport direction of the banknotes 11.
Immediately after detecting the magnetic field, the magnetic detector 19 measures unnecessary data and includes meaningless read data. However, by invalidating the meaningless data when reading from the memory 25, the read data becomes inconvenient. data is not included in the comparison.

なお、上述の実施例では、長さ読取信号を単安定マルチ
バイブレータに与えてゲート信号を発生させ、読取デー
タと長さデータとを切換えるとともに、それぞれのアド
レス信号を切換えたが、これはカウンタなどを設け、そ
のカウンタなどによって搬送速度に比例したパルス信号
を計数し、切換えのためのゲート信号を発生させてもよ
い。
In the above embodiment, the length read signal was applied to the monostable multivibrator to generate the gate signal, and the read data and length data were switched, as well as the respective address signals were switched. A gate signal for switching may be generated by counting pulse signals proportional to the transport speed using a counter or the like.

このようにすると、カウンタなどが1個ですむし、透過
量検知器171,172が紙幣を検知しなくなってから
のサンプリング回数を紙幣の搬送速度にかかわらず常に
一定にすることができる(単安定マルチバイブレータ4
0では紙幣の搬送速度によって若干サンプリング回数が
変化する)。
In this way, only one counter is required, and the number of sampling times after the permeation amount detectors 171 and 172 no longer detect banknotes can be kept constant regardless of the banknote transport speed (monostable vibrator 4
At 0, the number of sampling times changes slightly depending on the conveyance speed of the banknote).

また、上述の実施例では紙幣印刷面の光の透過量を測定
する場合に、印刷面の明暗による光の透過量のレベル変
動よりも紙幣の有無による光の透過”Mのレベル変動の
方がはるかに大きいことを利用して、透過量検知器17
1.172を紙幣パターンの読取りのためのパターン検
知手段だけでなく、受光レベルが所定量になったときこ
れを判別して紙幣の存在を検知する紙幣検知手段に兼用
しているが、これは、透過量検知器171.172の近
傍にさらに別の紙幣検知手段を設けて、この検知手段の
紙幣検知によって読取データのサンプリング及び紙幣長
さの計数を行なうようにしてもよい。
In addition, in the above-described embodiment, when measuring the amount of light transmitted through the printing surface of a banknote, the level fluctuation of light transmission "M" due to the presence or absence of a banknote is greater than the level fluctuation of the amount of light transmission due to the brightness of the printed surface. Taking advantage of the fact that it is much larger, the transmission amount detector 17
1.172 is used not only as a pattern detection means for reading banknote patterns, but also as a banknote detection means that detects the presence of banknotes by determining when the received light level reaches a predetermined level. Further, another bill detection means may be provided near the permeation amount detectors 171 and 172, and the reading data may be sampled and the bill length may be counted by the bill detection by this detection means.

また、検知器13が紙幣を検知しているあいだ紙幣の長
さを計数するとともに読取データのサンプリングを行な
う(この場合、最初の数回のサンプリングは無意味なデ
ータの読取りになる)ようにしてもいいし、さらに検知
器13が紙幣の存在を検知してから所定の時間(紙幣の
搬送速度に対応した時間であればなお良い)を経過した
後に読取データのサンプリングを開始するようにしても
良い。
Further, while the detector 13 is detecting the banknote, the length of the banknote is counted and the read data is sampled (in this case, the first few samplings are meaningless data reading). Alternatively, sampling of the read data may be started after a predetermined period of time has elapsed since the detector 13 detects the presence of the banknote (it is even better if the time corresponds to the transport speed of the banknote). good.

さらに、上述の実施例では紙幣の長さデータを長さ読取
信号によって一時記憶回路33に一時記憶させるように
しているが、これはたとえば長さ読取信号によってカウ
ンタ31の歩進を禁止するようにしてカウンタ31およ
びカウンタ35の値を直接長さデータとして読取るよう
にしてもよい。
Further, in the above-described embodiment, the length data of the banknote is temporarily stored in the temporary storage circuit 33 by the length reading signal, but this is done by, for example, inhibiting the counter 31 from incrementing by the length reading signal. Alternatively, the values of the counters 31 and 35 may be directly read as length data.

以上のように、第1発明によれば、複数のパターン検知
手段(検知器171,172,18゜19)のそれぞれ
の読取データを順次記憶手段(メモリ25)に記憶させ
るための計数手段(カウンタ31,35)を紙幣の長さ
判別に利用しているので権威が簡単になる。
As described above, according to the first invention, the counting means (counter) for sequentially storing each read data of the plurality of pattern detecting means (detectors 171, 172, 18° 19) in the storage means (memory 25) is used. 31, 35) are used to determine the length of banknotes, the authority becomes simple.

第2発明によれば、前述の計数手段のうち第1の計数手
段(カウンタ31)によって記憶領域の指定を行ない、
第2の計数手段(カウンタ35)によって上記記憶領域
内のアドレスを指定するとともに、第1の計数手段の最
上位出力信号を第2の計数手段の入力信号としているの
で読取データをメモリにストアする際に、各読取りデー
タ毎に分類してストアでき、標準データとの判定やその
他の処理が簡単になるとともに、プログラムを簡単にす
ることができかつ処理時間も短かくすることができる。
According to the second invention, the storage area is specified by the first counting means (counter 31) among the above-mentioned counting means,
The second counting means (counter 35) specifies the address within the storage area, and the highest output signal of the first counting means is used as the input signal of the second counting means, so the read data is stored in the memory. At the same time, it is possible to classify and store each read data, which simplifies the determination of standard data and other processing, and also simplifies programming and shortens processing time.

したがって、この発明はピルチェッカによる紙幣の真偽
判別のように入力データが多く、しかも検知器が複数個
ある場合の真偽判別方式として有効に用いることができ
る。
Therefore, the present invention can be effectively used as an authenticity determination method when there is a large amount of input data and a plurality of detectors, such as when determining the authenticity of banknotes using a pill checker.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の背景となる貨幣取扱機のブロック図
である。 第2A図は従来の検知器からの読取りデータをメモリス
トアした状態を説明するための図である。 第2B図は読取りデータを検知器別に分類してメモリに
ストアした状態を説明するための図である。 第3図はこの発明の一実施例の概略ブロック図である。 第4図はこの発明の一実施例が適用されるアドレスゲー
ト回路のブロック図である。 第5図はこの発明の一実施例を説明するための波形図で
ある。 図において、1はピルチェッカ、11は紙幣、171.
172は光の透過量検知器、18は色調検知器、19は
磁気検知器、21は中央処理装置、22はピルチェッカ
制御回路、23はパルス発振器、24はゲート回路、2
5はメモリ、26はゲート、3はアドレス設定回路、3
1は8進カウンタ、32はデコーダ、33は一時記憶回
路、34は長さデータゲート回路、35はマルチプレク
サ、36はA−D変換回路、37は直並列変換回路、3
8はデータゲート回路、39はアドレスゲート回路、4
0,41,42は単安定マルチバイブレータ、43は加
算器、44,45はスイッチを示す。
FIG. 1 is a block diagram of a money handling machine which is the background of this invention. FIG. 2A is a diagram for explaining a state in which data read from a conventional detector is stored in memory. FIG. 2B is a diagram for explaining a state in which read data is classified by detector and stored in memory. FIG. 3 is a schematic block diagram of one embodiment of the present invention. FIG. 4 is a block diagram of an address gate circuit to which an embodiment of the present invention is applied. FIG. 5 is a waveform diagram for explaining one embodiment of the present invention. In the figure, 1 is a pill checker, 11 is a banknote, 171.
172 is a light transmission amount detector, 18 is a color tone detector, 19 is a magnetic detector, 21 is a central processing unit, 22 is a pill checker control circuit, 23 is a pulse oscillator, 24 is a gate circuit, 2
5 is a memory, 26 is a gate, 3 is an address setting circuit, 3
1 is an octal counter, 32 is a decoder, 33 is a temporary storage circuit, 34 is a length data gate circuit, 35 is a multiplexer, 36 is an A-D conversion circuit, 37 is a serial/parallel conversion circuit, 3
8 is a data gate circuit, 39 is an address gate circuit, 4
0, 41 and 42 are monostable multivibrators, 43 is an adder, and 44 and 45 are switches.

Claims (1)

【特許請求の範囲】 1 少なくとも紙幣の長さおよびパターンを検査して、
その紙幣が適正な紙幣であるか否かを判別する紙幣真偽
判別方式であって、 紙幣の存在を検知する紙幣検知手段と、 紙幣のパターンを測定する複数のパターン検知手段と、 紙幣の搬送速度に比例したパルス信号を発生するパルス
信号発生手段と、 前記パルス信号発生手段からのパルス信号を計数する計
数手段と、 前記複数のパターン検知手段のそれぞれの読取データを
記憶する記憶手段とを備え、 前記紙幣検知手段が紙幣を検知していることに応答して
前記計数手段に前記パルス信号を計数させ、 前記計数手段の計数値にもとづいて前記複数のパターン
検知手段の読取データを個別に選択するとともに、前記
記憶手段のアドレスを指定して前記記憶手段に前記選択
された読取データを記憶させ− 前記紙幣検知手段が紙幣を検知しなくなったことに応答
して、前記計数手段の計数値と予め記憶している紙幣の
長さに関する情報とを比較することにより紙幣の長さが
適正であるか否かを判別し、前記記憶手段に記憶してい
る読取データと予め記憶している標準的なパターンとを
比較することによって紙幣のパターンが適正であるか否
かを判別するようにしたことを特徴とする紙幣真偽判別
方式。 2 前記複数のパターン検知手段には少なくとも光の透
過量を測定するパターン検知手段を含み、前記光の透過
量を測定するパターン検知手段を前記紙幣検知手段に兼
用したことを特徴とする特許請求の範囲第1項記載の紙
幣真偽判別方式。 3 少なくとも紙幣の長さおよよパターンを検査してそ
の紙幣が適正な紙幣であるか否かを判別する紙幣真偽判
別方式であって、 紙幣の存在を検知する紙幣検知手段と、 紙幣のパターンを測定する複数のパターン検知手段と、 紙幣の搬送速度に比例したパルス信号を発生するパルス
信号発生手段と、 前記パルス信号発生手段からのパルス信号を計数する第
1の計数手段と、 前記第1の計数手段の最上位出力信号を計数する第2の
計数手段と、 前記パターン検知手段の数に対応した数の記憶領域を有
する記憶手段とを備え、 前記紙幣検知手段が紙幣を検知していることに応答して
前記第1の計数手段に前記パルス信号を計数させ、 前記第1の計数手段の計数値にもとづいて前記複数のパ
ターン検知手段の読取データを順次選択するとともに、
前記記憶手段の複数の記憶領域を順次指定し、 前記第2の計数手段出力によって前記指定された記憶領
域内のアドレスを指定して、前記選択された記憶データ
をそれぞれ対応する記憶領域に順次記憶させ、 前記紙幣検知手段が紙幣を検知しなくなったことに応答
して、少なくとも前記第2の計数手段の計数値と予め記
憶している紙幣の長さに関する情報とを比較することに
より紙幣の長さが適正であるか否かを判別し、 前記記憶手段に記憶している読取データと予め記憶して
いる標準的なパターンとを比較することによって紙幣の
パターンが適正であるか否かを判別するようにしたこと
を特徴とする紙幣真偽判別方式。 4 前記複数のパターン検知手段には少なくとも光の透
過量を測定するパターン検知手段を含み、前記光の透過
量を測定するパターン検知手段を前記紙幣検知手段に兼
用したことを特徴とする特許請求の範囲第3項記載の紙
幣真偽判別方式。
[Claims] 1. Inspecting at least the length and pattern of the banknote,
A banknote authenticity determination method for determining whether or not the banknote is a proper banknote, the system comprising: a banknote detection means for detecting the presence of a banknote; a plurality of pattern detection means for measuring patterns on the banknote; and transport of the banknote. A pulse signal generating means for generating a pulse signal proportional to the speed, a counting means for counting the pulse signals from the pulse signal generating means, and a storage means for storing read data of each of the plurality of pattern detecting means. , causing the counting means to count the pulse signals in response to the bill detection means detecting a bill, and individually selecting data read by the plurality of pattern detection means based on the counted value of the counting means. At the same time, specifying an address of the storage means to store the selected read data in the storage means; It is determined whether or not the length of the banknote is appropriate by comparing the information regarding the length of the banknote stored in advance, and the read data stored in the storage means is compared with the standard information stored in advance. A method for determining authenticity of banknotes, characterized in that it is determined whether or not a pattern of a banknote is appropriate by comparing the pattern with a pattern of the banknote. 2. The plurality of pattern detection means includes at least a pattern detection means for measuring the amount of light transmitted, and the pattern detection means for measuring the amount of light transmitted is also used as the banknote detection means. The banknote authenticity determination method described in scope 1. 3. A banknote authenticity determination system that determines whether or not a banknote is a proper banknote by inspecting at least the length and pattern of the banknote, comprising a banknote detection means for detecting the presence of a banknote; a plurality of pattern detection means for measuring patterns; a pulse signal generation means for generating a pulse signal proportional to the conveyance speed of the banknote; a first counting means for counting pulse signals from the pulse signal generation means; a second counting means for counting the highest output signal of the first counting means; and a storage means having a number of storage areas corresponding to the number of the pattern detection means, and the banknote detection means detects a banknote. causing the first counting means to count the pulse signals in response to the fact that the pulse signal is present, and sequentially selecting data read by the plurality of pattern detection means based on the counted value of the first counting means;
Sequentially specifying a plurality of storage areas of the storage means, specifying addresses within the specified storage areas by the output of the second counting means, and sequentially storing the selected storage data in the respective corresponding storage areas. and, in response to the fact that the banknote detection means no longer detects a banknote, the length of the banknote is determined by comparing at least the counted value of the second counting means with information regarding the length of the banknote stored in advance. and determining whether the pattern of the banknote is appropriate by comparing the read data stored in the storage means with a standard pattern stored in advance. A method for determining authenticity of banknotes. 4. The plurality of pattern detection means includes at least a pattern detection means for measuring the amount of light transmitted, and the pattern detection means for measuring the amount of light transmitted is also used as the banknote detection means. The banknote authenticity determination method described in scope 3.
JP53053900A 1978-05-06 1978-05-06 Banknote authenticity determination method Expired JPS5853796B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53053900A JPS5853796B2 (en) 1978-05-06 1978-05-06 Banknote authenticity determination method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53053900A JPS5853796B2 (en) 1978-05-06 1978-05-06 Banknote authenticity determination method

Publications (2)

Publication Number Publication Date
JPS54145599A JPS54145599A (en) 1979-11-13
JPS5853796B2 true JPS5853796B2 (en) 1983-12-01

Family

ID=12955586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53053900A Expired JPS5853796B2 (en) 1978-05-06 1978-05-06 Banknote authenticity determination method

Country Status (1)

Country Link
JP (1) JPS5853796B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5831842A (en) * 1981-08-21 1983-02-24 Fuji Electric Co Ltd Supervisory identification method of conveyed object
JPS5836069A (en) * 1981-08-26 1983-03-02 Omron Tateisi Electronics Co Driving system for image sensor
JPS58186893A (en) * 1982-04-27 1983-10-31 グローリー工業株式会社 Sheet paper identifier
JPS58223891A (en) * 1982-06-21 1983-12-26 オムロン株式会社 Inspecter for sheets and cards
JPS61256493A (en) * 1985-05-10 1986-11-14 グローリー工業株式会社 Paper money dumping machine
JPS62220836A (en) * 1986-03-20 1987-09-29 Nec Corp Photo information input system for paper currency discriminator
JPH01108696A (en) * 1987-10-21 1989-04-25 Toyo Commun Equip Co Ltd Selector with pattern detection circuit for sheet paper
JPH01108697A (en) * 1987-10-21 1989-04-25 Toyo Commun Equip Co Ltd Selector with size measuring circuit for sheet paper
JP2587433B2 (en) * 1987-11-09 1997-03-05 グローリー工業株式会社 Banknote recognition device

Also Published As

Publication number Publication date
JPS54145599A (en) 1979-11-13

Similar Documents

Publication Publication Date Title
JPS645353B2 (en)
JPH0427595B2 (en)
JPH0420231B2 (en)
JPS5938877A (en) Paper leaf discriminating method
JPS5853796B2 (en) Banknote authenticity determination method
US5790245A (en) Paper examining method and apparatus
JPH0520521A (en) Coin discriminating device
JP3363655B2 (en) Money identification device
KR100372828B1 (en) Method of discrimination for a forged bank note and thereof apparatus
JPS5853798B2 (en) Test data display method in banknote authenticity discrimination device
JP3151034B2 (en) Bill validator
JPH0887837A (en) Bit error measuring unit
JP2865113B2 (en) Coin sorting equipment
JPS5853797B2 (en) Authenticity determination method for banknotes
JP3363542B2 (en) Money identification device
JPH04134584A (en) Paper money discriminator
JPS63276688A (en) Banknote distinguisher
JPS60215294A (en) Paper money discriminator
JPH0831154B2 (en) Coin discriminating and counting device
JPS6132716B2 (en)
JPH04205489A (en) Coin discriminating device
JPS5931753B2 (en) coin sorting device
JPS60230289A (en) Discriminator for object to be inspected
JPS5977588A (en) Paper money identification system
JPS589989B2 (en) Banknote authenticity determination method