JPS5853366B2 - Tanmatsu Souchi Program Road Houshiki - Google Patents
Tanmatsu Souchi Program Road HoushikiInfo
- Publication number
- JPS5853366B2 JPS5853366B2 JP50077833A JP7783375A JPS5853366B2 JP S5853366 B2 JPS5853366 B2 JP S5853366B2 JP 50077833 A JP50077833 A JP 50077833A JP 7783375 A JP7783375 A JP 7783375A JP S5853366 B2 JPS5853366 B2 JP S5853366B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- terminal device
- block
- storage means
- flags
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Information Transfer Between Computers (AREA)
- Computer And Data Communications (AREA)
Description
【発明の詳細な説明】
本発明はプログラム格納手段、例えば通信回線を各し、
センターシステムより転送されるフログラムを装置内蔵
のランダムアクセスメモリRAMへ格納し、このプログ
ラムにより装置動作が規定されるプログラマブル端末装
置のプログラムロード方式に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention provides program storage means, for example, communication lines,
The present invention relates to a program loading method for a programmable terminal device in which a program transferred from a center system is stored in a random access memory RAM built into the device, and device operations are defined by this program.
従来、この種の方式は端末装置からの要求に応じ、各端
末装置毎にセンタシステムが同一のプログラムの供給を
行なっていくものであった。Conventionally, in this type of system, a center system supplies the same program to each terminal device in response to a request from the terminal device.
この場合、−回線に複数台以上の端末装置が接続されて
いて、先に起動開始した端末装置がプログラムの供給を
受けている間に、新たに起動開始した他の端末装置は前
者の端末装置がプログラムのロードを完了するまで待機
している必要があり、端末装置のプログラムロードに対
し優先順位がつげられ、全端末装置がロード完了するま
でに多くの時間を要するという欠点があった。In this case, - If more than one terminal device is connected to the line, and while the terminal device that started booting first is receiving the program supply, the other terminal device that newly started booting is connected to the former terminal device. It is necessary to wait until the terminal device has finished loading the program, and this has the disadvantage that the program loading of the terminal device is prioritized, and it takes a long time to complete the loading of all the terminal devices.
またこのために先にロード完了した端末装置は、他にプ
ログラムロート沖の端末装置がある場合に業務処理に移
行できないという欠点も生ずる。Furthermore, this also causes the disadvantage that the terminal device that has completed the loading first cannot proceed to business processing if there is another terminal device that is currently loading the program.
更に各回線にこの種の端末装置が接続されている場合、
センタシステムは各端末装置より任意に出されるプログ
ラム要求に応じ、各回線毎に異なったレベルでプログラ
ムの送出を行なわねばならず、前述の処理と合せ端末装
置プログラムロードのためにセンタシステムに対し大き
な負担をかげるという欠点があった。Furthermore, if this type of terminal equipment is connected to each line,
The center system must transmit programs at different levels for each line in response to program requests arbitrarily issued by each terminal device, and in addition to the above-mentioned processing, loading the terminal device program requires a large amount of time for the center system. It had the disadvantage of increasing the burden.
本発明の目的は、端末装置がフログラム格納手段よりプ
ログラム供給を受ける場合に、プログラム格納手段にか
げる負担を軽減した端末装置プログラムロード方式を提
供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a terminal device program loading method that reduces the burden on program storage means when the terminal device receives program supply from program storage means.
本発明の他の目的は任意に起動開始された端末装置が一
定時間にプログラムロードを完了し、順次業務処理を開
始できる効率よくプログラムロードを行える端末装置の
プログラムロード方式を提供することにある。Another object of the present invention is to provide a program loading method for a terminal device that can efficiently load programs so that a terminal device that has been activated arbitrarily can complete program loading within a certain period of time and start business processing in sequence.
本発明によればプログラム格納手段よりプログラムの供
給を受け、これを装置内蔵のランダムアクセスメモリR
AMに格納し、このプログラムにより装置の動作を規定
するプログラマフル端末装置はメモリアドレスのページ
フラグを設け、これをプログラム転送メツセージのブロ
ック番号により制御できるように構成しておく、またこ
の他、起動開始よりメモリ格納完了まではセンタからの
ポーリングメツセージに対し常にプログラム要求メツセ
ージ(以下リクエストMSG と記す)を返送するよう
に構成する。According to the present invention, a program is supplied from the program storage means and stored in the random access memory R built in the device.
The programmer-full terminal device, which is stored in the AM and defines the operation of the device by this program, is configured to have a page flag for the memory address and to be able to control this by the block number of the program transfer message. The configuration is such that a program request message (hereinafter referred to as request MSG) is always returned in response to a polling message from the center from the start until the completion of memory storage.
これによりセンタはプログラムをブロック化して管理し
、起動開始された端末装置からのリフニス1−M5Gを
受けたどの回線に対してもその時点で送信待になってい
るメツセージブロックから送信を実行すれば良いことに
なる。As a result, the center manages programs in blocks, and sends messages from the message block currently waiting to be sent to any line that receives Rifnis 1-M5G from a terminal device that has been activated. It's going to be a good thing.
端末装置側はリフニス)MSGに対し返送されてきたプ
ログラムメツセージのブロック番号に従いRAMの格納
アドレスを制御することにより、任意ブロックから受信
開始することができ、全ページフラグがセットされるま
でリクエストMSGを繰返しセンタへ返送することによ
り、起動開始からどの端末装置もプログラムの格納を開
始でき、一定時間内にロード完了することができる。By controlling the storage address of the RAM according to the block number of the program message sent back to the MSG, the terminal device side can start receiving from any block, and the request MSG can be started from any block until the all page flag is set. By repeatedly sending the program back to the center, any terminal device can start storing the program from the start of startup, and can complete loading within a certain period of time.
次に図面を参照してこの発明による端末装置のロード方
式を説明しよう。Next, a loading method of a terminal device according to the present invention will be explained with reference to the drawings.
各端末装置11〜14は通信回線2.〜23によりプロ
グラム格納手段、例えばセンタシステム3に接続されて
いる。Each terminal device 11-14 has a communication line 2. - 23 are connected to program storage means, for example, the center system 3.
端末11及び1.2は分岐装置4□及び4□を通じて通
信回線2、に分岐接続されている。The terminals 11 and 1.2 are branch-connected to the communication line 2 through branch devices 4□ and 4□.
端末装置10ロード制御について第2図に示す。FIG. 2 shows load control of the terminal device 10.
端末装置8にバイトのメモリ5は256バイト1ブロツ
クからなる32フロツク51〜532に分割され、これ
等メモリフロック5□〜53□ と対応した32個のペ
ージフラグ61〜63゜を設ける。The byte memory 5 of the terminal device 8 is divided into 32 blocks 51-532 each consisting of 256 bytes, and 32 page flags 61-63° corresponding to these memory blocks 5□-53□ are provided.
このページフラグはフラグコントロール部7によりセッ
ト、リセットできる。This page flag can be set and reset by the flag control section 7.
端末が起動されると主制御部8を通じてロード匍脚部9
のロードフラグ10がセットされ、以降センタからのポ
ーリングメツセージ11に対してリフニス)MSG制御
部12よりリフニス)MSG13が返送され、同時にプ
ログラム受信部14はプログラムメツセージが転送され
るのを待機する。When the terminal is activated, the load leg unit 9 is activated through the main control unit 8.
The load flag 10 is set, and thereafter, in response to a polling message 11 from the center, a refresh MSG 13 is returned from the refresh MSG control unit 12, and at the same time, the program receiving unit 14 waits for the program message to be transferred.
この状態のときセンタから送出される他のメツセージは
無視される。In this state, other messages sent from the center are ignored.
またこのロードフラグがセットされている時はメモリア
ドレス制御部15は上位5ピツドのアドレスをページフ
ラグ61〜63゜の状態により制御し下位8ビツトのア
ドレスをメモリアドレスカウンタ16により制御して、
メモリ5に対するアドレスを決定する。When this load flag is set, the memory address control unit 15 controls the upper 5 bits of the address by the state of the page flags 61 to 63°, and controls the lower 8 bits of the address by the memory address counter 16.
Determine the address for memory 5.
受信データはデータチェック部18、にてチェックされ
る。The received data is checked by a data check section 18.
この状態でプログラムメツセージが転送されてくると、
フラグ制御部7によりメツセージブロック番号に一致し
たページフラグ、例えば63がセットされろ。When a program message is transferred in this state,
The flag control section 7 sets a page flag that matches the message block number, for example 63.
これによりランダムアクセスメモリ503ページ目のメ
モリフロツク53カアドレス制御部15の制御のもとに
アドレスされる。As a result, the third page memory block 53 of the random access memory 50 is addressed under the control of the address control section 15.
以下に続(メツセージのTEXT 部がプログラムと
してこのページ53に格納される。Subsequently, the TEXT part of the message is stored in this page 53 as a program.
この受信ブロックに対してはデータチェック部18で受
信データに誤りのないことをチェックしている。The data checking unit 18 checks whether the received data is error-free for this received block.
ブロック受信終了後、データに誤りがなげれば、このと
きセットされたページフラグ63はそのま二保持され、
データ誤りがあった場合このページフラグ63はリセッ
トされる。After receiving the block, if there are no errors in the data, the page flag 63 that was set at this time will be retained as is.
If there is a data error, this page flag 63 is reset.
このようにして1ブロツクの受信を完了すると次のポー
リングMSGに対し再びリクエストMSGを返送し、同
様の動作をくり返す。When the reception of one block is completed in this way, the request MSG is sent back to the next polling MSG, and the same operation is repeated.
起動開始より32個のブロックを受信した時点で、受信
誤りがなげれば全ページフラグ6□〜632は全てセッ
トされた状態となる。When 32 blocks have been received from the start of activation, all page flags 6□ to 632 will be set if there are no reception errors.
最後のブロックを受信終了した時点でこれに誤りがなげ
ればゲート20よりロードフラグ10がリセットされ、
プログラムの格納を完了すると同時に主制御部8へ制御
を引き渡す。If there is no error when the last block is received, the load flag 10 is reset by the gate 20.
Control is handed over to the main control section 8 at the same time as the program storage is completed.
主制御部8はすぐさまランダムアクセスメモリ5からプ
ログラムの読出しを開始し、業務処理に移行する。The main control unit 8 immediately starts reading the program from the random access memory 5 and shifts to business processing.
またプログラムの受信途中、ブロックに誤りがあった場
合にはロードフラグ10のリセットは行なわれず、その
ブロックが転送されるまでリクエストMSG13を返送
し続ける。Furthermore, if there is an error in a block while receiving the program, the load flag 10 is not reset, and the request MSG 13 continues to be returned until the block is transferred.
たgしこの場合ページフラグがセットされているブロッ
クに対してはメモリ5への書込みは行なわない。However, in this case, writing to the memory 5 is not performed for blocks whose page flags are set.
以上述べたように本発明プログラムロード方式によれば
通信回線を介しプログラムを受ける端末が任意にその要
求を出し、例えば端末装置Aが要求した時に、既に他の
端末装置Bがプログラムをロード中であって、例えば1
4番目のブロックをロードしているとすると、次のポー
リングメツセージにより15番目のブロックが送られて
きた時に、端末装置Aもこのブロックを書込み、端末装
置Bがすべてのプログラムを受取った後に、端末装置A
は1〜14番目のブロックを受取る。As described above, according to the program loading method of the present invention, a terminal receiving a program via a communication line issues a request at will, and for example, when terminal device A makes a request, another terminal device B is already loading the program. For example, 1
Assuming that the 4th block is being loaded, when the 15th block is sent by the next polling message, terminal device A will also write this block, and after terminal device B has received all the programs, terminal device Device A
receives the 1st to 14th blocks.
従って何れの端末装置も一定時間内に通常業務に移行で
きることになり、1回線にこの種の端末を分岐接続可能
とし、これまで考えられていた以上にセンターロード方
式による端末システムを拡大することができる。Therefore, any terminal device can be transferred to normal operations within a certain amount of time, and this type of terminal can be branched and connected to a single line, making it possible to expand the center-load terminal system beyond what was previously thought possible. can.
第1図はセンタシステムと端末装置との関係を示すブロ
ック図、第2図はこの発明による端末装置のプログラム
ロード方式の一例を示すブロック図である。
5:ランダムアクセスメモlL5.〜532ニメモリブ
ロック、6□〜63□:ページフラグ、7:フラグ制御
部、8:主制御部、10ニロードフラグ、11:ポーリ
ングメツセージ、12ニリク工ストメツセージ制御部、
13:リクエストメツセージ、14ニブログラムメツセ
一ジ受信部、15:メモリアドレス制御部。FIG. 1 is a block diagram showing the relationship between a center system and a terminal device, and FIG. 2 is a block diagram showing an example of a program loading method for the terminal device according to the present invention. 5: Random access memory LL5. ~532 memory blocks, 6□~63□: page flag, 7: flag control unit, 8: main control unit, 10 load flag, 11: polling message, 12 factory message control unit,
13: Request message, 14 Niprogram message receiving section, 15: Memory address control section.
Claims (1)
納する記憶手段を有するプログラマフル端末装置におい
て、前記プロクラム格納手段から、複数ブロックに分割
され、各ブロックにブロック番号が付加された前記プロ
グラムを供給し、前記プログラマブル端末装置に、前記
ブロック番号に対応して設けられ、そのセットによって
前記記憶手段への前記ブロック単位のプログラムの格納
が開始され、格納完了後もセット状態を保持する複数個
のフラグと、前記複数個のフラグが全てセットされたこ
とを検出する検出手段と、前記記憶手段の前記ブロック
番号に対応したアドレス位置に、前記フラグのセット状
態に応じて前記ブロック単位のプログラムを書込む書込
手段と、前記検出手段よりの検出信号を受けると格納動
作を停止して前記プログラマブル端末装置の主制御部へ
制御を渡す手段とを有することを特徴とする端末装置プ
ログラムロード方式。1. In a programmer-full terminal device having a storage means for storing a program supplied from a program storage means, the program is divided into a plurality of blocks and a block number is added to each block, from the program storage means, a plurality of flags provided in the programmable terminal device corresponding to the block numbers, the flags being set to start storing the program in units of blocks in the storage means, and retaining the set state even after the storage is completed; a detecting means for detecting that all the plurality of flags are set; and a writing means for writing the program in units of blocks in accordance with the set state of the flags in the address position corresponding to the block number of the storage means. and means for stopping a storage operation and passing control to a main control unit of the programmable terminal device upon receiving a detection signal from the detecting means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50077833A JPS5853366B2 (en) | 1975-06-24 | 1975-06-24 | Tanmatsu Souchi Program Road Houshiki |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50077833A JPS5853366B2 (en) | 1975-06-24 | 1975-06-24 | Tanmatsu Souchi Program Road Houshiki |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS522346A JPS522346A (en) | 1977-01-10 |
JPS5853366B2 true JPS5853366B2 (en) | 1983-11-29 |
Family
ID=13645031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50077833A Expired JPS5853366B2 (en) | 1975-06-24 | 1975-06-24 | Tanmatsu Souchi Program Road Houshiki |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5853366B2 (en) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5380916A (en) * | 1976-12-25 | 1978-07-17 | Toshiba Corp | Terminal unit |
JPS53114631A (en) * | 1977-03-17 | 1978-10-06 | Toshiba Corp | Data highway system |
JPS53143138A (en) * | 1977-05-20 | 1978-12-13 | Toshiba Corp | Communication control system |
JPS549543A (en) * | 1977-06-24 | 1979-01-24 | Hitachi Ltd | Signal processing system |
JPS54114136A (en) * | 1978-02-27 | 1979-09-06 | Hitachi Ltd | Microprogram loading system |
JPS55102033A (en) * | 1979-01-31 | 1980-08-04 | Fujitsu Ltd | Data giving and reception system |
JPS5674728A (en) * | 1979-11-22 | 1981-06-20 | Fujitsu Ltd | Program load system |
JPS6235415Y2 (en) * | 1981-03-16 | 1987-09-09 | ||
JPS58175037A (en) * | 1982-04-07 | 1983-10-14 | Fujitsu Ltd | Program loading system |
JPS58176795A (en) * | 1982-04-09 | 1983-10-17 | 日産自動車株式会社 | Burglar preventor |
JPS59103151A (en) * | 1982-12-02 | 1984-06-14 | Fujitsu Ltd | Loading control system of microprogram |
JPS59133625A (en) * | 1983-01-19 | 1984-08-01 | Nec Corp | Data load control system |
JPS60256243A (en) * | 1984-06-01 | 1985-12-17 | Fujitsu Ltd | File multiple address transmission control system |
JPS6335150U (en) * | 1987-08-06 | 1988-03-07 |
-
1975
- 1975-06-24 JP JP50077833A patent/JPS5853366B2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS522346A (en) | 1977-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5853366B2 (en) | Tanmatsu Souchi Program Road Houshiki | |
US4535455A (en) | Correction and monitoring of transient errors in a memory system | |
US4700292A (en) | Interface circuit arrangement for transferring data from a master processor to a slave processor | |
JPS58501294A (en) | Extended addressing device and method for storage direct access device | |
CA1178378A (en) | High-speed external memory system | |
JPS58175037A (en) | Program loading system | |
CN115865866A (en) | Address allocation method and device | |
US4656631A (en) | Process and circuit arrangement for checking a program in data processing units | |
JPH01271856A (en) | Battery back-up memory | |
JPS59111528A (en) | Decentralized data processor | |
US4630197A (en) | Anti-mutilation circuit for protecting dynamic memory | |
JPS633351B2 (en) | ||
JPH0140432B2 (en) | ||
CN113986606B (en) | Elevator program upgrading method, system, device and storage medium | |
JP3131844B2 (en) | Terminal device and memory dump transfer method for terminal device | |
JPS625759A (en) | Information remedy system | |
JPS5846423A (en) | Interface circuit of direct memory access device | |
JPS6294042A (en) | Communication control equipment | |
JPH11120087A (en) | Dual-memory processor | |
JPS60193044A (en) | Data buffer device | |
JPS61134856A (en) | Ram check circuit | |
CN117421271A (en) | NVRAM data transmission method, device and system | |
CN113467842A (en) | Starting method of embedded equipment suitable for industrial application scene, embedded equipment and computer readable storage medium | |
JPS608949A (en) | General interface bus analyzer | |
JPH0233179B2 (en) |