JPS5851695B2 - デ−タ伝送システム用受信装置 - Google Patents

デ−タ伝送システム用受信装置

Info

Publication number
JPS5851695B2
JPS5851695B2 JP52056518A JP5651877A JPS5851695B2 JP S5851695 B2 JPS5851695 B2 JP S5851695B2 JP 52056518 A JP52056518 A JP 52056518A JP 5651877 A JP5651877 A JP 5651877A JP S5851695 B2 JPS5851695 B2 JP S5851695B2
Authority
JP
Japan
Prior art keywords
pulse
output
value
receiving device
pulses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52056518A
Other languages
English (en)
Other versions
JPS52141107A (en
Inventor
ミシエル・アントニイ・マリー・ジヨセフ・ズフマール
ミシエル・ジユレス・フイレモン・クリスチエンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS52141107A publication Critical patent/JPS52141107A/ja
Publication of JPS5851695B2 publication Critical patent/JPS5851695B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/10Arrangements for initial synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】 本発明は、搬送波の両側波帯直角変調によって得られる
チャンネル信号の形態のアーク信号が伝送され、かつ同
期期間と、データ受信装置において局部発振器の初期同
期および適応形等化器の適正な予備調整を行うための前
記同期期間に直ちに後続する準備期間(本明細書での便
宜上の名称)とを含む同期系列がデータ信号に先立って
伝送されるデータ伝送システムにおけるデータ受信に当
り、同期期間の際のチャンネル信号のスペクトルが搬送
波周波数fcにおけるスペクトル線および搬送波周波数
fcに対し対称位置にある2個のスペクトル線から成り
、準備期間の際このスペクトルが、同期期間の際の搬送
波周波数fcの位相とは反対の位相を有する搬送波周波
数fcにおけるスペクトル線および搬送波周波数fcに
対し対称位置にある多数のスペクトル線から成り、前記
受信装置が該受信装置の入力端子に結合した検出回路を
備え、前記検出回路が、第1の値から始り同期期間の受
信に当り第2の値となり、準備期間および後続データ信
号の受信に当り再び第1の値となる出力信号を発生する
データ伝送システム用受信装置に関するものである。
ここで両側波帯直角搬送波変調は、多相位相偏移変調、
直角振幅変調、並に振幅偏移および位相偏移複合変調の
如き既知の変調技術のクラスを示す。
この種の受信装置においては多数のスイッチング動作の
ために前記検出回路の出力信号を使用する。
この出力信号の第1の値から第2の値への遷移を利用し
て特に搬送波再生用の位相同期ループを一層小さい雑音
帯域に切替え、局部クロック信号発生器の迅速な初期位
相同期を行う一方、この出力信号の第2の値から第1の
値への遷移を利用して特に適応形等化器をその作動状態
ならしめるようにする。
準備期間は同期期間に直ちに後続し、かつ振幅および位
相の値の異なる2つの搬送波信号を以て構成され、これ
ら2つの搬送波信号は不規則に変化する順序で生ずる。
しかし準備期間の開始端は前記2つの搬送波信号のうち
所定の一方の搬送波信号で構成される。
従って適応形等化器の適正かつ迅速なプリセットを達成
するためには、この等化量を適正瞬時に作動状態ならし
めることが必要である。
従来の同期期間および準備期間の検出方法では、同期期
間に際しては受信したチャンネル信号のエネルギーが主
として搬送波周波数fcのスペクトル成分およびこれに
対称な2つのスペクトル成分に分配され、一方準備期間
およびこれに後続してデータ信号を受信する際には受信
したチャンネル信号のエネルギーが全周波数帯域にわた
り分配されるという事実を利用している。
帯域通過フィルタを使用し、その通過帯域を適切に選定
してこのフィルタを通過するエネルギーが同期期間に際
しては極めて小さく、準備期間が開始されると直ちに著
しく増大するようにした場合には、簡単なエネルギー測
定および比較によって同期期間の受信および同期期間か
ら準備期間への遷移を決定することができる。
しかしエネルギー測定を基礎とするこの従来の方法は、
帯域通過フィルタが同期期間から準備期間への遷移に十
分迅速には追従できないのでいわゆる遷移現象が導入さ
れ、これが遷移発生瞬時がある遅延時間後に検出される
原因になるという欠点を有する。
更にこの従来の検出方法は周波数と共に増大する伝送路
減衰に敏感なので、検出回路を細心の注意を払って調整
する必要があるという欠点を有する。
本発明の目的は、データ受信装置の入力端子に結合した
検出回路を有し、前記欠点を除去する上述した種類の受
信装置を提供するにある。
そこで本発明の受信装置は、前記検出回路に、搬送波周
波数fcにおけるチャンネル信号成分を選択する帯域通
過フィルタと、前記帯域通過フィルタに接続され前記チ
ャンネル信号成分の電文さ時に出力パルスを発生する電
文さ検出器と、前記電文さ検出器に接続され第1および
第2出力端を有し、前記電文さ検出器の順次の出力パル
スのパルス間隔を測定し、測定したパルス間隔の長さが
所定範囲内の場合にその都度前記第1出力端にパルスを
発生し、測定したパルス間隔の長さが前記所定範囲内に
ない場合にその都度前記第2出力端にパルスを発生する
パルス間隔測定装置と、前記パルス間隔測定装置の前記
第1および第2出力端に接続したパルスパターン分析装
置とを設け、前記パルスパターン分析装置は前記第1の
値の出力信号を発生し、前記第1の値の出力信号は前記
パルス間隔測定装置の前記第1出力端に所定パターンの
逐次パルスが少くとも1回生じた後に前記第2の値とな
り、前記パルス間隔測定装置の前記第2出力端における
パルスに応答して再び前記第1の値となるよう構成した
ことを特徴とする。
本発明においては、帯域通過フィルタによって選択され
る搬送波成分子cの位相反転に起因して準備期間の際に
選択された搬送波成分が先行する同期期間の際には存在
しない著しい位相変動を示すから、準備期間が開始され
る瞬時を極めて正確に決定することができる。
図面につき本発明を説明する。
第1図において数字1は、チャンネル信号の形態で送信
されかつ搬送波の両側波帯直角変調によって得られるデ
ータ信号を受信する受信装置を示す。
チャンネル信号は帯域通過フィルタ2を介して受信装置
1に供給し、帯域通過フィルタ2の通過帯域は、第2図
に示すように、1800Hzの搬送波周波数fcに対し
450Hzから3150Hzにわたる。
データ信号の受信に当り搬送波同期およびビット同期並
に所要の等化は受信データ信号から導出した信号を介し
て行われる。
しかしかかる信号は、データ信号の受信に先立って搬送
波発生用局部発振器およびクロック信号発生器の初期同
期並に適応形等化器3の適正プリセットまたは事前調整
を受信装置において行わなければ導出することができな
い。
これらを行う目的のためデータ信号に先立って、それぞ
れ前記初期同期および等化量の事前調整が行われる同期
期間およびこれに直接隣接する準備期間を含む同期系列
または同期シーケンスを送信するのが普通である。
同期期間に際しては受信されるチャンネル信号の線スペ
クトルは、第3図に示すように、搬送波周波数f c=
1800Hzにおけるスペクトル線と、fcに対し対
称に位置する周波数600Hzおよび3000Hzにお
ける2個のスペクトル線とからなり、一方準備期間に際
してはこのスペクトルは、第4図に示すように、同期期
間の際における搬送波周波数fcの位相と反対位相で搬
送波周波数fc=1800Hzにおけるスペクトル線と
、fcに対し対称位置にある極めて多数のスペクトル線
とからなる。
適応形等化器3の適切な事前調整を達成するには、更に
、等化作用を適正瞬時即ち準備期間が始ると直ちに開始
することが必要である。
この目的のため受信装置に同期系列検出回路4を設け、
この検出回路4は受信装置1の入力端子5に接続されか
つ出力信号を発生し、この出力信号は第1の値から始り
同期期間の受信に当り第2の値となり、準備期間および
後続するデータ信号の受信に当り再び第1の値となる。
前記第2の値の出力信号をリード線6を介し適応形等化
器3に起動信号として供給する。
本発明においては前記検出回路4に、搬送波周波数fc
におけるチャンネル信号成分を選択する帯域通過フィル
タ7と、このフィルタ7に接続され、前記チャンネル信
号成分が零点と交さするとき出力パルスを発生する電文
さ検出器8と、電文さ検出器8に接続され、第1および
第2出力端子10および11を有するパルス間隔測定装
置9と、このパルス間隔測定装置9の第1および第2出
力端子10および11に接続したパルスパターン分析装
置12とを設ける。
かかる構成の検出回路4により、準備期間の開始時と正
確に一致する適応形等化器起動信号が得られ、パルス間
隔測定装置9は電文さ検出器8の順次の出力パルスの間
の間隔を測定し、測定したパルス間隔の長さが所定範囲
内にあればその都度第1出力端子10にパルスを発生し
、測定したパルス間隔の長さが前記所定範囲外であれば
その都度第2出力端子11にパルスを発生し、パルスパ
ターン分析装置12は前記第1の値の出力信号を発生し
、この第1の値の出力信号はパルス間隔測定装置9の第
1出力端子10に所定パターンの逐次パルスが少くとも
1度生じ後に前記第2の値となり、パルス間隔測定装置
9の第2出力端子11にパルスが発生するとこれに応動
して再び第1の値となる。
検出回路4の実施例の詳細なブロック図を第6図に示し
、第6図において第1図と対応する部分は同一数字で示
す。
第6図に示した検出回路も、受信装置1の入力端子5に
結合した帯域通過フィルタIと、このフィルタ7に接続
した電文さ検出器8と、この電文さ検出器8に接続され
かつ第1および第2出力端子10および11を有するパ
ルス間隔測定装置9と、これら出力端子10および11
に接続したパルスパターン分析装置12とを備えている
帯域通過フィルタ7は1800Hzの搬送波周波数成分
子cの両側で狭い帯域を選択するため第5図に示すよう
なフィルタ特性を有する。
このフィルタ7の出力端子に接続する電文さ検出器8は
、スライサ13およびこれに接続した微分回路14で構
成する。
パルス間隔測定装置9はディジタルカウンタ15を備え
、ディジタルカウンタ15は計数パルスを供給される第
1入力端子16と、電文さ検出器8から遅延回路18を
介し正の電文さパルスをリセットパルスとして供給され
る第2入力端子17を有する。
更に、ディジタルカウンタ15にデコーダ19を接続し
、デコーダ19は計数範囲を制御し、計数値が前記計数
範囲内にある場合、この計数値において前記計数範囲内
にある部分の大きさによって決まる持続時間を有する出
力パルスを送出する。
更にパルス間隔測定装置9は前記第1および第2出力端
子10および11を備え、これら出力端子は2個のAN
Dゲート20および21の出力端子で構成し、ANDゲ
ート20はデコーダ19の出力端子に直接接続しかつA
NDゲート21はインバータ22を介しデコーダ19の
出力端子に接続し、更にこれらANDゲート20および
21に電文さ検出器8から正の電文さパルスを供給する
パルス間隔測定装置9の第1および第2出力端子10お
よび11に接続したパルスパターン分析装置12はディ
ジクルカウンタ23を備え、ディジタルカウンタ23は
パルス間隔測定装置9の第1出力端子10に生ずる出力
パルスを計数パルスとして供給される第1入力端子24
と、カウンタ23をその起動位置にリセットするための
第2入力端子25とを有する。
更に、ディジタルカウンタ23にデコーダ26を接続し
、デコーダ26は所定数の連続計数パルスからなる所定
パターンのパルスが計数された場合に出力パルスを送出
する。
デコーダ26に双安定回路27を接続し、この双安定回
路27は検出回路4が休止状態の場合第1安定状態にあ
り、デコーダ26の出力パルスにより第2安定状態にセ
ットされ、パルス間隔測定装置9の第2出力端子11に
生ずる出力パルスに応動して再び第1安定状態にリセッ
トされる。
パルス間隔測定装置9の第2出力端子11に生じた出力
パルスはリセットパルスとしてディジクルカウンタ23
の第2入力端子25にも供給する。
次に本例の同期系列検出回路の動作を第7図A〜Gの波
形図につき説明する。
休止状態即ちチャンネル信号が受信されない場合には、
カウンタ23悌6図)は零状態にあり、双安定回路27
は第1安定状態にあり、その出力端子28に生ずる信号
は第7図Gに示すように第1の値(低レベル)を有する
データ信号の受信に先立ち同期系列を受信した場合、チ
ャンネル信号の線スペクトルは、帯域通過フィルタ7に
よって選択されかつスライサ13に供給される搬送波周
波数f □=1800Hzにおける線スペクトルを含ん
でいる。
その場合第7図Aに示した長方形信号がスライサ13の
出力端子に発生する。
この長方形信号が微分回路14に供給される。
微分回路14の出力端子には第7図Bに示した電文さパ
ルスが生じ、このパルスは第7図Aに示した長方形パル
スの後縁と一致する。
この電文さパルスは遅延回路18に供給して第7図Cに
示すように僅かな遅延τを導入する。
このように遅延した電文さパルスを、入力端子1;・6
に供給される計数パルスを計数するディジタルカウンタ
15ヘリセツトパルスとして供給する。
リセットされる以前においてカウンタ15の到達した計
i値は、順次のリセットパルスの間のパルス間隔の目安
となり、従って帯域通過フィルタ7により選択された搬
送波周波数fcの信号の1周期における持続時間の目安
となる。
カウンタ15に接続したデコーダ19は計数範囲を監視
し、第7図りに示した出力パルスを送出し、この出力パ
ルスの持続時間は当該計数値において前記計数範囲内に
入る部分の大きさによって決まる。
前記計数範囲の値を適切に選定して、同期期間の受信に
際しては周波数オフセット、位相ジッタおよび雑音の影
響にも拘らず搬送波周波数fcの順次の信号の順次の周
期における持続時間を示す計数値が常にこの計数範囲内
に入るようにし、一方準備期間の受信に際してはこの受
信に際して起る大きい位相変動に起因して前記計数値が
常にこの計数範囲外の値となるようにする。
パルス間隔測定装置9においては微分回路14の出力端
子に生ずる第7図Bに示した電文さパルスを2個のAN
Dゲート20および21に供給する。
ANDゲート20はその制御入力端子に供給されるデコ
ーダ19の出力パルス(第7図D)の持続時間の間作動
可能状態になる。
ANDゲート21はANDゲート20が作動可能状態で
はないときに作動可能状態になる。
カウンタ15に供給される第7図Cに示したリセットパ
ルスは電文さパルス(第7図B)に対し若干遅延されて
おり、かかるパルスはカウンタ15によって測定するパ
ルス間隔が計数範囲内にある場合その都度ANDゲート
20を介して転送される。
電文さパルスは測定したパルス間隔が前記計数範囲外に
ある場合その都度ANDゲート21を介して転送される
ANDゲート20を介して転送された電文さパルスを第
7図Eに示し、ANDゲート21を介して転送された電
文さパルスを第7図Fに示す。
同期期間に当りスライサ13の出力端子に生ずる第1周
期の長方形信号(第7図A)の持続時間は帯域通過フィ
ルタ2および7の過渡現象により延長され、測定したパ
ルス間隔て計数範囲外の長さとなるから、第7図Fに示
した電文さパルスの第1パルスが発生する。
第7図Fに示した電文さパルスの形態のこの第1パルス
はリセットパルスとしてカウンタ23および双安定回路
27に供給されるが、カウンタ23および双安定回路2
7は既に休止状態にあるのでこれは何等影響を及ぼさな
い。
準備期間の受信およびこれに後続するデータ信号の受信
に当り測定された各周期の持続時間は偶発的に計数範囲
内に入ることがあり、かつ同期期間の受信は確実に決定
されなければならないので、決定の基準として、パルス
間隔測定装置9の第1出力端子10に逐次発生する所定
数(例えば24個)のパルスをカウンタ23によって計
数することが必要である。
このカウンタ23が決定基準として用いる所定数の逐次
パルスを計数すると直ちに、カウンタ23に接続したデ
コーダ26が出力パルスを発生し、この出力パルスによ
り双安定回り路27が他方の安定状態に切替えられ、そ
の場合出力端子28に生ずる第7図Gに示した出力信号
はその第1の値(低レベル)から第2の値(高レベル)
となり、パルス間隔測定装置9の第2出力端子11に生
ずるパルスの指令に応答して再び第1の値になる。
出力端子28における出力信号が第1の値(低レベル)
から第2の値(高レベル)へ切替えられることにより同
期期間の受信が指示され、この出力信号が第2の値(高
レベル)から第1の値(低レベル)へ切替えられること
により同期期間に後続する準備期間の受信が指示される
帯域通過フィルタ7によって選択された搬送波周波数f
cの信号は同期期間に後続する準備期間の開始時に直ち
にその位相を急激に反転し、フィルタ2および7はこの
急激な位相反転に直ちには追随できず、その結果スラ1
す13の出力端子に生ずる長方形信号およびこれから導
出した電文さパルスにおいて著しい位相変動が生ずる。
従ってカウンタ15を介して測定するパルス間隔が準備
期間の開始時に直ちに計数範囲外の長さとなり、その結
果パルス間隔測定装置9の第2出力端子11に出力パル
スが生じ、この出力パルスはリセット指令としてカウン
タ23および双安定回路2γに供給される。
従って双安定回路2γはその第1安定状態に復帰し、そ
の結果出力端子28に生ずる第7図Gに示した出力信号
は第2の値(高レベル)から第1の値(低レベル)に復
帰する。
リセット指令は一回のパルス間隔測定後、特に準備期間
の開始時に既にパルス間隔測定装置9の第2出力端子1
1に発生しているので、双安定回路27の出力信号が第
2の値(高レベル)から第1の値(低レベル)に変化す
る瞬時により、準備期間の開始される瞬時が極めて正確
に指示される。
【図面の簡単な説明】
第1図は本発明の受信装置の概要を示すブロック図、第
2,3,4,5図は本発明の作動説明図、第6図は第1
図の検出回路の実施例を示すブロック図、第7図A−G
は第6図の作動説明図である。 1・・・・・・受信装置、2,7・・・・・・帯域通過
フィルタ、3・・・・・・適応形等化器、4・・・・・
・検出回路、5・・・・・・受信装置1の入力端子、8
・・・・・・電文さ検出器、9・・・・・・パルス間隔
測定装置、12・・・・・・パルスパターン分析装置、
13・・・・・・スライサ、14・・・・・・微分回路
、15.23・・・・・・ディジタルカウンタ、18・
・・・・・遅延回路、19,26・・・・・・デコーダ
、27・・・・・・双安定回路。

Claims (1)

  1. 【特許請求の範囲】 1 搬送波の両側波帯直角変調によって得られるチャン
    ネル信号の形態のデータ信号が伝送され、かつ同期期間
    と、データ受信装置において局部発振器の初期同期およ
    び適応形等化器の適正な予備調整を行うための前記同期
    期間に直ちに後続する準備期間とを含む同期系列がデー
    タ信号に先立って伝送されるデータ伝送システムにおけ
    るデータ受信に当り、同期期間の際のチャンネル信号の
    スペクトルが搬送波周波数fcにおけるスペクトル線お
    よび搬送波周波数f(3に対し対称位置にある2個のス
    ペクトル線から成り、準備期間の際前記スペクトルが、
    同期期間の際の搬送波周波数fcの位相とは反対の位相
    を有する搬送波周波数fcにおけるスペクトル線および
    搬送波周波数fcに対し対称位置にある多数のスペクト
    ル線から成り、前記受信装置が該受信装置の入力端子に
    結合した検出回路を備え、前記検出回路が、第1の値か
    ら始り同期期間の受信に当り第2の値となり、準備期間
    および後続データ信号の受信に当り再び第1の値となる
    出力信号を発生するデータ伝送システム用受信装置にお
    いて、前記検出回路に、搬送波周波数fcにおけるチャ
    ンネル信号成分を選択する帯域通過フィルタと、前記帯
    域通過フィルタに接続され前記チャンネル信号成分の零
    交さ時に出力パルスを発生する零交さ検出器と、前記零
    交さ検出器に接続され第1および第2出力端を有し、前
    記零交さ検出器の順次の出力パルスのパルス間隔を測定
    し、測定したパルス間隔の長さ力5所定範囲内の場合に
    その都度前記第1出力端にパルスを発生し、測定したパ
    ルス間隔の長さが前記所定範囲内にない場合にその都度
    前記第2出力端にパルスを発生するパルス間隔測定装置
    と、前記パルス間隔測定装置の前記第1および第2出力
    端に接続したパルスパターン分析装置とを設け、前記パ
    ルスパターン分析装置は前記第1の値の出力信号を発生
    し、前記第1の値の出力信号は前記パルス間隔測定装置
    の前記第1出力端に所定パターンの逐次パルスが少くと
    も1回生じた後に前記第2の値となり、前記パルス間隔
    測定装置の前記第2出力端におけるパルスに応答して再
    び前記第1の値となるよう構成したことを特徴とするデ
    ータ伝送システム用受信装置。 2 前記零交さ検出器に、済波されたチャンネル信号を
    供給されるスライサと、前記スライサの出力端子に接続
    され零交さパルスを導出する微分回路を設けたことを特
    徴とする特許請求の範囲第1項記載の受信装置。 3 前記パルス間隔測定装置に、計数パルスを供給され
    る第1入力端子および零交さパルスを遅延回路を介しリ
    セットパルスとして供給される第2入力端子を有するデ
    ィジタルカウンタと、前記デイジタルカウンタに接続さ
    れ、所定計数範囲につき監視を行い、計数値が前記計数
    範囲内にあるかまたは前記計数範囲を越えた場合に出力
    パルスを発生するデコーダとを設け、前記出力パルスの
    持続時間は計数値において前記計数範囲内に入る部分の
    大きさによって決めるようにし、前記パルス間隔測定装
    置の第1および第2出力端を第1および第2ANDゲー
    トで構成し、前記第1 ANDゲー°トを前記デコーダ
    の出力端子に直接接続しかつ前記第2ANDゲートをイ
    ンバータを介して前記デコーダの出力端子に接続し、更
    に前記第1および第2ANDゲートに前記電文さ検出器
    から電文さパルスを供給するよう構成したことを特徴と
    する特許請求の範囲第1項記載の受信装置。 4 前記パルスパターン分析装置に、前記パルス間隔測
    定装置の前記第1出力端に生ずる出力パルスを供給され
    る第1入力端子、および初期位置にリセットするための
    第2入力端子を有するディジタルカウンタと、前記ディ
    ジタルカウンタに接続され、所定パターンの逐次パルス
    を計数した場合に出力パルスを発生するデコーダと、前
    記デコーダに接続さ札前記デコーダの出力パルスにより
    一方の安定状態に設定され、前記パルス間隔測定装置の
    前記第2出力端に生ずる出力パルスにより他方の安定状
    態に設定される双安定回路を設けたことを特徴とする特
    許請求の範囲第1項記載の受信装置。
JP52056518A 1976-05-18 1977-05-18 デ−タ伝送システム用受信装置 Expired JPS5851695B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7605275A NL7605275A (nl) 1976-05-18 1976-05-18 Data-ontvanger met synchroniseer-reeks-detec- tieketen.

Publications (2)

Publication Number Publication Date
JPS52141107A JPS52141107A (en) 1977-11-25
JPS5851695B2 true JPS5851695B2 (ja) 1983-11-17

Family

ID=19826215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52056518A Expired JPS5851695B2 (ja) 1976-05-18 1977-05-18 デ−タ伝送システム用受信装置

Country Status (10)

Country Link
US (1) US4130724A (ja)
JP (1) JPS5851695B2 (ja)
AU (1) AU510560B2 (ja)
CA (1) CA1093644A (ja)
DE (1) DE2720401C3 (ja)
FR (1) FR2352456A1 (ja)
GB (1) GB1530053A (ja)
IT (1) IT1084692B (ja)
NL (1) NL7605275A (ja)
SE (1) SE419813B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2377729A1 (fr) * 1977-01-14 1978-08-11 Thomson Csf Dispositif de decodage de signaux numeriques, et systeme comportant un tel dispositif
GB2026796B (en) * 1978-07-14 1982-09-29 Fujitsu Ltd Clock synchronization circuit
DE2842371A1 (de) * 1978-09-28 1980-04-10 Siemens Ag Verfahren zur synchronisierung von sende- und empfangseinrichtungen
FR2445079A1 (fr) * 1978-12-20 1980-07-18 Ibm France Procede et dispositif pour detecter une sequence pseudo-aleatoire de changements de phase de 0o et 180o de la porteuse dans un recepteur de donnees
FR2445078A1 (fr) * 1978-12-20 1980-07-18 Ibm France Procede et dispositif pour detecter une sequence pseudo-aleatoire de deux symboles dans un recepteur de donnees utilisant une modulation a double bande laterale-porteuses en quadrature
DE2903711A1 (de) * 1979-01-31 1980-09-04 Siemens Ag Schaltungsanordnung zum einstellen der phase von empfangsseitig erzeugten traegersignalen
ZA805414B (en) * 1979-09-14 1981-08-26 Plessey Overseas Arrangements for data timing recovery from distorted signals for use in adaptive modems with multi-level coding
US4365338A (en) * 1980-06-27 1982-12-21 Harris Corporation Technique for high rate digital transmission over a dynamic dispersive channel
FR2496363A1 (fr) * 1980-12-12 1982-06-18 Cit Alcatel Procede et dispositif de detection de la sequence d'apprentissage d'un egaliseur auto-adaptatif
US4608703A (en) * 1983-05-12 1986-08-26 Ricoh Company, Ltd. Synchronization detection system for data transmission
CA1307323C (en) * 1986-08-22 1992-09-08 Transcom Communications Systems Ltd Modem and data communication system
US7327754B2 (en) * 2000-09-28 2008-02-05 Teridian Semiconductor, Corp. Apparatus and method for freezing the states of a receiver during silent line state operation of a network device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3564419A (en) * 1969-03-10 1971-02-16 Motorola Inc Pulse counting squelch circuit
US3902123A (en) * 1973-11-30 1975-08-26 Cincinnati Electronics Corp Digital circuit for determining if signal source consists primarily of noise or contains information
US3978407A (en) * 1975-07-23 1976-08-31 Codex Corporation Fast start-up adaptive equalizer communication system using two data transmission rates
US4063244A (en) * 1975-09-26 1977-12-13 Odom Offshore Surveys, Inc. Receiver/timing apparatus for a single frequency, time-shared positioning system

Also Published As

Publication number Publication date
DE2720401B2 (de) 1978-09-07
NL7605275A (nl) 1977-11-22
SE419813B (sv) 1981-08-24
JPS52141107A (en) 1977-11-25
FR2352456B1 (ja) 1984-12-28
AU510560B2 (en) 1980-07-03
US4130724A (en) 1978-12-19
GB1530053A (en) 1978-10-25
DE2720401A1 (de) 1977-11-24
IT1084692B (it) 1985-05-28
AU2519877A (en) 1978-11-23
SE7705661L (sv) 1977-11-19
CA1093644A (en) 1981-01-13
FR2352456A1 (fr) 1977-12-16
DE2720401C3 (de) 1979-04-26

Similar Documents

Publication Publication Date Title
JPS5851695B2 (ja) デ−タ伝送システム用受信装置
US4227251A (en) Clock pulse regenerator
JPS6326572B2 (ja)
US3983488A (en) Frequency-modulation demodulator threshold extension device
IL47894A (en) Apparatus for producing baud timing signal
JPS5915231B2 (ja) 同期デ−タ伝送システムにおける初期位相測定方法
US5999577A (en) Clock reproducing circuit for packet FSK signal receiver
US4733169A (en) Digital frequency detector
US4322850A (en) Sampling system for decoding biphase-coded data messages
US3887775A (en) System for measuring group delay in signal transmission
JPH05260108A (ja) ディジタル通信における復調方式
US4266198A (en) Sampling system for decoding biphase-coded data messages
US4547751A (en) System for frequency modulation
JPH1084337A (ja) パルス位置変調同期回路及び該同期回路を用いた通信方式
CN110324272B (zh) 一种基于组合环的快速载波恢复系统及方法
JP2801171B2 (ja) クロック信号同期回路
JP2593942B2 (ja) タイミング再生回路
JP3268320B2 (ja) Sn比判定回路
Dostert et al. Performance of a SAW tapped delay line in an improved synchronizing circuit
SU1172062A1 (ru) Когерентный приемник сигналов фазовой телеграфии
SU1157700A1 (ru) Устройство тактовой синхронизации
SU1046949A1 (ru) Устройство дл контрол амплитудно-частотной характеристики канала св зи
SU1001494A2 (ru) Детектор сигналов относительной фазовой телеграфии
Reis et al. Behavior of the Main Classes of Data Synchronizers
SU1566495A1 (ru) Устройство приема зондирующего сигнала