JPS5851325A - Complementary semiconductor integrated circuit device - Google Patents
Complementary semiconductor integrated circuit deviceInfo
- Publication number
- JPS5851325A JPS5851325A JP56149464A JP14946481A JPS5851325A JP S5851325 A JPS5851325 A JP S5851325A JP 56149464 A JP56149464 A JP 56149464A JP 14946481 A JP14946481 A JP 14946481A JP S5851325 A JPS5851325 A JP S5851325A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- integrated circuit
- supply
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 230000000295 complement effect Effects 0.000 title claims description 5
- 239000004020 conductor Substances 0.000 claims description 14
- 230000006870 function Effects 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000010985 leather Substances 0.000 description 1
- 208000011580 syndromic disease Diseases 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
- Power Sources (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、1個の半導体チップ上に搭載した複数個のv
IiIIF!ブロックtVtする相補型半導体集積回路
1itff胸するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention provides a plurality of v
IiIIF! The complementary semiconductor integrated circuit 1itff with block tVt is exciting.
従来の千樽体巣槓回#S装置では、MO8(金属−酸化
物一半導体)メモリのように%使用しない14IAの牛
導体集積回1lI8i!置全体を特徴モードとして、消
費電力音低減する方法があった。しかし複数個の機能ブ
ロックに%l!している1個の半導体集積回w1袈置ケ
使う場合、使いた%A轡罷ブロックと使わ1に%、4m
ブロックが生じる。このような!合、従来は使わないI
II絽ブロブロック消費w流が流へていたが、fjI症
ブロブロック数も少なく、却模も小名かつたため七の電
流の大きさは、牛導体集横1gl路Wt置全体からみれ
ばわずかな量でめったつしかし、集柚回路蚊術の進歩に
よや1個の半導体集積回路装置の集積度が向上し、多数
の大知模なmI@ブロックが同−半導体集積回路装置に
搭載δれるようになるfつれて、榛馳当〕消費電波は、
使わない11!耗プaツクがめると非常に大きくなり、
倫消費電力會望むには不都合である。In the conventional Chibaru system circuit #S device, a 14IA conductor integrated circuit 1lI8i which does not use % like MO8 (metal-oxide-semiconductor) memory! There was a method to reduce power consumption and noise by setting the entire device to a feature mode. However, %l! for multiple functional blocks! When using one semiconductor integrated circuit w1, the used %A block and the used 1%, 4m
A block occurs. like this! I, which is not used in the past,
The current was flowing, but the number of fjI syndrome blocks was small, and the magnitude of the current was small compared to the entire 1gl path Wt side of the cow conductor collection. However, with the progress of integrated circuit technology, the degree of integration of a single semiconductor integrated circuit device has improved, and a large number of large-scale mI@blocks can be installed in the same semiconductor integrated circuit device. As the number of radio waves increases, the radio wave consumption increases.
Do not use 11! When the wear pack is added, it becomes very large.
This is inconvenient for a power consumption meeting.
繁1図に従来の0M08(相補型)牛導体鶴積回路装置
の例會示す。Figure 1 shows an example of a conventional 0M08 (complementary type) conductor cross-conductor circuit device.
同図において、lが0M0B牛導体集槓回路。In the figure, l is a 0M0B cow conductor integrated circuit.
2が電譚端子、3がクロック信号入力端子、4゜5.8
が各!II乾會肩する回路ブロック、7,1゜9が出刃
端子、10が外部回路をそれぞれ表わしている。2 is the electric terminal, 3 is the clock signal input terminal, 4゜5.8
Each! II. The connected circuit block, 7 and 1°9 represent the blade terminals, and 10 represents the external circuit, respectively.
tX1図では、′fIIIIF!ブロック4.5.6の
出刃が、それぞれ出力端子の7 、8 、9Km続もれ
、出刃端子7が外部回路10に接続されてお9、出刃端
子8 9には外部回路は接続逼れていない。ここに1ク
ロック信号入力端子3よpクロック信号が入力すると、
WI能ツブロック45.6はクロック信号に応じてスイ
ッチング動作tはじめて、QMOjlp4体素子に消費
電fItが護れる。til、1図では、出刃端子7fe
けに外部回路がWMされており、機馳ブロック4だけが
有益な動作tしているのに対して、機能ブロック5.6
は使われていないにもかかわらず、クロック信号は供給
され、スイッチング動作を行い電力を消費している。In the tX1 diagram, 'fIIIF! The output terminals of blocks 4, 5, and 6 are connected to the output terminals 7, 8, and 9Km, respectively, and the output terminals 7, 9, and 9 are connected to the external circuit 10, and the external circuits are not connected to the terminals 8 and 9, respectively. do not have. When the p clock signal is input from the 1 clock signal input terminal 3 here,
The WI function block 45.6 performs a switching operation in accordance with the clock signal, and the power consumption fIt of the QMOjlp quadruple element is protected for the first time. til, in figure 1, Deba terminal 7fe
In addition, the external circuit is WMed, and only function block 4 has a useful operation, whereas function block 5.6
Even though it is not used, it is supplied with a clock signal and performs switching operations, consuming power.
そこで、半導体集積回路装置の消費電力電波の方法の一
つとして、轡能ブロック毎に電源部子を出しておいて、
半導体装置の外部で電源の供給を切り換えるという方法
が考えられるが、これは半導体集積回路装置の人出力熾
子数を増加場ゼ、場らに入出力燗子周辺の接続に?J雑
にするので、実装効率の点で不都合が生じる。Therefore, one way to reduce the power consumption of semiconductor integrated circuit devices is to provide a power supply section for each function block.
One possible method is to switch the power supply outside the semiconductor device, but does this increase the number of human outputs of the semiconductor integrated circuit device and the connections around the input/output devices? This causes problems in terms of implementation efficiency.
また、半導体集積回路内で憬罷ブロック毎に電−の供給
全制御する方法も考えられるが、この方法は電源供給音
制御するtillゲートの出力インピーダンスが問題と
なり、各優能ブロックに供給される消費[、fiか大き
くなると無視できない鑵圧降下【まねくという不都合が
生じる。Another possibility is to completely control the power supply to each block in the semiconductor integrated circuit, but this method poses a problem with the output impedance of the till gate that controls the power supply sound, and the power is not supplied to each superior block. If the consumption [, fi] increases, the inconvenience of a non-negligible drop in iron pressure occurs.
別の方法として、所−の4!I詫ブロツクだケVC播敏
した午導体集槓回路装置t−丁ぺて準備するとなると、
品種数が増加し*aO機能ブロックに@2いたい場合実
餉・切革か悪くなる。Alternatively, place 4! I apologize for the block.When it comes to preparing the VC-concentrated conductor concentrator circuit device,
If the number of varieties increases and you want to include @2 in the *aO function block, it will become worse whether it is real or cut leather.
本発明の目的は、上記した従来技術の欠点倉なりシ、実
装効率のよい、低消費電力の牛導体集積回路装置會提供
することKある。SUMMARY OF THE INVENTION It is an object of the present invention to overcome the drawbacks of the prior art described above and to provide a conductor integrated circuit device with high mounting efficiency and low power consumption.
本発明は、0M0a牛導体素子のような、スイッチング
時だけ消費電流が流れるとb5特徴を有した素子から構
成された半導体集積回路装置を前提としている。上記の
半導体回路においては、クロック人力*nブロックのク
ロック入力端子にクロックが供給1れることによプ、ス
イッチング物件が生じ消費電波が流れる。逆に1同じブ
ロックにクロックが供給されないとスイッチング動作社
生じないので消費電波はほとんど渡れない。The present invention is based on a semiconductor integrated circuit device constructed from an element, such as a 0M0a conductor element, which has a b5 characteristic when current consumption flows only during switching. In the above semiconductor circuit, when a clock is supplied to the clock input terminal of the clock input terminal *n block, a switching object occurs and a consumed radio wave flows. Conversely, if a clock is not supplied to the same block, switching operations will not occur, so almost no radio waves will be consumed.
本発明は、この41徴t−利用して、クロック人力SO
プクックへのクロック供給の有sKより、使わない*a
プロツ゛りの消費電波tはとんど零とし、1個の牛導体
集横回路全体としての量消費電力【!J!現しようとい
うものである。The present invention makes use of these 41 characteristics to create clock manual SO
Since clock supply to Pukukku is available, it is not used *a
The radio wave consumption t of the pro-tsuri is almost zero, and the amount of power consumed by one cow conductor integrated horizontal circuit as a whole [! J! It is intended to manifest itself.
上述した発明k1M施する具体的方法として、クロツタ
人力lI翻ブロックへのクロック供給のM無tS択的に
切換えて、七〇*aブロックの動作。As a specific method of carrying out the above-mentioned invention, the clock supply to the Kurotsuta human-powered II conversion block is selectively switched to operate the 70*a block.
停止髪自由に−44べるような回路kill成丁ればよ
い。All you have to do is create a kill circuit that allows you to stop and move freely by -44.
さらに、時間的に空いていて時分割的に利用できる入力
1子がある場合は、信号端子at増増加電電いために、
専用レジスタを備えるようにして、クロック供給指定情
報【専用レジスタに記憶δゼるように丁ればよい。Furthermore, if there is one input that is free in time and can be used in a time-sharing manner, in order to increase the power at the signal terminal,
It is sufficient to provide a dedicated register so that the clock supply designation information [memory δ is stored in the dedicated register].
以下、仁の発明′に実施例とともに詳Iaに説明する。Hereinafter, Jin's invention' will be explained in detail along with examples.
第2図社、この発明の一′44施例を示すブロック図で
める〇
第2図において、1′が0M0a牛導体集槓回路装−9
2か電源端子、3が外部クロック入力端子。Fig. 2 is a block diagram showing a 1'44 embodiment of the present invention.
2 is the power supply terminal, 3 is the external clock input terminal.
4.5.6が各機馳を肩する回路ブロック、1゜8.9
が出力端子、10が外部回路、 11 、12 。4.5.6 is the circuit block shouldering each function, 1°8.9
is an output terminal, 10 is an external circuit, 11, 12.
13かクロック供給情報入力端子、14.15゜16が
ストローブ入力燗子、17がテコーダ。13 is a clock supply information input terminal, 14.15° 16 is a strobe input tube, and 17 is a tecoder.
1g、11.20がクロンク供給情報紀慣用レジスタ、
21.22.21がゲート回路tそれぞれ示している。1g, 11.20 is the Cronk supply information period customary register,
21, 22, and 21 respectively show the gate circuit t.
牛導体集横−@1’に齋叔名詐る機吐ブロック4は、ク
ロック+8 J4it入力(11−31の一つとして受
け、論理動作軸来を出刃端子7に出力するchCO場合
、fII記ブロブロック4成している0M0B牛導体素
子はスイッチング動作7行い電力全消賛する。しかし、
#I2図に示すように外部クロンク入力趨子3とII能
ツブロック40間ゲート回路21r@綬して、クロック
信号の機能ブロックへの供給の有無r切6mえるように
している。これにより1!IN1ブロツクの動作するい
は停止を切換+vI!報によって自由に選択指定できる
。この切換情報は、タロツク供給情報記憶用レジスタ1
8の出力outから供給ちれる。1Bの出力outが′
1′のとき外部クロック入力端子3からのクロック信号
が、一方′θ′のとき電源端子2の電源電圧がゲート回
路21に通して818ブロツク4の内部クロック入力端
子0LKK与えられる。同様の回路が第2図の機能ブロ
ック5,6についても設けられているう第2図の場合は
、lllツブロック4使われ、5゜6が使われていない
ので、4にクロックを供給し、5.6には供給しないよ
うにクロック供給情報記憶レジスタ18,19.20i
設定してやれば、牛導体集槓回路装置全体としての消費
電力【低減することができる。In the case of a chCO that receives the clock +8 J4it input (as one of 11-31 and outputs the logic operation axis value to the deblade terminal 7), the block 4 whose name is faked by @1' is the fII record. The 0M0B conductor element that makes up the block 4 performs 7 switching operations and consumes all the power.However,
#I2 As shown in Figure I2, a gate circuit 21r is connected between the external clock input terminal 3 and the II function block 40, so that whether or not a clock signal is supplied to the functional block can be controlled. This gives us 1! Switch the IN1 block to operate or stop +vI! You can freely select and specify depending on the information. This switching information is stored in register 1 for storing tarokk supply information.
It is supplied from the output OUT of 8. The output of 1B is '
1', the clock signal from the external clock input terminal 3 is applied, while when 'θ', the power supply voltage of the power supply terminal 2 is applied to the internal clock input terminal 0LKK of the 818 block 4 through the gate circuit 21. A similar circuit is provided for the functional blocks 5 and 6 in FIG. Clock supply information storage registers 18, 19.20i so as not to supply to 5.6.
Once set, the power consumption of the entire conductor integrated circuit device can be reduced.
タロツク供給情報記憶用レジスタ18.19゜20への
書き込み情@は、入力端子11,12゜13に通して与
えられる。またヤのときの書き込みパルスは層子14,
15.18の組合ゼ【デコーダ17でデコードして作成
し、1g 、 19 。Write information to the tarok supply information storage registers 18, 19, 20 is provided through input terminals 11, 12, 13. In addition, the write pulse at the time of Y is the layer 14,
15.18 combinations [Created by decoding with decoder 17, 1g, 19.
20にストローブパルス(書き込みパルス)として与え
られる。これによ〕レジスタ18.19゜20KFi、
クロック供給情報が書暑込まれ記憶される。この場合、
端子14,15.18tj他に使用目的があり、使用さ
れている端子でめ夛、端子【共用して使用し、内部でテ
コーダ會備えてデコードして壽用パルスを作成している
。このため皇き込みパルス発生時に入力端子11,12
.13ヘクロツク供給情報を印加丁ればよく、書き込み
パルスか発生しないとき線、1子11.12.13は別
の用途に使える。また、クロック供給指定情報は、初期
設定として、牛導体集槓回絡@tk使いはじめるとLl
に1回設定丁ればよい。このように通常の動作状■では
あり得ない、通常の動作に対しては無意味な論理的な組
合せ1+−オリ用することによりゲート切り換え信号用
の外部端子が実質上不用となる。20 as a strobe pulse (write pulse). With this] register 18.19°20KFi,
Clock supply information is written and stored. in this case,
Terminals 14, 15, and 18tj have other purposes, and are used in common.The terminals are used in common, and are equipped with an internal decoder to decode and create daily pulses. Therefore, when the input pulse is generated, the input terminals 11 and 12
.. It is only necessary to apply the clock supply information to 13 hectares, and when a write pulse is not generated, the lines 11, 12, and 13 can be used for other purposes. In addition, the clock supply specification information is set as the initial setting, and when you start using the conductor collection circuit @tk, Ll
You only need to set it once. In this way, by using the logical combination 1+-ORI which is meaningless for normal operation and which cannot occur in normal operation state (1), an external terminal for a gate switching signal is substantially unnecessary.
以上本発明の実施例により説明してきたように、1mo
!導体集槓回路装置に搭載されているvI数個の1!乾
ブロツクへのクロック信号の供給を自由に遍釈して、切
換える回路全付加することにより、使わない轡能ブロッ
クの消費電力を低減できる多機能半導体集積回路装置會
実現できる。ここに新たに付加した回路は全体に比べて
わずかであり、チップ面積Kf#譬を与えるほどではな
く、酵済性tそこなうものではない。1らに、入力端子
を前述のように共用することにより、端子数【増加する
Cとなく、上記機能會付与することができる。As explained above using the embodiments of the present invention, 1mo
! 1 of several vIs installed in the conductor concentrator circuit device! By freely changing the supply of clock signals to dry blocks and adding all switching circuits, it is possible to realize a multifunctional semiconductor integrated circuit device that can reduce the power consumption of unused function blocks. The newly added circuit is small compared to the whole, and does not increase the chip area Kf#, and does not impair the fermentability. First, by sharing the input terminals as described above, the above functions can be provided without increasing the number of terminals.
また、本発明の半導体集積回路装置は、硬いはじめると
′#iに一度初期設定をするだけでよいため、1イクロ
コンピユータで本砧明牛導体集槓回路装置t−111J
@する場合、ブ■グラムtIIJ債1[より容易に初期
設定が可能であり、七の効果は太きいうIn addition, since the semiconductor integrated circuit device of the present invention only needs to be initialized once in '#i' when it starts to harden, one microcomputer can be used for the
If @, the initial setting is easier, and the effect of 7 is more pronounced.
第1図は従来技術の一例を示すブロック図、第2図は、
この発明の一実施例を示すブロック図である。
1.1′・・・CMO8半導体集積回路装置、2・・・
電源端子、3・・・外部クロック入力端子、4.5.6
・・・機能ブロック、?、8.9・・・出力端子、10
・・・外部回路、11.12.13・・・クロック供給
情報入力端子、14.15.16・・・ストローブ入力
端子、17・・・デコーダ、18.19.20・・・レ
ジスタ、21.22.23・・・ゲート回路。
代理人 弁理士 薄 1)利 幸FIG. 1 is a block diagram showing an example of the conventional technology, and FIG.
FIG. 1 is a block diagram showing an embodiment of the present invention. 1.1'...CMO8 semiconductor integrated circuit device, 2...
Power supply terminal, 3...External clock input terminal, 4.5.6
...Function block? , 8.9...output terminal, 10
... External circuit, 11.12.13 ... Clock supply information input terminal, 14.15.16 ... Strobe input terminal, 17 ... Decoder, 18.19.20 ... Register, 21. 22.23...Gate circuit. Agent Patent Attorney Susuki 1) Toshiyuki
Claims (1)
回路ブロックと、上記クロック人力亀子Ka駅的にクロ
ックを供給するゲート回路と、外部からの信号【受け、
上記ゲート回路の:!!択的なりロック供給動作音制御
する制御回路とkJL備することに41P倣とする相補
型半導体集槓回w1H重。 2、上記制御回路へ供給する手段は、通常の動作状1l
llにおいてめ1得ない論理的な組合の外部端子を用い
て形成ちれるものであることkW像と丁ゐ特許請求の範
囲w、1項記載の相補型午導体集St回路am。 3、上記制御回路は、レジスタと、七の保持信号を受け
るデコーダ回路から成り、上記クロック供i!1回路の
ゲート制御!1[−1’tk形成するものでるることを
特徴とする特許請求の範囲諺l又は第2項記載の相補型
牛導体集槓回路装置。[Claims] 1. A circuit block having a clock divided for each function, a gate circuit that supplies a clock to the clock, and a gate circuit that receives a signal from the outside.
The above gate circuit:! ! It is equipped with a control circuit for controlling the sound of the lock supply operation and a complementary semiconductor assembly circuit similar to 41P. 2. The means for supplying the control circuit to the control circuit under normal operating condition 1l.
Complementary conductor collection St circuit am according to claim 1, which is formed using external terminals of a unique logical combination in ll. 3. The control circuit is composed of a register and a decoder circuit that receives the hold signal of 7, and supplies the clock i! One circuit gate control! 1 [-1'tk.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56149464A JPS5851325A (en) | 1981-09-24 | 1981-09-24 | Complementary semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56149464A JPS5851325A (en) | 1981-09-24 | 1981-09-24 | Complementary semiconductor integrated circuit device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5851325A true JPS5851325A (en) | 1983-03-26 |
Family
ID=15475697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56149464A Pending JPS5851325A (en) | 1981-09-24 | 1981-09-24 | Complementary semiconductor integrated circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5851325A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03286213A (en) * | 1990-03-30 | 1991-12-17 | Matsushita Electric Ind Co Ltd | Data processor |
JPH04181409A (en) * | 1990-11-16 | 1992-06-29 | Fujitsu Ltd | Pipeline processor |
US6101151A (en) * | 1998-06-12 | 2000-08-08 | Mitsubishi Denki Kabushiki Kaisha | Synchronous semiconductor memory device employing temporary data output stop scheme |
-
1981
- 1981-09-24 JP JP56149464A patent/JPS5851325A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03286213A (en) * | 1990-03-30 | 1991-12-17 | Matsushita Electric Ind Co Ltd | Data processor |
JPH04181409A (en) * | 1990-11-16 | 1992-06-29 | Fujitsu Ltd | Pipeline processor |
US6101151A (en) * | 1998-06-12 | 2000-08-08 | Mitsubishi Denki Kabushiki Kaisha | Synchronous semiconductor memory device employing temporary data output stop scheme |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7573774B2 (en) | Multi-chip semiconductor memory device having internal power supply voltage generation circuit for decreasing current consumption | |
US5699302A (en) | Mode register control circuit and semiconductor device having the same | |
US20020091978A1 (en) | Method for reducing leakage current of LSI | |
JP2000151379A5 (en) | ||
JPS59200326A (en) | Data processing system | |
US6269031B1 (en) | Semiconductor memory device | |
US5774401A (en) | Data input/output circuit for performing high speed memory data read operation | |
JPS5851325A (en) | Complementary semiconductor integrated circuit device | |
JP4020680B2 (en) | Semiconductor integrated circuit | |
JPH04341997A (en) | Semiconductor memory device | |
JPH0432092A (en) | Semiconductor integrated memory circuit | |
JPH09198870A (en) | Multi-port memory | |
US20030042956A1 (en) | Interface circuit | |
JPS5815805B2 (en) | integrated circuit device | |
JPS5836435B2 (en) | semiconductor memory circuit | |
JPH0360523A (en) | Sense amplifier circuit | |
JP3057710B2 (en) | Semiconductor memory device | |
EP0419117A2 (en) | Wafer-scale semiconductor device having fail-safe circuit | |
JP2842733B2 (en) | Semiconductor integrated circuit | |
JPH06105554B2 (en) | Semiconductor memory device | |
JPH04313892A (en) | Address control circuit of memory | |
JP2692368B2 (en) | IC card | |
JP2552316B2 (en) | CMOS semiconductor integrated circuit | |
JPH08297965A (en) | Semiconductor integrated circuit device | |
US7181549B2 (en) | Semiconductor integrated circuit |