JPS5850732A - アモルフアスシリコン半導体装置の製造方法 - Google Patents

アモルフアスシリコン半導体装置の製造方法

Info

Publication number
JPS5850732A
JPS5850732A JP56147792A JP14779281A JPS5850732A JP S5850732 A JPS5850732 A JP S5850732A JP 56147792 A JP56147792 A JP 56147792A JP 14779281 A JP14779281 A JP 14779281A JP S5850732 A JPS5850732 A JP S5850732A
Authority
JP
Japan
Prior art keywords
silicon
supporting body
support
hydrogen
hydrogen gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56147792A
Other languages
English (en)
Inventor
Masanari Shindo
新藤 昌成
Tatsuo Oota
達男 太田
Shigeru Sato
滋 佐藤
Tetsuo Shima
徹男 嶋
Isao Myokan
明官 功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP56147792A priority Critical patent/JPS5850732A/ja
Publication of JPS5850732A publication Critical patent/JPS5850732A/ja
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021Reactive sputtering or evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Photovoltaic Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はアモルファスシリコン([FrL−シリコン」
と記す。)半導体装置am*方法に関するものである・ 最近において、a−シリコンは、結晶シリコンに比して
結晶成長工程が不要であってその製造が容易であり、大
面積の薄層状のものを容易に得ることができる点におい
て、太陽電池或いは電子写真感光体の材質として非常に
有利であり、m 3従って種^の研究がなされている。
然るに、このa−シリコンが半導体材料として有用であ
るためには、水素が導入されてそのダングリングボンド
が封鎖されたものであることが必要である。そして斯か
る水素が導入されたa−シリコンを製造することのでき
る方法としては、従来、グロー放電法が代表的なものと
して知られている。このグロー放電法は、真空槽内にお
いてシランガスをグロー放電により分解しその生成物に
より基・板上にa−シリコンを被着堆積せしめるもので
あるが、この方法においては、製膜速度が極めて小さく
、導入される水素の割合を制御することが内鑵であり、
使用するシリコン源がシランガスという爆発性のもので
あってその取扱いに細心の配慮が必要とされ、又nji
[又はpatのa−シリコンを得るためのドーピングに
おいては、ジボラン、アルシン、ホスフィン等の有毒ガ
スを用いなければならない欠点がある。
又グロー放電法のほかにはスパッタ法も知られているが
、この方法においてもグロー放電法と同様の欠点がある
0 一方、実際の半導体装置の製造においては、高い生産効
率が得られることが重要であり、a−シリコンは一デボ
ジシ冒ン法によって形成されるものであることから、長
尺な支持体上に、連続した工程でa−シリコン層を形成
し得る可能性を有するが、グルー放電性によって長尺な
支持体上にa−シリコン層を形成する場合には、既述の
方法自体の欠点のほか、被着基板としての支持体を電極
として用いることが必要であるが電極が長尺なものであ
ると電界に不均一性が生じ、グロー放電のプラズマを安
定に維持することが困難で均一なa−シリコン盾を形成
することが困難である欠点がある。
又スパッタ法を利用する場合には、長尺な支持体の表面
か、らの脱ガスによって真空槽内のガス圧が変動し、ス
パッタを生ぜしやる放電が不安定となって同様に良好な
a−シ□゛リコン層を形成することは極めて困難である
このように、従来においては、良好な特性のa−シリコ
ン半導体装置を有利に製造することは困難である。
本発明は以上の如き事情に基いてなされたものであって
、長尺な支持体上に均一なa−シリコン半導体層を形成
することができ、従って良好な特性のa−シリコン半導
体装置を有利に製造することのできる方法を提供するこ
とを目的とする。
以下図面によって本発明を具体的に説明する。
本発明においては、第1図に示すように、真空槽l内を
、排気路コに接続した真空ポンプ(図示せず)により1
0−3〜/f’?orrの真空度に排気し、真空槽l内
にはシリコン蒸発源3を設け、このシリコン蒸発源3の
上方に位置する支持体通路に沿って、支持体ロール参よ
りの長尺な導電性支持体5が移送されるようガイド四−
ラ6.乙により案内せしめると共にこの支持体3を巻き
取り田−ル7に巻き取るようにし、又前記シリコン蒸発
源Jと対向する支持体!の蒸着領域をスリット部材lに
より区画すると共に、この蒸着領域と対向するよう水素
ガス放電管テの出口を真空槽lに接続して設け、ヒータ
ー10によって支持体jを温度ljθ〜200℃、好ま
しくはコ!to −41&(11℃に加熱すると共に、
例えば前記巻き取り田−ルクを介して直流電gttによ
りON10KV% 好’)”t、<バー/ 〜−4KV
の直流負電圧を印加した状態で支持体書な移送しながら
、前記水素ガス放電管デより活性水素及び水素イオンな
真空槽l内に導入しながらシリコン蒸発源Jを加熱して
シリコンを蒸発せしめ、前記支持体3の表面上にa−シ
リコンを蒸着せしめてa−シリコン半導体層を形成し、
以ってa−シリコン半導体装置を製造する。
以上において、シリコン蒸発源3の加熱のためには、抵
抗加熱、電子銃加熱、誘導加熱等の任意の加熱手段を利
用することができる。そして蒸発源において突沸により
蒸発源物質の粗大粒塊が飛翔して支持体s上に付着する
ことを避ける必要があり、そのためには、屈曲した蒸気
路を形成する粗大粒塊飛散防止部材を利用することがで
きる。
又前記水素ガス放電管tの一例においては、第1図に示
すように、ガス人口二/を有する筒状の一方の電極部材
−と、この一方の電極部材=を一端に設けた、放電空間
Xを囲繞する例えば筒状ガラス製の放電空間部材Mと、
この放電空間部材2ダの他端に設けた、出ロコを有する
リング状の他方の電極部材易とより成り、前記一方の電
極部材−と他方の電極部材易との間に直流又は交流の電
圧が印加されることにより、ガス人口Uを介して供給さ
れた水素ガスが放電空間Xにおいてグロー放電を生じ、
これにより電子エネルギー的に賦活された水素原子若し
くは分子より成る活性水素及びイオン化された水素イオ
ンが出ロコより排出される。
この図示の例の放電空間部材評は二重管構造であって冷
却水を流過せしめ得る構成を有し、コt、Xが冷却水入
口及び出口を示す。コブは一方の電極部材二の冷却用フ
ィンである。
上記の水素ガス放電管デにおける電極間距離は10〜/
! 1:11であり、印加電圧はsoo Nzoo v
 、放電空間3の圧力は10  ?Orr程度とされる
又前記スリット部材tは第3図に示すように、支持体5
の通路Pの輔d方向に沿って、両端側に向うに従って次
第に開口幅が大きくなるスリット開口/Jを有するもの
とするのが好ましい。
本発明は以上のような方法であって、a−シリコンの形
成を、水素ガスを放電せしめることによって得られる活
性水素及び水素イオンの存在下においてシリコンの蒸着
によって行なうため、確実にそのダングリングボンドが
水素原子によって封鎖されたa−シリコンが連続して形
成される。しかも支持体3の加熱温度及び印加電圧の制
御、シリコンの蒸発速度の制御、並びに水素ガス放電管
!における供給水素ガス量、放電電圧の制御による、真
空槽l内に導入される活性水素の活性の程度と量及び水
素イオンの量の制御を各々独立に行なうことができるの
で、所望の良好な特性を有するa−シリコンが得られる
。又ドーピングもホウ素、アルミニウム、インジウム、
ガリウム等の周期律表第1族元素又はアンチモン、リン
、ヒ素等の第V族元素を蒸発源物質−とする蒸発源を用
いてドープ剤を共蒸着することによって容易に行なうこ
とができる上、その蒸発速度を制御することによりa−
シリコン中のドープ剤の含有割合を制御することにより
、所期のp型又はn型のa−シリコンを得ることができ
る。
以上に加え、本発明方法においては製膜速度を大きくす
ることが容易であって厚さの大きいa−シリコン半導体
層を短時間のうちに形成することが可能である上、長尺
な支持体3上にその面方向に均一な組成で厚さも均一な
a−シリコン半導体層を形成することができる・ そして前記水素ガス放電管tは真空槽l外に接続されて
いるため、仮に真空槽l内において支持体Sからの脱ガ
スが生じたとしてもこれによって水素ガス放電管tにお
ける放電が不安定となることはなく、シリコン或いは更
にドープ剤の蒸発は極めて安定に行なうことができ、良
好な特性を有するa−シリコン半導体層を安定に、しか
も長尺な支持体3に連続して形成することができるので
、これを用いてa−シリコン半導体装置を極めて安価に
製造することができる。
又以上のようにして形成された支持体!上のa−シリコ
ンは、巻き取りロールを上に巻き取られるが、支持体S
のすべてにa−シリコンが形成される間、当該a−シリ
コンは、活性水素及び水素イオンが存在する雰囲気中に
加熱された状態で保持されることとなるので、当該a−
シリコンのアニール効果を得ることができ、これにより
a−シリコンは安定な品質のものとなる。
以上導電性支持体を用いる場合について説明したが、こ
こに導電性支持体としては、ステンレス鋼、アルミニウ
ム等を挙げることができる。しかし本発明においてはポ
リイミドフィルム、ポリアミドフィルム等の絶縁性支持
体を用いることもでき、この場合には支持体の表面に金
属導電層が予め形成される。そして直流電圧の印加はこ
の金属導電層に接触する導電性リーラ等を利用すればよ
いO 第ダ図は本発明方法を適用した太陽電池製造装置の例を
示し、この例においては真空槽Jo内に支持体通路Pに
沿って例えばダつの蒸着室31,3コ。
33.3ダをこの順に設けて第1の蒸着@siには例え
ばクロムの金属蒸発源釘又はこれに代るスパッタ装置を
設け、支持体通路Pに沿って移送される絶縁性フィルム
より成る支持体3上に、第S図に示すように、導電層!
lを形成する。第一の蒸着室、−・Jコにはアンチモン
蒸発源軸及びシリコン蒸発源3ムと水素ガス放電管デム
とを設けて本発明方法に従って前記導電層、1/上にア
ンチモンが含有されたn型a−シリコン層jコを形成し
、第3の蒸着室33には、シリコン蒸発源J11と水素
ガス放電管9Bとを設けて本発明方法に従って前記n型
a−シリコン層よコ上にノンドープミー99フン層jJ
を形成する。更に第ダの蒸着室評には白金、金、パラジ
ウム等の仕事関数の大きい金属の金属蒸発源仰又はこれ
に代わるスパッタ装置を設けて前記ノンドープミー99
フン層jJ上に金属層針を形成する。そしてその後にお
いて透明導電層形成用蒸発源又はこれに代るスパッタ装
置を用いて前記金属層sII上に透明導電層srを形成
する0以上において、第一の蒸着i1Jコ及び第3の蒸
着室33においては支持体j上の導電層31に直流負電
圧を印加するために、当該導電層51に接する電圧印加
用導電リーラ60が利用される。41はガイドローラ、
4コは導電ローラ40のカバーである。
以上の如き方法によれば、第3図に示した構成を有する
ショットキーパリ了−の太陽電池が長尺な支持体!上に
形成される空ら、後にこれを適当な面積に裁断すること
により、大量の太陽電池を製造することができる。尚支
持体3が導電性であれば導電層31の形成は不要であり
、直流負電圧は第1図と同様の手段によって印加するよ
うにしてもよい。
以上のように本発明によれば、長尺な支持体上に均一な
a−シリコン半導体層を形成することができ、従って良
好な特性のa−シリコン半導体装置を有利に製造するこ
とのできる方法を提供することができる。
【図面の簡単な説明】
第7図は本発明アモルファスシリコン半導体装置の製造
方法の実施に用いられる装置の構成を示す説明用断面図
、第2図は水素ガス放電管の一例の説明用断面図、第3
71はスリット部材につい゛ての説明図、第4図は本発
明方法を適用した太陽電池の製造装置についての説明用
断面図、第3図゛は第参図の装置によって製造される太
陽電池の構成を示す説明図であるO 1・・・真空槽、コ・・・排気路、J・・・シリコン蒸
発源、ダ・・・支持体ロール、3−支持体、り・・・巻
き取り四−ル、1−・・スリット部材、!、tム、デB
・・・水素ガス放電管、10・・・ヒーター、 //…
直流電源、コバ・eガス入口、JJ、易−・・電極部材
、3・・・放電空間、31〜3ダ・・・蒸着室、ダハ・
・金属蒸発源、4Iコ・・・アンチモン蒸発源、仰−金
属蒸発源

Claims (1)

    【特許請求の範囲】
  1. 1) 真空槽内における支持体通路に沿って長尺なシー
    ト状支持体を移送し、この支持体の表面上に、活性水素
    及び水素イオンの存在下において、シリコンを蒸着せし
    めることによりアモルファスシリコン牛導体層を形成す
    る工程を含むことを特徴とするアモルファスシリコン半
    導体装置のW遣方法。
JP56147792A 1981-09-21 1981-09-21 アモルフアスシリコン半導体装置の製造方法 Pending JPS5850732A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56147792A JPS5850732A (ja) 1981-09-21 1981-09-21 アモルフアスシリコン半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56147792A JPS5850732A (ja) 1981-09-21 1981-09-21 アモルフアスシリコン半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5850732A true JPS5850732A (ja) 1983-03-25

Family

ID=15438307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56147792A Pending JPS5850732A (ja) 1981-09-21 1981-09-21 アモルフアスシリコン半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5850732A (ja)

Similar Documents

Publication Publication Date Title
US4514437A (en) Apparatus for plasma assisted evaporation of thin films and corresponding method of deposition
US4226897A (en) Method of forming semiconducting materials and barriers
US4328258A (en) Method of forming semiconducting materials and barriers
JPS61164219A (ja) 薄膜トランジスタアレイの製造装置
JPS5934421B2 (ja) 薄膜製造法
US4446168A (en) Method of forming amorphous silicon
EP0029747A1 (en) An apparatus for vacuum deposition and a method for forming a thin film by the use thereof
JPS5850732A (ja) アモルフアスシリコン半導体装置の製造方法
US5501745A (en) Low temperature method for making a photovoltaic material
US5543634A (en) Method of forming semiconductor materials and barriers
KR910009044B1 (ko) 고전도성, 고투과성 필름의 연속 부착방법 및 이의 장치
JPS5848473A (ja) アモルフアスシリコン太陽電池の製造方法
JPS5855037A (ja) 蒸着装置
JP3102540B2 (ja) 低水素量非晶質シリコン半導体薄膜の形成方法
JPS5837974A (ja) アモルフアスシリコン半導体装置及びその製造方法
JPS5867020A (ja) アモルフアスシリコン半導体装置の製造方法
JPH0239087B2 (ja)
JPS5837972A (ja) アモルフアスシリコン半導体装置及びその製造方法
JPS6296675A (ja) 堆積膜形成法
JPS5832411A (ja) アモルフアスシリコンの製造方法
JP2704986B2 (ja) 薄膜半導体素子及びその形成方法
JPS59147635A (ja) 蒸着方法
JPS59145043A (ja) 蒸着方法
JPS5844774A (ja) アモルフアスシリコン半導体装置及びその製造方法
JPS60239013A (ja) 半導体製造装置