JPS5850531U - デイジタルアナログ変換器 - Google Patents
デイジタルアナログ変換器Info
- Publication number
- JPS5850531U JPS5850531U JP14507881U JP14507881U JPS5850531U JP S5850531 U JPS5850531 U JP S5850531U JP 14507881 U JP14507881 U JP 14507881U JP 14507881 U JP14507881 U JP 14507881U JP S5850531 U JPS5850531 U JP S5850531U
- Authority
- JP
- Japan
- Prior art keywords
- digital
- analog converter
- ladder network
- current
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
′ 第１図は従来のＤ／Ａ変換器の構成を示す図、第２
図は本考案のＤ／Ａ変換器の一実施例の構成を示す図で
ある。 Ｒ１，Ｒ２，・・・、ＲＮ：抵抗、Ｓ□、Ｓ２．・・・
ＳＮ：スイッチ、Ｉｉｓ Ｉ２＋・・・ＩＮ＝電流源、
Ｔｏ、 Ｔ２．・・・ＴＮ：制御信号入力端子、ＴＯ＝
出力端子、Ｄｌ、 Ｄ２．・・・＊ ＤＮ：遅延素子、
Ｃ□、Ｃ２，・・・＊ ＣＮ：浮遊容量。
図は本考案のＤ／Ａ変換器の一実施例の構成を示す図で
ある。 Ｒ１，Ｒ２，・・・、ＲＮ：抵抗、Ｓ□、Ｓ２．・・・
ＳＮ：スイッチ、Ｉｉｓ Ｉ２＋・・・ＩＮ＝電流源、
Ｔｏ、 Ｔ２．・・・ＴＮ：制御信号入力端子、ＴＯ＝
出力端子、Ｄｌ、 Ｄ２．・・・＊ ＤＮ：遅延素子、
Ｃ□、Ｃ２，・・・＊ ＣＮ：浮遊容量。
Claims (1)
- 抵抗ラダーネットワークとその各接続点にそれぞれスイ
ッチを介して電流を供給する電流源とからなり、該各ス
イッチを入力ディジタル値に応じて制御することによっ
て前記ラダーネットワークの出力端に入力ディジタル値
に応じたアナログ出１力を得るディジタルアナログ変換
器において、前記各スイッチに達する制御信号線にそれ
ぞれ遅延手段を挿入し、該遅延手段の遅延時間をそれぞ
れの対応するスイッチの動作によって前記ラダーネット
ワークの出力端に生じるそれぞれの電流成分の遅延時間
の差を補償するように選んだことを特徴とするディジタ
ルアナログ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14507881U JPS5850531U (ja) | 1981-09-30 | 1981-09-30 | デイジタルアナログ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14507881U JPS5850531U (ja) | 1981-09-30 | 1981-09-30 | デイジタルアナログ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5850531U true JPS5850531U (ja) | 1983-04-05 |
Family
ID=29938022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14507881U Pending JPS5850531U (ja) | 1981-09-30 | 1981-09-30 | デイジタルアナログ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5850531U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019235162A1 (ja) * | 2018-06-05 | 2019-12-12 | 日本電信電話株式会社 | デジタル／アナログ変換器 |
-
1981
- 1981-09-30 JP JP14507881U patent/JPS5850531U/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019235162A1 (ja) * | 2018-06-05 | 2019-12-12 | 日本電信電話株式会社 | デジタル／アナログ変換器 |
| JP2019213054A (ja) * | 2018-06-05 | 2019-12-12 | 日本電信電話株式会社 | デジタル／アナログ変換器 |
| US11070219B2 (en) | 2018-06-05 | 2021-07-20 | Nippon Telegraph And Telephone Corporation | Digital/analog converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5850531U (ja) | デイジタルアナログ変換器 | |
| JPS616775U (ja) | 電流−電圧変換回路 | |
| JPS5816934U (ja) | デイジタルアナログ変換回路 | |
| JPS60169989U (ja) | デ−タ収集回路 | |
| JPS6155291B2 (ja) | ||
| JPS61103719U (ja) | ||
| JPS63113966U (ja) | ||
| JPS60136543U (ja) | 電子制御回路 | |
| JPS6115847U (ja) | デイエンフアシス回路 | |
| JPS58141611U (ja) | デジタルアナログ変換器の出力バツフア回路 | |
| JPS6372921U (ja) | ||
| JPS628726U (ja) | ||
| JPS60187916U (ja) | 基準電圧発生器 | |
| JPS6065813U (ja) | 可変電流源 | |
| JPS60148657U (ja) | 人工衛星搭載用アナログ型乗算器 | |
| JPS5832594U (ja) | テレメ−タ装置 | |
| JPS5854136U (ja) | Ｄ−ａ変換器 | |
| JPS60169800U (ja) | サンプル・ホ−ルド回路 | |
| JPS6047317U (ja) | 電子式可変抵抗器 | |
| JPS5824812U (ja) | 温度調節回路 | |
| JPS5885833U (ja) | 入力切換回路 | |
| JPH02130131U (ja) | ||
| JPS6061828U (ja) | ト−ンコントロ−ル回路 | |
| JPS5876241U (ja) | デジタル−アナログ変換器の出力誤差補償回路 | |
| JPS60187904U (ja) | 制御特性補償回路 |