JPS5850510U - 利得制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１図は従来の色信号増幅回路を示す回路図、第゛２図
はこの考案の一実施例を示す回路図である。 ＤＦｌｌ、　ＤＦ１２．　ＤＦ１３・・・差動増幅回路
、Ｑｌｌ〜Ｑ１ｇ・・・トランジスタ、Ｒ１−Ｒ６・・
・抵抗、ＶＲ１□・・・第１の゛　ボリウム、ｖＲ□２
・・・第２のポリラム。

Claims (1)

1. 【実用新案登録請求の範囲】 第１、第２のトランジスタ及び第３、第４のト・ランジ
   スタで構成され、第１、第２のトランジスタのエミッタ
   側は第１の定電流源に、第３、′第４のトランジスタの
   エミッタ側は第２の定電流源に接続されかつコレクタは
   共通に電源ラインに接続された第１及び第２の差動増幅
   回路と、前記第２、第３のトランジスタの共通ベースに
   接続されたゲートパルス入力端子と、 前記第１のトランジスタのベースに接続された信号入力
   端子と、 前記第１、第４のトランジスタのベース間に接続された
   第１の抵抗と、 前記第４のトランジスタのベースに第２の抵抗を介して
   接続されバイパスコンデンサと直列に接続された第１の
   ボリウムと、 前記第２、第３のトランジスタのコレクタに共通エミッ
   タが接続された第５、第６のトランジスタからなる第３
   の差動増幅回路と、 前記第６のトランジスタのコレクタに接続された負荷抵
   抗及び出力端子と、 前記第６のトランジスタのベースに接続された第２のボ
   リウムとを具備したことを特徴とする利得制御回路。