JPS584858B2 - Pulse Habahenchiyouchiyuukeiki - Google Patents

Pulse Habahenchiyouchiyuukeiki

Info

Publication number
JPS584858B2
JPS584858B2 JP15634775A JP15634775A JPS584858B2 JP S584858 B2 JPS584858 B2 JP S584858B2 JP 15634775 A JP15634775 A JP 15634775A JP 15634775 A JP15634775 A JP 15634775A JP S584858 B2 JPS584858 B2 JP S584858B2
Authority
JP
Japan
Prior art keywords
pulse
pulse width
circuit
output
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP15634775A
Other languages
Japanese (ja)
Other versions
JPS5282007A (en
Inventor
岡野介英
三木哲也
中川清司
米田悦吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP15634775A priority Critical patent/JPS584858B2/en
Publication of JPS5282007A publication Critical patent/JPS5282007A/en
Publication of JPS584858B2 publication Critical patent/JPS584858B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902Pulse width modulation; Pulse position modulation

Description

【発明の詳細な説明】 本発明は同軸ケーブル、光ファイバーケーブルあるいは
搬送波を用いたデイジタル伝送における簡易な多値デイ
ジタルパルス幅変調信号を再生中継する中継器に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a repeater that regenerates and repeats simple multilevel digital pulse width modulation signals in digital transmission using coaxial cables, optical fiber cables, or carrier waves.

従来多値として正の整数nをとり、情報をn個のパルス
幅に変換して信号を送る通信方式において、パルス幅変
調中継器が利用されていた。
Conventionally, a pulse width modulation repeater has been used in a communication system that takes a positive integer n as a multi-value, converts information into n pulse widths, and sends a signal.

従来のパルス幅変調中継器においては、入力信号の符号
に対応してそれぞれ異なったパルス幅の信号を発生させ
るパルス発生器を利用していた。
Conventional pulse width modulation repeaters utilize pulse generators that generate signals with different pulse widths depending on the sign of the input signal.

このパルス発生器の出力パルスの幅のゆらぎは伝送品質
を劣化させるので、パルス発生器としてはパルス幅を規
定値に抑えるために調整を数多く行ない、複雑な回路構
成のものを必要とした。
Fluctuations in the width of the pulse generator's output pulses degrade transmission quality, so the pulse generator required numerous adjustments and a complex circuit configuration in order to keep the pulse width within a specified value.

本発明はこれらの欠点を除去するため、同一のパルス発
生器を用い、それぞれの識別レベルに対応して同一パル
ス幅のパルスを発生させ、その後時間軸上でそれらのパ
ルスを加えてやることによりパルス幅の異なるパルスを
得るようにしたもので、その目的はパルス幅変調中継器
の簡易化を行なうことにある。
In order to eliminate these drawbacks, the present invention uses the same pulse generator to generate pulses with the same pulse width corresponding to each discrimination level, and then adds those pulses on the time axis. It is designed to obtain pulses with different pulse widths, and its purpose is to simplify the pulse width modulation repeater.

第1図は本発明の実施例であって、光通信に適用した場
合である。
FIG. 1 shows an embodiment of the present invention, which is applied to optical communication.

多値として3値とすると、符号“0”,“1”,“2”
に対して光パルスは第3図Aに示すようにパルス繰返し
周期Tよりも小さい異なるパルス幅の一定振幅の信号に
対応される。
If the multi-value is 3-valued, the codes are “0”, “1”, “2”
On the other hand, the optical pulse corresponds to a constant amplitude signal with a different pulse width smaller than the pulse repetition period T, as shown in FIG. 3A.

即ち符号“0”はパルス無し、符号“1”はパルス幅τ
1の信号、符号″2”はパルス幅τ2の信号に対応され
る。
In other words, code “0” means no pulse, code “1” means pulse width τ
A signal of 1, code "2" corresponds to a signal of pulse width τ2.

またこの図に示すように各周期におけるパルスの立上り
は同一時点にそろえてある。
Furthermore, as shown in this figure, the rises of the pulses in each cycle are aligned at the same point in time.

説明を簡単にするために、第1図における出力段として
の発光ダイオード或いは半導体レーザなどの発光素子1
1の出力光信号12の波形が第3図Aに示した通りであ
るとする。
To simplify the explanation, a light emitting element 1 such as a light emitting diode or a semiconductor laser as an output stage in FIG.
It is assumed that the waveform of the output optical signal 12 of No. 1 is as shown in FIG. 3A.

この光信号出力12は例えば光ファイバー(光学ガラス
繊維)の線図(図示せず)に入射され、次の中継器のフ
オートダイオード2に信号入力1として達する。
This optical signal output 12 is applied, for example, to an optical fiber (optical glass fiber) diagram (not shown) and reaches the photodiode 2 of the next repeater as signal input 1.

フオートダイオード2の一端はバイアス電源端子VBに
接続され、他端は負荷抵抗器16を通じて接地される。
One end of the photodiode 2 is connected to the bias power supply terminal VB, and the other end is grounded through the load resistor 16.

フオートダイオード2で光一電気変換を受けた信号1は
、増幅器3及び波形整形回路4に通され、そのパルス幅
に応じて第3図Bに示すように振幅変調を受けた形にな
るように波形整形される。
The signal 1 that has been photo-electrically converted by the photodiode 2 is passed through the amplifier 3 and the waveform shaping circuit 4, and is amplitude-modulated according to the pulse width as shown in FIG. 3B. The waveform is shaped.

即ちパルス無しに対しては0レベル、τ1のパルスに対
しては1レベル、τ2のパルスに対して2レベルの波形
となる。
That is, the waveform has a 0 level for no pulse, a 1 level for a pulse of τ1, and a 2 level for a pulse of τ2.

一方増幅器3の出力の一部は分岐され、タイミング抽出
回路5に加えられ、クロツク周波数f(f=1/T)の
クロックが抽出される。
On the other hand, a part of the output of the amplifier 3 is branched and applied to the timing extraction circuit 5, where a clock having a clock frequency f (f=1/T) is extracted.

タイミング抽出回路5としては、従来から通常利用され
ている単同調回路あるいは位相引込み発振器等を使用で
きる。
As the timing extraction circuit 5, a single tuning circuit or a phase-pull oscillator, which has been commonly used in the past, can be used.

波形整形回路4の出力は分岐されて識別器6aおよび6
bに加えられる。
The output of the waveform shaping circuit 4 is branched to discriminators 6a and 6.
added to b.

その識別レベルは識別器6aにおいては0レベルと1レ
ベルとの中間のレベルl1に識別器6bにおいては、1
レベルと2レベルとの中間のレベルl2にそれぞれ設定
される。
The discrimination level is a level l1 between the 0 level and 1 level in the discriminator 6a, and 1 in the discriminator 6b.
Each level is set to level 12, which is intermediate between level 2 and level 2.

タイミング抽出回路5の出力のクロツク信号は識別器6
a,6bのそれぞれの識別レベルにおいて、第3図Bの
受信波形のアイパターンのアイの開口が最大となる時点
t1,t2においてそれぞれ識別動作を行なうように設
定されている。
The clock signal output from the timing extraction circuit 5 is passed to the discriminator 6.
At each of the discrimination levels a and 6b, the discrimination operation is set to be performed at time points t1 and t2, respectively, when the eye opening of the eye pattern of the received waveform shown in FIG. 3B becomes maximum.

これ等識別器6a,6bの各出力に応じて回路5からの
クロツクによりパルス発生器7a,7bがそれぞれ駆動
される。
Pulse generators 7a and 7b are driven by the clock from circuit 5 in accordance with the outputs of these discriminators 6a and 6b, respectively.

これ等パルス発生器7a,7bより同一のパルス幅τ1
のパルスをそれぞれ発生する。
These pulse generators 7a and 7b have the same pulse width τ1
pulses are generated respectively.

このパルス発生器7a,7bはモノマルチバイブレーク
等の回路により容易に実現できる。
The pulse generators 7a and 7b can be easily realized using a circuit such as a mono-multi-by-break circuit.

パルス発生器7a,7bの出力はそのパルス幅τ1の範
囲内で相対的に時間がずらされて互に論理和がとられる
The outputs of the pulse generators 7a and 7b are logically summed with each other with relative time shifts within the range of the pulse width τ1.

この例ではパルス発生器7bの出力はτ1だけ遅延回路
8にて遅延され、その遅延信号Fと、パルス発生器7a
の出力Eとが回路9にて論理和がとられる。
In this example, the output of the pulse generator 7b is delayed by τ1 in the delay circuit 8, and the delayed signal F and the output of the pulse generator 7a are
The output E and the output E are logically summed in a circuit 9.

よって符号“0”の受信時には受信波形は“0”レベル
になり識別器6a,6bの何れからもパルスを発生せず
、出力E及びFは0であり、回路9の出力も0である。
Therefore, when the code "0" is received, the received waveform becomes the "0" level, and neither of the discriminators 6a and 6b generates a pulse, the outputs E and F are 0, and the output of the circuit 9 is also 0.

符号“1”の受信時には変換された振幅変調信号は“1
”レベルになり、識別器6aのみがパルスを発生する。
When the code “1” is received, the converted amplitude modulation signal is “1”.
” level, and only the discriminator 6a generates a pulse.

よって出力Eはパルス幅τ1のパルスになり、出力Fは
0であつて論理和回路9の出力は幅τ1のパルスになる
Therefore, the output E becomes a pulse with a pulse width τ1, the output F is 0, and the output of the OR circuit 9 becomes a pulse with a width τ1.

符号“2″の受信時には識別器6a,6bの両方にパル
スが発生するので、出力E及びFは共にパルス幅τ1の
パルスとなり、回路9からパルス幅τ2(=τ1+T1
)のパルスが発生する。
When the code "2" is received, a pulse is generated in both the discriminators 6a and 6b, so the outputs E and F are both pulses with a pulse width τ1, and the circuit 9 outputs a pulse with a pulse width τ2 (=τ1+T1).
) pulse is generated.

論理和回路9の出力パルスは増幅器10により増幅され
た後発光素子11に加えられ、これより光信号波形が再
生され、出力光信号12として発射される。
The output pulse of the OR circuit 9 is amplified by an amplifier 10 and then applied to a light emitting element 11, from which an optical signal waveform is reproduced and emitted as an output optical signal 12.

第2図は識別再生器の他の実施例であって、識別器6と
パルス発生器7とを一体化している。
FIG. 2 shows another embodiment of the discrimination regenerator, in which a discriminator 6 and a pulse generator 7 are integrated.

即ち波形整形回路4の出力はDタイプフリツプフロツプ
13のデータ端子Dに与えられ、これは回路5のクロッ
クにより定められた時間に読込まれて識別され、出力端
Qにその識別結果が生じる。
That is, the output of the waveform shaping circuit 4 is applied to the data terminal D of the D-type flip-flop 13, which is read and identified at a predetermined time by the clock of the circuit 5, and the identification result is produced at the output terminal Q. .

回路5からのクロツクは遅延回路14を通って遅延され
てフリツプフロツプ13をリセットする。
The clock from circuit 5 is delayed through delay circuit 14 to reset flip-flop 13.

よってフリツプフロツプ13の出力端Qには遅延回路1
4の遅延時間で定まったパルス幅のパルスが発生する。
Therefore, the delay circuit 1 is connected to the output terminal Q of the flip-flop 13.
A pulse with a pulse width determined by the delay time of 4 is generated.

このように構成すればパルス発生器は非常に簡単に構成
できるので量産性が優れている利点がある。
With this configuration, the pulse generator can be configured very easily, which has the advantage of being excellent in mass production.

以上説明したように本発明のパルス幅変調中継器によれ
ば同一パルス幅のパルス発生器と、遅延回路とのみによ
り、異なったパルス幅のパルスを合成しているので、製
造時に量産性が優れている。
As explained above, according to the pulse width modulation repeater of the present invention, pulses with different pulse widths are synthesized only by a pulse generator with the same pulse width and a delay circuit, so that mass productivity is excellent during manufacturing. ing.

以上の説明はパルスの立上り時点を同一時点にそろえた
3値のパルス幅変調中継器を構成した場合であったが、
3値以上についても全く同様にして構成することができ
、またパルスの立下り時点を同じ時点にそろえた多値パ
ルス幅変調中継器もこの発明は適用できる。
The above explanation was for the case where a three-value pulse width modulation repeater was configured in which the pulse rise times were aligned at the same time.
Three or more values can be constructed in exactly the same manner, and the present invention can also be applied to a multi-value pulse width modulation repeater in which the falling points of the pulses are aligned at the same time.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明によるパルス幅変調中継器の実施例を示
すブロック図、第2図はその識別再生回路の例を示すブ
ロック図、第3図は本発明の動作を説明するための波形
及びアイダイヤグラムである。 1:光信号入力、2:フオトダイオード、4:波形整形
回路、5:タイミング抽出回路、6a,6b:識別器、
7a,7b:パルス発生器、8:遅延回路、9:論理和
回路、11:発光素子、12:光信号出力、13:セッ
トリセット付Dタイプフリツプフロツプ、14:遅延回
路。
FIG. 1 is a block diagram showing an embodiment of a pulse width modulation repeater according to the present invention, FIG. 2 is a block diagram showing an example of an identification reproducing circuit thereof, and FIG. It is an eye diagram. 1: Optical signal input, 2: Photodiode, 4: Waveform shaping circuit, 5: Timing extraction circuit, 6a, 6b: Discriminator,
7a, 7b: pulse generator, 8: delay circuit, 9: OR circuit, 11: light emitting element, 12: optical signal output, 13: D type flip-flop with set/reset, 14: delay circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 n値(n≧3の正の整数)デイジタル多値パルス幅
変調入力信号が供給され、設定レベル以上の入力に対し
てそれぞれ同一パルス幅τ1の識別パルスを出力するn
−1個の識別器と、これ等識別出力パルスの相対的時間
位置を前記パルス幅τ1の範囲でずらす手段と、これ等
互にずらされた識別出力の論理和をとる論理和回路とを
具備するパルス幅変調中継器。
1 An n-value (a positive integer of n≧3) digital multi-value pulse width modulation input signal is supplied, and an identification pulse with the same pulse width τ1 is output for each input equal to or higher than the set level.
- comprising one discriminator, means for shifting the relative time positions of these discrimination output pulses within the range of the pulse width τ1, and an OR circuit for calculating the logical sum of these mutually shifted discrimination outputs. Pulse width modulation repeater.
JP15634775A 1975-12-29 1975-12-29 Pulse Habahenchiyouchiyuukeiki Expired JPS584858B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15634775A JPS584858B2 (en) 1975-12-29 1975-12-29 Pulse Habahenchiyouchiyuukeiki

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15634775A JPS584858B2 (en) 1975-12-29 1975-12-29 Pulse Habahenchiyouchiyuukeiki

Publications (2)

Publication Number Publication Date
JPS5282007A JPS5282007A (en) 1977-07-08
JPS584858B2 true JPS584858B2 (en) 1983-01-28

Family

ID=15625762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15634775A Expired JPS584858B2 (en) 1975-12-29 1975-12-29 Pulse Habahenchiyouchiyuukeiki

Country Status (1)

Country Link
JP (1) JPS584858B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57140046A (en) * 1981-02-20 1982-08-30 Hitachi Cable Ltd Modulation and demodulation device for optical communication

Also Published As

Publication number Publication date
JPS5282007A (en) 1977-07-08

Similar Documents

Publication Publication Date Title
US4021744A (en) Demodulator for frequency-keyed communication system
US5436752A (en) Receive-side circuit for a system for optically transmitting a digital signal over a dispersive optical waveguide
CA1215120A (en) Optical heterodyne detection pulse receiving system and method
US4427895A (en) Method and apparatus for optical fiber communication operating at gigabits per second
CA1073056A (en) Optical pulse transmission system
US5097353A (en) Optical repeater having phase inversion circuit
US5434692A (en) Optical device for the recovery of the timing of a coded signal
US5274490A (en) Optical transmitter, optical receiver and optical transmission apparatus and control method of optical receiver
US4012633A (en) Wide dynamic range analog signal optical communication system
AU596750B2 (en) Semiconductor laser modulation control system
US4955081A (en) Light communication system
JPS584858B2 (en) Pulse Habahenchiyouchiyuukeiki
US5774002A (en) Frequency doubler for an optical transceiver clock recovery circuit
US4573169A (en) Communication system for bi-phase transmission of data and having sinusoidal low pass frequency response
US5274673A (en) Optical bus transmission method and transmitting-side encoder and receiving-side decoder therefor
JPS584859B2 (en) Digital Pulse
JP3414616B2 (en) Optical transmission system
GB2242105A (en) Multi-level linecoding
JPS5818820B2 (en) Tachi Digital Pulse Habahenchiyouki
US5532863A (en) Optical signal-regenerating unit and transmission system comprising such a unit
AU627388B2 (en) Additional signal transmission in a transmission system for digital signals with a high bit rate
JPS6399621A (en) Ppm demodulation circuit
JP2723113B2 (en) Semiconductor laser pass / fail determination device
JPS5879357A (en) Direct current regenerating circuit
JPH0252536A (en) Digital optical transmitter