JPS5846569Y2 - Ultra high frequency transistor amplifier circuit - Google Patents

Ultra high frequency transistor amplifier circuit

Info

Publication number
JPS5846569Y2
JPS5846569Y2 JP6174279U JP6174279U JPS5846569Y2 JP S5846569 Y2 JPS5846569 Y2 JP S5846569Y2 JP 6174279 U JP6174279 U JP 6174279U JP 6174279 U JP6174279 U JP 6174279U JP S5846569 Y2 JPS5846569 Y2 JP S5846569Y2
Authority
JP
Japan
Prior art keywords
impedance
high frequency
circuit
output
transistor amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP6174279U
Other languages
Japanese (ja)
Other versions
JPS55162420U (en
Inventor
純一 曽根
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP6174279U priority Critical patent/JPS5846569Y2/en
Publication of JPS55162420U publication Critical patent/JPS55162420U/ja
Application granted granted Critical
Publication of JPS5846569Y2 publication Critical patent/JPS5846569Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Waveguides (AREA)
  • Microwave Amplifiers (AREA)

Description

【考案の詳細な説明】 本考案は超高周波トランジスタを用いたマイクロ波およ
び準ミリ波帯における増幅器のインピーダンス整合回路
構造に関する。
[Detailed Description of the Invention] The present invention relates to an impedance matching circuit structure for an amplifier in microwave and sub-millimeter wave bands using ultra-high frequency transistors.

超高周波トランジスタ増幅器、とくに晶出カドランジス
増幅器においては(1)トランジスタのインピーダンス
抵抗分が小さいことに加えて、リアクタンス分も小さく
、さらに周波数が高くなるにつれ容量性から誘導性を示
すようになる、(2)高出力化するほどl・ランジスタ
チツプの大きさが大きくなるうえ、超高周波帯では整合
回路のストリップ線路波長も短くなり、その結果、前記
トランジスタ・チップの大きさが、ストリップ線路波長
と同等になり、高出力トランジスタ・チップ全体を電磁
波的に同位相で励振することが困難になる等の問題から
、高出力化、高周波化するほど整合回路の実現が難しく
なる。
In ultra-high frequency transistor amplifiers, especially crystallized quadratic amplifiers, (1) In addition to the small impedance resistance of the transistor, the reactance is also small, and as the frequency increases, the property changes from capacitive to inductive. 2) The higher the output, the larger the size of the transistor chip, and in the ultra-high frequency band the strip line wavelength of the matching circuit becomes shorter.As a result, the size of the transistor chip becomes equal to the strip line wavelength. This makes it difficult to excite the entire high-output transistor chip in the same electromagnetic phase, and as a result, the higher the output and the higher the frequency, the more difficult it becomes to realize a matching circuit.

第1図はマイクロ波高出力GaA、s電界効果トランジ
スタ(以下FETと称する)の周波数に対する入出カイ
ピーダンス軌跡の一例をスミス図表上に示したものであ
る。
FIG. 1 shows an example of the input and output chipedance locus with respect to frequency of a microwave high output GaA, S field effect transistor (hereinafter referred to as FET) on a Smith diagram.

このようなインピーダンスを有する高出力FETを用い
たC帯(4〜8 GHz)における増幅器の入出力整合
回路の従来例を第2図に示す。
FIG. 2 shows a conventional example of an input/output matching circuit for an amplifier in the C band (4 to 8 GHz) using a high output FET having such an impedance.

同図において、接地導体1にろう付けされたFET2の
入力端子を構成するゲート端子3はポンチ゛イング導体
細線4により、高誘電率基板5上に形成された2個の集
中定数化キャパシタ6に接続され、さらに前記集中定数
化キャパシタ6はボンディング導体細線7により、アル
ミナ基板8上に形成された特性インピーダンス50Qの
マイクロストリップ線路9に接続されている。
In the figure, a gate terminal 3 constituting an input terminal of an FET 2 brazed to a ground conductor 1 is connected to two lumped constant capacitors 6 formed on a high dielectric constant substrate 5 through a thin punching conductor wire 4. Furthermore, the lumped constant capacitor 6 is connected by a bonding conductor thin wire 7 to a microstrip line 9 having a characteristic impedance of 50Q formed on an alumina substrate 8.

一方、該高出力FET 2の出力整合回路は該高出力F
ET 2の出力端子を構成するドレイン端子10にボン
ディング導体細線11により接続された、アルミナ基板
12上に形成された移相のための伝送線路13、および
並列リアクタンス分打消しの大めの容量性並列スタブを
構成する伝送線路14とから或っている。
On the other hand, the output matching circuit of the high output FET 2 is connected to the high output FET 2.
A transmission line 13 for phase shifting formed on an alumina substrate 12 is connected to a drain terminal 10 constituting the output terminal of the ET 2 by a thin bonding conductor wire 11, and a large capacitance for canceling the parallel reactance. The transmission line 14 constitutes a parallel stub.

入力整合回路の設計は、まずポンチ゛イング導体細線4
により誘導性分を追加してFETのインピーダンスをほ
ぼ規格化コンダクタンス1に変換し、さらに並列の集中
定数化キャパシタ6により誘導性リアクタンス分を打ち
消すようにしてインピーダンスの整合を図っている。
The design of the input matching circuit begins with the punching conductor thin wire 4.
By adding an inductive component, the impedance of the FET is converted to approximately a normalized conductance of 1, and furthermore, the inductive reactance component is canceled by the parallel lumped capacitor 6 to achieve impedance matching.

出力回路の設計も同様に、ボンディング導体細線11お
よび移相のための伝送線路13により、FETのインピ
ーダンスをほぼ規格化コンダクタンス1に変換し、さら
に容量性並列スタブ14により誘導性リアクタンス分を
打ち消すように決められる。
Similarly, the design of the output circuit is such that the impedance of the FET is approximately converted to a normalized conductance of 1 using the bonding conductor thin wire 11 and the transmission line 13 for phase shifting, and the inductive reactance is canceled out using the capacitive parallel stub 14. can be decided.

なお、本例では入力整合回路として分布定数線路を使わ
ず、2個の集中定数化キャパシタ6を対称性良く配置す
ることで、入力の整合を図るとともに、チップサイズの
大きな高出力FET2全体を電磁波的に同位相で励振す
るように設計されている。
In this example, a distributed constant line is not used as the input matching circuit, and two lumped constant capacitors 6 are arranged symmetrically to achieve input matching and to prevent the entire high-power FET 2, which has a large chip size, from electromagnetic waves. It is designed to excite in the same phase.

ここで周波数が高くなると、第1図の高出力FETの人
力インピーダンスの周波数に対する軌跡かられかるよう
に該FETのリアクタンス分は誘導性となり、第1図の
場合ではインピーダンス13GHz以上で規格化コンダ
クタンスは1より小さくなってくる。
As the frequency increases, the reactance of the FET becomes inductive, as can be seen from the locus of the human input impedance of the high output FET with respect to frequency in Figure 1, and in the case of Figure 1, the normalized conductance is It becomes smaller than 1.

従って高周波域で第2図に示した整合回路にて入力の整
合を実現するには、集中定数化キャパシタ6により誘導
性リアクタンス分を打消した後(このときのインピーダ
ンスは抵抗骨だけであるが、その値は1より大きくなっ
ている)特性インピーダンス50Ω伝送線路9の替わり
に半波長のインピーダンス変換回路を用いてインピーダ
ンス1に変換する必要があるこの場合、周波数帯域特性
が狭くなるという欠点以外に半波長インピーダンス変換
回路の特性インピーダンスが高くなりすぎてストリップ
導体幅が狭くなり電力損失が大きくなるという欠点が生
じてくる。
Therefore, in order to achieve input matching using the matching circuit shown in FIG. 2 in the high frequency range, after canceling the inductive reactance with the lumped constant capacitor 6 (the impedance at this time is only the resistance bone), (The value is larger than 1) It is necessary to convert the impedance to 1 using a half-wavelength impedance conversion circuit instead of the characteristic impedance 50Ω transmission line 9. In this case, in addition to the disadvantage that the frequency band characteristics become narrow, A drawback arises in that the characteristic impedance of the wavelength impedance conversion circuit becomes too high, the strip conductor width becomes narrow, and power loss increases.

一方、第2図の分布定数線路を用いた出力側整合回路に
関しては、周波数が高いことから、マイクロストリップ
線路波長が短くなり、その結果、整合回路の設計性を良
くするためには、伝送線路の伝播方向の長さのスケール
ダウンに伴い、前記伝送線路の横幅のスケールダウンを
図る必要がある。
On the other hand, regarding the output side matching circuit using the distributed constant line shown in Figure 2, since the frequency is high, the microstrip line wavelength is shortened, and as a result, in order to improve the design of the matching circuit, the transmission line As the length of the transmission line in the propagation direction is scaled down, it is necessary to scale down the width of the transmission line.

その結果、伝送線路の特性インピーダンスを一定に保つ
ためには、MIC基板(第2図の例ではアルミナ基板)
は薄くしなければならない。
As a result, in order to keep the characteristic impedance of the transmission line constant, it is necessary to use a MIC substrate (an alumina substrate in the example in Figure 2).
must be made thinner.

さらに高出力FETのようなイ氏インピーダンスのトラ
ンジスタとの整合を図るには低インピーダンスの伝送線
路が要求されるため、回路を小形に保つためにもMIC
基板を薄くすることは設計上有利である゛。
Furthermore, matching with high-impedance transistors such as high-output FETs requires a low-impedance transmission line, so in order to keep the circuit compact, MIC
Making the substrate thinner is advantageous in terms of design.

ところが出力側整合回路のMIC基板と同様、入力側の
MIC基板も薄くすると前述したように入力側の半波長
インピーダンス変換回路のストリップ導体幅はますます
細くなるため、電力損失が大きくなるばかりか、製作上
細いストリップ線路実現のさいのサイドエツチングによ
り、伝送線路特性のばらつきが大きくなるという欠点が
生ずる。
However, like the MIC board of the output matching circuit, if the MIC board of the input side is made thinner, as mentioned above, the strip conductor width of the half-wavelength impedance conversion circuit on the input side becomes thinner and thinner, which not only increases power loss, but also increases the power loss. Due to side etching when realizing a thin strip line in manufacturing, a drawback arises in that variations in transmission line characteristics become large.

このようなことは周波数が高い程、深刻な問題となって
くる。
This problem becomes more serious as the frequency becomes higher.

本考案の目的は前記欠点を除去せしめた新規な構造のイ
ンピーダンス整合回路を備えた超高周波I・ランジスタ
増幅器回路を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide an ultra-high frequency I transistor amplifier circuit equipped with an impedance matching circuit of a new structure that eliminates the above-mentioned drawbacks.

本考案によれば集中定数化されたキャパシタと半波長イ
ンピーダンス変換回路によって人力整合回路が構成され
たMIC化超高周波トランジスタ増幅器において、出力
整合回路を構成するマイクロストリップ線路基板厚より
も、厚い基板厚を有するマイクロス) I)ツブ線路基
板上に前記+波長インピーダンス変換回路を形成したこ
とを特徴とする超高周波トランジスタ増幅器回路が得ら
れる。
According to the present invention, in an MIC ultra-high frequency transistor amplifier in which a manual matching circuit is configured by a lumped capacitor and a half-wavelength impedance conversion circuit, the substrate thickness is thicker than the microstrip line substrate thickness constituting the output matching circuit. I) A super high frequency transistor amplifier circuit is obtained, characterized in that the + wavelength impedance conversion circuit is formed on a tube line substrate.

以下、本考案を図面を用いて詳述する。Hereinafter, the present invention will be explained in detail using the drawings.

第3図は本考案の超高周波トランジスタ増幅器回路の一
実施例であるところの準ミリ波帯高出力GaAs電界効
果トランジスタ増幅器を説明するための回路模式図で、
図において接地導体1にろう付けされた高出力GaAs
FET2の入力端子を構成するゲート端子3はポンチ
゛イング導体細線4により、高誘電率基板5上に形式さ
れた2個の集中定数化キャパシタ6に接続され、さらに
前記集中定数化キャパシタ6はボンディング導体細線7
により、厚さ0.635 mmのアルミナ基板15上に
形式された半波長インピーダンス変換回路を形成する高
インピーダンスのマイクロストリップ線路16と接続さ
れている。
FIG. 3 is a schematic circuit diagram for explaining a quasi-millimeter-wave band high-power GaAs field-effect transistor amplifier, which is an embodiment of the ultra-high frequency transistor amplifier circuit of the present invention.
High power GaAs brazed to ground conductor 1 in the figure.
A gate terminal 3 constituting the input terminal of the FET 2 is connected to two lumped constant capacitors 6 formed on a high dielectric constant substrate 5 by a punching conductor thin wire 4, and the lumped constant capacitor 6 is connected to a bonding conductor thin wire 4. 7
It is connected to a high impedance microstrip line 16 forming a half-wavelength impedance conversion circuit formed on an alumina substrate 15 having a thickness of 0.635 mm.

一方、該高出力GaAs FET 2の出力整合回路
は、該高出力FET2のドレイン端子10とボンディン
グ導体細線11により接続された、厚さ0.26mmの
アルミナ基板17上に形式され移相のための伝送線路1
3.および並列リアクタンス分打消しのための容量性並
列スタブを構成する伝送線路14とからなっている。
On the other hand, the output matching circuit of the high-power GaAs FET 2 is formed on an alumina substrate 17 with a thickness of 0.26 mm, which is connected to the drain terminal 10 of the high-power FET 2 by a bonding conductor wire 11. Transmission line 1
3. and a transmission line 14 that constitutes a capacitive parallel stub for canceling the parallel reactance.

本実施例においては、入力整合回路の高インピーダンス
線路による)波長インピーダンス変換回路が厚いアルミ
ナ基板上に形成されることで、広いストリップ導体幅で
高インピーダンス伝送線路16が実現でき、前記伝送線
路16による電力損失を小さく抑えることができる。
In this embodiment, the wavelength impedance conversion circuit (based on the high impedance line of the input matching circuit) is formed on a thick alumina substrate, so that the high impedance transmission line 16 can be realized with a wide strip conductor width. Power loss can be kept small.

なお、本考案の実施例においては高出力GaAs電界効
果トランジスタ増幅器につき説明したがトランジスタは
電界効果l・ランジスタに限らず、バイポーラ・トラン
ジスタでもよく、また電界効果トランジスタとしてもG
aAsを用いたものに限らず、InP 、Si等であっ
てもよい。
In the embodiment of the present invention, a high-output GaAs field effect transistor amplifier was explained, but the transistor is not limited to a field effect transistor, but may also be a bipolar transistor, and a field effect transistor may also be used.
The material is not limited to aAs, but may be made of InP, Si, or the like.

また出力整合回路は容量性並列スタブを用いたものに限
るものでなく、出力整合回路の構成形式は特定のものに
限定しない。
Furthermore, the output matching circuit is not limited to one using capacitive parallel stubs, and the configuration of the output matching circuit is not limited to a specific one.

またストリップ線路についてもアルミナ基板上に構成さ
れたものに限らず、他の回路基板材料であってもよい。
Further, the strip line is not limited to one constructed on an alumina substrate, but may be formed of other circuit board materials.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はマイクロ波高出力GaAs電界効果トランジス
タの周波数に対する入出力インピーダンス軌跡の一例を
示すスミス図表、第2図は従来型式におけるマイクロ波
高出力GaA、s電界効果I・ランジスタ増幅器回路の
模式図、第3図は本考案の一実施例であるところの準ミ
リ波帯高出力GaAs電界効果トランジスタ増幅器回路
の模式図である。 図において 1は接地導体、2は高出力GaAs電界効
果トランジスタ、3は該電界効果トランジスタ2のゲー
ト端子、4,7,11.はボンディング導体細線、5は
高誘電率基板、6は集中定数化キャパシタ、8.12は
アルミナ基板、9は特性インピーダンス50βのマイク
ロストリップ線路、10は該電界効果l・ランジスタ2
のドレイン端子、13は移相用伝送線路、14は容量性
並列スタブを構成するための伝送線路、15は厚さ0.
635mmのアルミナ基板、16は士波長インピーダン
ス変換回路を形成するマイクロストリップ線路、17は
厚さQ 、 2f) 111−mのアルミナ基板である
Figure 1 is a Smith diagram showing an example of the input/output impedance locus versus frequency of a microwave high output GaAs field effect transistor; Figure 2 is a schematic diagram of a conventional type microwave high output GaAs field effect I transistor amplifier circuit; FIG. 3 is a schematic diagram of a quasi-millimeter wave band high output GaAs field effect transistor amplifier circuit, which is an embodiment of the present invention. In the figure, 1 is a ground conductor, 2 is a high-power GaAs field effect transistor, 3 is a gate terminal of the field effect transistor 2, 4, 7, 11 . 5 is a bonding conductor thin wire, 5 is a high dielectric constant substrate, 6 is a lumped constant capacitor, 8.12 is an alumina substrate, 9 is a microstrip line with a characteristic impedance of 50β, and 10 is the field effect transistor 2.
13 is a transmission line for phase shifting, 14 is a transmission line for configuring a capacitive parallel stub, and 15 is a 0.5mm thick transmission line.
A 635 mm alumina substrate, 16 a microstrip line forming a wavelength impedance conversion circuit, and 17 an alumina substrate with a thickness Q, 2f) 111-m.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 集中定数化されたキャパシタと4分の1波長インピーダ
ンス変換回路によって入力整合回路が構成されたMIC
化超高周波トランジスタ増幅器において、出力整合回路
を構成するマイクロスI・リップ線路基板厚よりも、厚
い基板厚を有するマイクロストリップ線路基板上に前記
士波長インピーダンス変換回路を形成したことを特徴と
する超高周波トランジスタ増幅器回路。
MIC whose input matching circuit is composed of a lumped capacitor and a quarter-wavelength impedance conversion circuit.
In the ultra-high frequency transistor amplifier, the wavelength impedance conversion circuit is formed on a microstrip line substrate that is thicker than the microstrip line substrate that constitutes the output matching circuit. High frequency transistor amplifier circuit.
JP6174279U 1979-05-09 1979-05-09 Ultra high frequency transistor amplifier circuit Expired JPS5846569Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6174279U JPS5846569Y2 (en) 1979-05-09 1979-05-09 Ultra high frequency transistor amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6174279U JPS5846569Y2 (en) 1979-05-09 1979-05-09 Ultra high frequency transistor amplifier circuit

Publications (2)

Publication Number Publication Date
JPS55162420U JPS55162420U (en) 1980-11-21
JPS5846569Y2 true JPS5846569Y2 (en) 1983-10-24

Family

ID=29295709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6174279U Expired JPS5846569Y2 (en) 1979-05-09 1979-05-09 Ultra high frequency transistor amplifier circuit

Country Status (1)

Country Link
JP (1) JPS5846569Y2 (en)

Also Published As

Publication number Publication date
JPS55162420U (en) 1980-11-21

Similar Documents

Publication Publication Date Title
JP3278348B2 (en) Microwave semiconductor device
US6670801B2 (en) Second harmonic tuning of an active RF device
JPS5846569Y2 (en) Ultra high frequency transistor amplifier circuit
JP6289678B1 (en) High frequency amplifier
JPS5846570Y2 (en) Ultra high frequency transistor amplifier circuit
JP3005416B2 (en) Microwave and millimeter wave monolithic integrated circuits
JP3929254B2 (en) High frequency circuit and communication device using the same
JP2738701B2 (en) High frequency amplifier circuit
US6762650B2 (en) High-frequency oscillation circuit, high-frequency module, and communication apparatus
JPH03277005A (en) High frequency amplifier
JP2669066B2 (en) Impedance conversion circuit
JP2654248B2 (en) Coplanar antenna
JP3590523B2 (en) Microwave amplifier
JPH03211870A (en) Monolithic microwave integrated circuit
JPS5811746B2 (en) Ultra high frequency transistor amplifier
JPH09260976A (en) Field effect transistor amplifier
JP2001292029A (en) Microwave oscillation circuit and satellite reception down-converter
US11335986B2 (en) High-frequency connection including an inductance adjustment block between a transmission line and a waveguide
JP2881716B2 (en) Oscillator
JP3450721B2 (en) Semiconductor device
JPH05199047A (en) Microwave semiconductor amplifier
JPS6322725Y2 (en)
JP2518544B2 (en) Microwave integrated circuit
JPS63283202A (en) Microwave line equipment
JPS58162112A (en) Monolithic integrated circuit amplifier