JPS584394B2 - 硬貨自動選別装置 - Google Patents

Description

【発明の詳細な説明】 本発明は自動販売機等に利用される硬貨自動選別装置に
関するものである。

励磁ヘッドと検出ヘッドとを対向させて配置し、その両
者ヘッド間を硬貨が通過する際の検出ヘッド側の電圧変
化により硬貨の材質及び形状を判別するようにした技術
は、従来より周知である。

この場合、硬貨の材質が異なれば、検出ヘッド側の電圧
レベルが変動するのであるが、材質が異っても形状によ
っては同じ電圧レベルを示すことがあり、そこで孔の有
無による判別方法を併用し、これによって正貨と偽貨と
の選別を完全にしている。

しかし従来のこの種選別装置では、例えば孔を有するリ
ング貨を偽貨として処理する場合、正貨を連続投入した
際にリング貨と同様に信号処理がなされ、全ての正貨が
偽貨として返却される欠点があり、従って正常に動作さ
せるには、所定の投入間隔を確保しなければならず、そ
れ以下の時間間隔で連続投入した場合には、通過率が著
しく低下すると言う問題があった。

また正貨の連続投入時に、後続の正貨によってリング貨
処理がなされてシャッターが閉じるため、先行の正貨が
該シャッターに咬込まれるというようなこともあった。

本発明は斯かる問題点を解消することを目的として提供
されたものであって、その特徴とするところは、硬貨の
通過時に電圧信号を誘起する検出ヘッドを備えた硬貨自
動選別装置において、検出ヘッドからの電圧信号が所要
範囲にある時に正貨信号を発生する正貨信号発生回路と
、正貨信号により基準パルスを発生する基準パルス発生
回路と、正貨信号と基準パルスとを比較し、正貨信号の
パルス幅が小の時にパルス幅検出信号を発生するパルス
幅検出回路と、正貨信号により所要時間だけ正貨通過信
号を発生する正貨通過信号発生回路と、パルス幅検出信
号により所要時間だけ偽貨通過阻止信号を発生する偽貨
通過阻止信号発生回路と、その偽貨通過阻止信号により
正貨通過信号発生回路をリセットするリセット回路と、
正貨通過信号又は偽貨通過阻止信号の発生中に正貨信号
があつｔコ時に正貨通過信号発生回路又は偽貨通過阻止
信号発生回路をトリガして正貨通過信号又は偽貨通過阻
止信号を再度発生させるリトリガ回路とを備えた点にあ
る。

以下、図示の実施例について本発明を詳述すると、第１
図Ａ及びＢにおいて、１は硬貨落下通路で、上下方向に
略垂直に設けられており、この硬貨落下通路１の上端側
の硬貨投入口２近傍には励磁ヘッド３と検出ヘッド４と
が対向状に配置され、また下端側には硬貨５を正貨側通
路７と偽貨側通路８とに振分けるための分岐ロツド９が
ソレノイド１０により出退自在に設けられている。

第２図は信号処理系のブロック図を示し、１１は発振器
であり、励振器１２を介して励磁ヘッド３に一定周波数
電圧を印加し、硬貨落下通路１内に漏洩磁界を発生させ
るためのものである。

１３は検出ヘッド４に誘起した電圧を検波し増幅する検
波増幅回路で、その次段に上電圧比較器１４及び下電圧
比較器１５が夫々接続されている。

上電圧比較器１４には選別対象である硬貨５の材質等に
応じて上限基準値（Ｕ−ＵＴＰ）と下限基準値（Ｕ・Ｌ
ＴＰ）とが設定されており、この上電圧比較器１４は検
出ヘッド４の電圧が下限基準値（Ｕ−ＬＴＰ）以Ｔきな
り、再度上限基準値（Ｕ−ＵＴＰ）を越えるまでの間に
正貨信号ａを発生する。

なを、この上電圧比較器１４によって正貨信号発生回路
が構成されている。

下電圧比較器１５には下限基準値（Ｌ−ＴＰ）が設定さ
れ、検出ヘッド４の電圧がこれ以下となった時に偽貨信
号ｂを発生する。

１６は上電圧比較器１４からの正貨信号ａにより基準パ
ルスＣを発生する基準パルス発生回路で、その基準パル
スＣのパルス幅は、硬貨５が検出ヘッド４前面を完全に
通過するに必要な時間より若干小さく設定されている。

１７は上電圧比較器１４からの正貨信号ａと基準パルス
発生回路１６からの基準パルスＣとのパルス幅を比較す
るパルス幅検出回路で、基準パルスＣに対し正貨信号ａ
が小さい時にパルス幅検出信号ｄを発生するように構成
されている。

１８は上電圧比較器１４から１涸目の正貨信号ａがあっ
た時に正貨通過信号ｅを発生し、かつその発生中に後述
するリトリガ回路によりトリガされた時に再度正負通過
信号ｅを発生する正貨通過信号発生回路で、その正貨通
過信号ｅの発生時間は、硬貨５が検出ヘッド４から分岐
ロツド９を完全に通過するまでに要する時間ＴＷに設定
されている。

１９は偽負通過阻止信号発生回路で、下電圧比較器１５
からの偽貨信号ｂ、またはパルス幅検出回路１７からの
パルス幅検出信号ｄによって偽貨通過阻止信号ｆを発生
すべく構成されており、その発生時間は正貨通過信号ｅ
と同一に設定されている。

２０は偽貨通過阻止信号発生回路１９からの偽貨通過阻
止信号ｆ１又は投入阻止信号ｇにより正貨通過信号発生
回路１８をリセットするリセット回路である。

２１はリトリガ回路で、上電圧比較器１４からの正貨信
号ａがある度にリトリガ信号ｈを発生して、正貨通過信
号ｅ又は偽貨通過阻止信号ｆの発生中に正貨通過信号発
生回路１８又は偽貨通過阻止信号発生回路１９をトリガ
し、これら発生回路１８．１９から再度正貨通過信号ｅ
又は偽貨通過阻止信号ｆを発生させるためのものである
。

ト記構成において、硬貨投入口２より正貨を一枚投入す
ると、その正貨の通過によって硬貨落下通路１内の漏洩
磁界が変化し、検出ヘッド４に第３図に示すような電圧
信号（ＶＴＰ）が発生するので、上電圧比較器１４に正
貨信号ａが発生する。

この正貨信号ａは基準パルス発生回路１６の基準パルス
Ｃの幅よりも犬であるため、パルス幅検出回路１７は動
作せず、一方正貨信号ａによって正貨通過信号発生回路
１８が動作するので、この正貨通過信号発生回路１８が
時間ＴＷだけ正貨通過信号ｅを発生し、これによってソ
レノイド１０が励磁して分岐ロツド９が硬貨落下通路１
より後方に引込み、従って硬貨投入口２より投入された
一枚の正貨は分岐ロツド９を通過して正貨側通路７へと
落下して行くのであり、この時の各部の動作を示すタイ
ムチャートは第３図の通りである。

リング貨を投入した場合には、各部が第４図に示すタイ
ムチャートの如く動作し、そのリング貨を偽貨として偽
貨側通路８へと振分ける。

即ち、リング貨の場合には、第４図に示すように上電圧
比較器１４より正貨信号ａが連続して２個発生するが、
その正貨信号ａのパルス幅は基準パルス発生回路１６の
基準パルスＣよりも小であるため、パルス幅検出回路１
７が動作してパルス幅検出信号ｄを発生し、それによっ
て偽貨通過阻止信号発生回路１９が動作し、時間ＴＷだ
け偽貨通過阻止信号ｆを発生するので、リセット回路２
０を介して正貨通過信号発生回路１８がリセットされ、
ソレノイド１０は消磁状態のままである。

一方、リトリガ回路２１が正貨信号ａに同期して２個の
リトリガ信号ｈを発生し、このリトリガ回路２１が２個
目のリトリガ信号ｈを発生すると、これによって偽貨通
過阻止信号発生回路１９がリトリガされて、そのリトリ
ガ時点より再度偽貨通過阻止信号ｆを発生し、リセット
回路２０を介して正貨通過信号発生回路１８をリセット
状態のままとする。

従って硬貨落下通路１内に一旦偽貨が投入された場合に
は、偽貨通過阻止信号ｆの発生時間中に正貨投入があっ
た時にも、前述同様にリトリガ回路２１が偽貨通過阻止
信号発生回路１９をリトリガするので、それらの硬貨が
分岐ロツド９を完全に通過し、硬貨落下通路１が空にな
るまでは正貨通過信号発生回路１８は全く動作せず、分
岐ロツド９により全て偽貨側通路８へと振分けるのであ
る。

正貨５ａを二枚連続投入した場合には次のように動作す
る。

第５図は各時間における硬貨の落下状態を示し、第６図
はその各時間に対応して各部の動作状態を示すタイムチ
ャートである。

硬貨投入口２より硬貨落下通路１内に二枚の正貨５ａを
連続投入すると、第６図に示すような正貨信号ａが上電
圧比較器１４より発生するが、この正貨信号ａのパルス
幅は基準パルスｂよりも犬であるため、パルス幅検出回
路１７はパルス幅検出信号ｄを発生せず、従って偽貨通
過阻止信号発生回路１９は動作しない。

一方、上電圧比較器１４からの１涸目の正貨通過信号発
生回路１８が動作し、時間ＴＷだけ正貨通過信号ｅを発
生するので、ソレノイド１０が励磁し、分岐ロツド９が
後方へさ引込む。

リトリガ回路２１は２個のリトリが信号ｈを発生し、そ
の２個目のリトリガ信号ｈが発生すると、これによって
正貨通過信号発生回路１８がリトリガされて、そのリト
リガ時点より再度正貨通過信号ｅを発生する。

この正貨通過信号ｅの発生時間ＴＷは硬貨が検出ヘッド
４を通過してから分岐ロツド９を通過するに要する時間
に設定されており、従って時間Ｔ４経過時に先ず１個目
の正貨５ａが分岐ロツド９を通過し、時間Ｔ，経過時に
２個目の正貨５ａが該分岐田ンド９を通過して、これら
正貨５ａは全て正貨側通路１へと落下して行く。

全ての正貨５ａが分岐ロツド９を完全に通過すれば、正
貨通過信号ｅが停止Ｌ、ソレ／イド１０が消磁して分岐
ロツド９が硬貨落下通路１内に突出する。

なお正貨通過信号発生回路１８は上記のように構成する
他、例えば正貨信号ａがある都度、リトリガ回路２１か
らのリトリガ信号ｈによってトリガされて正貨通過信号
ｅを発生するように構成することも可能であり、要する
に正貨信号ａが連続してあった場合、その１個目の正貨
信号ａがあった時に正貨通過信号発生回路１８が動作を
開始し、リトリガ回路２１からの２個目のリトリガ信号
ｈによって再度正貨通過信号ｅを発生する構成であれば
良い。

以上のように本発明では、リング貨を偽貨として処理す
る構成であるにも拘らず、正貨を連続投入した際に、そ
れらをリング貨と同様に処理することがなくなり、従っ
て連続投入が可能であるため、通過率が著しく向上し、
その実用的効果は極めて著犬である。

また誤動作によるシャッタ一部（例えば分岐ロンド）で
の硬貨の咬込み等も完全に防止でき、信頼性が向上する
。

【図面の簡単な説明】

図面は本発明の一実施例を例示し、第１図Ａ及びＢは硬
貨落下通路部の正面図及び側面図、第２図は信号処理系
のブ冶ツク図、第３図は正貨一枚投入時のタイムチャー
ト、第４図はリング貨投入時のタイムチャート、第５図
Ｔ１〜Ｔ５は正貨連続投入時の落下状態を示す図、第６
図はそのタイムチャートである。 １・・・硬貨落下通路、４・・・検出ヘッド、９・・・
分岐ロツド、１０・・・ソレノイド、１４・・・上電圧
比較器、１６・・・基準パルス発生回路、１７・・・パ
ルス幅検出回路、１８・・・正貨通過信号発生回路、１
９・・・偽貨通過阻止信号発生回路、２０・・・リセッ
ト回路、２１・・・リトリガ回路。

Claims (1)

【特許請求の範囲】
1. １ 硬貨の通逼時に電圧信号を誘起する検出ヘッドを備
   えた硬貨自動選別装置において、検出ヘッドからの電圧
   信号が所要範囲にある時に正貨信号を発生する正貨信号
   発生回路と、正貨信号により基準パルスを発生する基準
   パルス発生回路と、正貨信号と基準パルスを比較し、正
   貨信号のパルス幅が小の時にパルス幅検出信号を発生す
   るパルス幅検出回路と、正貨信号により所要時間だけ正
   貨通過信号を発生する正貨通過信号発生回路と、パルス
   幅検出信号により所要時間だけ偽貨通過阻止信号発生回
   路と、その偽貨通過阻止信号により正貨通過信号発生回
   路をリセットするリセット回路と、正貨通過信号又は偽
   貨通過阻止信号の発生中に正貨信号があった時に正貨通
   過信号発生回路又は偽貨通過阻止信号発生回路をトリガ
   して正貨通過信号又は偽貨通過阻止信号を再度発生させ
   るリトリガ回路とを備えたことを特徴とする硬貨自動選
   別装置。