JPS5841704B2 - Daiko-dofugoudensouhoushiki - Google Patents

Daiko-dofugoudensouhoushiki

Info

Publication number
JPS5841704B2
JPS5841704B2 JP50116685A JP11668575A JPS5841704B2 JP S5841704 B2 JPS5841704 B2 JP S5841704B2 JP 50116685 A JP50116685 A JP 50116685A JP 11668575 A JP11668575 A JP 11668575A JP S5841704 B2 JPS5841704 B2 JP S5841704B2
Authority
JP
Japan
Prior art keywords
transmission
dicode
text
gate
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50116685A
Other languages
Japanese (ja)
Other versions
JPS5240907A (en
Inventor
誠一 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ohkura Electric Co Ltd
Original Assignee
Ohkura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ohkura Electric Co Ltd filed Critical Ohkura Electric Co Ltd
Priority to JP50116685A priority Critical patent/JPS5841704B2/en
Publication of JPS5240907A publication Critical patent/JPS5240907A/en
Publication of JPS5841704B2 publication Critical patent/JPS5841704B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0083Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】 この発明は、非同期の関係におかれた送信側と受信側と
の間で、伝送すべきテキストの前後にスタートパルスお
よびストップパルスを挿入した調歩同期方式にもとづい
てデータ伝送おこなう伝送方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides data transmission based on an asynchronous method in which a start pulse and a stop pulse are inserted before and after the text to be transmitted between a transmitting side and a receiving side that are in an asynchronous relationship. This relates to the transmission method used for transmission.

従来のデータ伝送においては、周波数変調あるいは位相
変調などの変調方式が多く用いられてきた。
In conventional data transmission, modulation methods such as frequency modulation or phase modulation have often been used.

この変調方式は、(1)相対的な周波数帯域幅が狭(な
り、(2)直流成分がなくなる。
This modulation method has (1) a relatively narrow frequency bandwidth, and (2) no direct current component.

(3)ノイズに強い。(3) Strong against noise.

などの利点を有する。It has the following advantages.

一方、伝送路上の周波数が伝送速度に比べて高くなる。On the other hand, the frequency on the transmission path becomes higher than the transmission speed.

伝送路上の周波数が高いということは、線路における減
衰を大きくするという欠点をもたらす。
High frequencies on the transmission line have the disadvantage of increasing attenuation in the line.

また最近では、データ伝送方式として、複流方式を用い
たPCM伝送が用いられるようになっている。
Furthermore, recently, PCM transmission using a double-current method has been used as a data transmission method.

PCM伝送方式は、前記の変調方式の(1)、(2)、
(3)の条件を満足するとともに、理論上、情報伝送
能力が最も高い優れた方式であるとされている。
The PCM transmission method uses the above modulation methods (1), (2),
It is said to be an excellent method that satisfies the condition (3) and theoretically has the highest information transmission ability.

したがって非同期形の調歩同期方式によるデータ伝送に
おいても、周波数変調や位相変調を用いずに、PCM符
号を応用することが考えられる。
Therefore, it is conceivable to apply PCM codes without using frequency modulation or phase modulation even in data transmission using an asynchronous start-stop synchronization method.

しかしながらPCM符号は、はじめからPCM符号化を
意図している場合には簡単につくることができるが、非
同期に発生してきたNRZ信号をPCM符号化する場合
には、回路構成が複雑になる。
However, although PCM codes can be easily created if PCM encoding is intended from the beginning, the circuit configuration becomes complicated when NRZ signals generated asynchronously are PCM encoded.

一方、複流方式でPCM符号と同じ性質を持たせること
のできる符号として、ダイコード符号がある。
On the other hand, a dicode code is a code that can have the same properties as a PCM code using a double-current system.

このダイコード符号では、非同期に発生するNRZ信号
を符号化することはきわめて簡単にできるが、調歩同期
方式によるデータ伝送に適用した場合、ノイズによる誤
動作に対して充分な対策を講じることが困難であること
から、上述のような長所があるにもかかわらず、ダイコ
ード符号によるデータ伝送は余り実用化されていない。
With this dicode code, it is extremely easy to encode NRZ signals that occur asynchronously, but when applied to data transmission using the asynchronous method, it is difficult to take sufficient measures against malfunctions caused by noise. For this reason, despite the advantages mentioned above, data transmission using dicode codes has not been put into much practical use.

この発明の目的は、ノイズによる誤動作を効果的に防止
することができるダイコード符号伝送方式を提供するこ
とである。
An object of the present invention is to provide a dicode code transmission system that can effectively prevent malfunctions due to noise.

調歩同期方式では、第1図aに示すように、キャラクタ
の終わりはストップビット「1」であり、キャラクタの
始りはスタートビット「0」である。
In the start-stop synchronization method, as shown in FIG. 1a, the end of a character is a stop bit "1" and the beginning of a character is a start bit "0".

そしてこの「l」→「0」の変化をもって同期がとられ
る。
Synchronization is achieved by this change from "l" to "0".

ダイコード符号化伝送方式では、「0」→「1」もしく
は「1」→「0」の変化があったときだけ負電位、変化
がなげればゼロ電位となるような単流波形をバイポーラ
方式に変換したものが伝送される。
In the dicode encoding transmission method, a bipolar method uses a single-current waveform in which the potential becomes negative only when there is a change from "0" to "1" or from "1" to "0", and zero potential when there is no change. The converted data is transmitted.

したがって第1図aの単流波形は、簡略化のためにデー
タ部分を区で省略して示せば、第1図すのように、デー
タ部分の前端に負パルス、後端に正パルスを有する波形
となる。
Therefore, the single-current waveform shown in Figure 1a has a negative pulse at the front end of the data part and a positive pulse at the rear end, as shown in Figure 1, if the data part is omitted in sections for simplicity. It becomes a waveform.

ここで、あるテキストと後続のテキストとの間でストッ
プビット「1」が続き、そしてこの間にノイズが発生し
てこれが負パルスと誤って受信された場合には、ストッ
プビットは反転してしまう。
Here, if a stop bit "1" continues between a certain text and the following text, and noise occurs during this time and is mistakenly received as a negative pulse, the stop bit will be inverted.

すなわち瞬間的なノイズが、長時間にわたる誤りになる
可能性があり、ダイコード符号によるデータ伝送は、ノ
イズに対しては弱いという性質を持つ。
That is, instantaneous noise may result in a long-term error, and data transmission using dicode codes has the property of being weak against noise.

この発明によれば、隣接するテキスト間におけるノイズ
による誤動作は効果的に防止される。
According to this invention, malfunctions due to noise between adjacent texts can be effectively prevented.

すなわち第2図に示すように、各テキストの送信に先立
って、1個の正パルスがリセットパルスとして送出され
る。
That is, as shown in FIG. 2, one positive pulse is sent as a reset pulse prior to the transmission of each text.

なお第2図においても、ダイコード符号化されたデータ
部分は凶で省略して示す。
Also in FIG. 2, the dicode-encoded data portion is omitted.

このリセットパルスは、たとえ受信側の状態カノイズに
よって「0」に反転していたとしても、受信側の状態を
テキストの受信の前に必らず「1」にするように作用し
、これによりテキストは正常に誤りなく受信される。
This reset pulse acts to ensure that the state of the receiver is set to ``1'' before receiving the text, even if the state of the receiver has been toggled to ``0'' by noise, thereby causing the state of the receiver to is received normally and without error.

なおこのリセットパルスは、テキストの送信開始時より
もあまり長くない時間内に送出されればよく、またその
幅は、ダイコード符号のパルス幅と必らずしも同一でな
くてもよい。
Note that this reset pulse only needs to be sent out within a time that is not much longer than the start of text transmission, and its width does not necessarily have to be the same as the pulse width of the dicode code.

第3図は、この発明の方式にしたがって伝送を行う場合
の送信側の回路構成を示す。
FIG. 3 shows a circuit configuration on the transmitting side when transmission is performed according to the method of the present invention.

送信すべきデータはデータ発生元1で作成され、キャラ
クタ単位のパラレル信号として送信器2に供給される。
Data to be transmitted is created by a data generation source 1 and supplied to a transmitter 2 as parallel signals in character units.

送信器2は、受入れたパラレル信号をシリアル変換し、
通常の調歩同期方式にしたがってスタートビットおよび
ストップビット、ならびに誤り制御信号などの必要な信
号とともに一つのテキストを作成してこれを符号化回路
3に送出する。
The transmitter 2 converts the received parallel signal into serial,
One text is created along with necessary signals such as a start bit, a stop bit, and an error control signal according to the normal start-stop synchronization method, and is sent to the encoding circuit 3.

またデータ発生元1は、先頭キャラクタの送出と同時に
リセットパルスを発生し、このリセットパルスはORゲ
ート4を経て正パルス用の伝送路L1に送出される。
Further, the data generation source 1 generates a reset pulse at the same time as sending out the first character, and this reset pulse is sent to the transmission line L1 for positive pulses via the OR gate 4.

送信器2内ではその信号処理に応じた遅延が伴うので、
スタートビットの直前に、リセットパルスが送出される
ことになる。
Since there is a delay depending on the signal processing within the transmitter 2,
A reset pulse will be sent just before the start bit.

符号化回路3は、送信器2から受入れた単流波形のシリ
アル信号のレベルに「1」→「0」または「0」→「1
」の変化があったときだけパルスを発生させることによ
って符号化するもので、その単流符号化出力が通常のバ
イポーラ変換回路(図示せず)で変換されることにより
、第2図に示したようなダイコード符号となる。
The encoding circuit 3 changes the level of the single-current waveform serial signal received from the transmitter 2 from "1" to "0" or from "0" to "1".
'' is encoded by generating a pulse only when there is a change in ``.'' The single-current encoded output is converted by a normal bipolar conversion circuit (not shown), resulting in the conversion shown in Figure 2. It becomes a dicode code like this.

すなわち符号化回路3は、送信器2からの信号に所定の
遅延を与えるように動作するシフトレジスタ5を有し、
このシフトレジスタ5から、クロックパルスによって定
められたタイミングで発生する出力Aと、この出力Aに
対して所定の遅延量を有する出力Bとが取出される。
That is, the encoding circuit 3 has a shift register 5 that operates to give a predetermined delay to the signal from the transmitter 2,
From this shift register 5, an output A generated at a timing determined by a clock pulse and an output B having a predetermined delay amount with respect to this output A are taken out.

このうち出力Aは、第1のANDゲート6にそのまま、
また第2のANDゲート7にインバータ8を介してそれ
供給される。
Of these, the output A is directly sent to the first AND gate 6.
It is also supplied to the second AND gate 7 via an inverter 8.

そして出力Bは、第2のANDゲートIにそのまま、ま
た第1のANDゲート6にインバータ9を介してそれぞ
れ導かれる。
The output B is then directly guided to the second AND gate I and to the first AND gate 6 via the inverter 9.

したがって第1のANDゲート6の出力端には、出力A
のレベルが「H」で、出力BのレベルがrLlの間だけ
「H」レベルになるような信号が、また第2のANDゲ
ート7の出力端には、出力へのレベルがILJで出力B
のレベルがrHJの間だけrHJレベルになるような信
号がそれぞれ現われる。
Therefore, the output terminal of the first AND gate 6 has an output A
is "H" and the level of output B is "H" only during rLl, and at the output terminal of the second AND gate 7, the level to the output is ILJ and the level of output B is "H" only during rLl.
A signal appears such that the level of is at rHJ level only during rHJ.

なおANDゲート6の出力は、前述のORゲート4を経
て外部に送出される。
Note that the output of the AND gate 6 is sent to the outside via the aforementioned OR gate 4.

各部の信号波形の一例を第4図に示す。An example of the signal waveform of each part is shown in FIG.

なおダイコード符号のノイズによる誤動作は、本発明が
適用されるストップビットの連続する期間だけでなく、
テキストの途中においても発生する。
Note that malfunctions due to noise in the dicode code occur not only during consecutive periods of stop bits to which the present invention is applied;
It also occurs in the middle of text.

このテキストの途中における誤り発生は、ダイコード符
号の性質からバースト誤りとなる確率が高い。
If an error occurs in the middle of the text, there is a high probability that it will be a burst error due to the nature of the dicode code.

しかしこれは2連送照合などの公知の方式を適用するこ
とにより解決される。
However, this problem can be solved by applying a known method such as double transmission verification.

以上に説明したようにこの発明によれば、テキストの送
出に先立ってリセットパルスが送出され、受信側の状態
を強制的にリセットするので、ノイズによる伝送誤りの
発生を確実に防止することができ、ダイコード符号によ
る伝送の実用化を可能にする。
As explained above, according to the present invention, a reset pulse is sent out prior to sending the text to forcibly reset the state of the receiving side, making it possible to reliably prevent transmission errors caused by noise. , making it possible to put transmission using dicode codes into practical use.

【図面の簡単な説明】[Brief explanation of drawings]

第1図aおよびbは通常の調歩同期方式にもとづく信号
のフォーマットの一例を示すグラフ、第2図はこの発明
の方式にもとづく信号のフォーマットの一例を示すグラ
フ、第3図はこの発明の方式にしたがって伝送をおこな
う場合の送信側の構或を示すブロック図、第4図は第3
図の各部の信号波形を示すグラフである。 3・・・・・・符号化回路、4・・・・・・ORゲート
、6゜・・・・・・ANDゲート、8,9・・・・・・
インバータ。
1A and 1B are graphs showing an example of a signal format based on the normal asynchronous method, FIG. 2 is a graph showing an example of a signal format based on the method of the present invention, and FIG. 3 is a graph showing an example of the signal format based on the method of the present invention. Figure 4 is a block diagram showing the structure of the transmitting side when transmission is performed according to Figure 3.
It is a graph which shows the signal waveform of each part of a figure. 3... Encoding circuit, 4... OR gate, 6°... AND gate, 8, 9...
inverter.

Claims (1)

【特許請求の範囲】[Claims] 1 非同期形の調歩同期方式によるデータ伝送において
、伝送データをダイコード符号化し、テキストの前端お
よび後端に相互に符号を異にするスタートビットおよび
ストップビットを挿入するとともに、上記スタートビッ
トの直前に、上記ストップビットと同一符号のリセット
パルスを送信側より送出し、ついで前記テキストの送信
を行うことを特徴とするダイコード符号伝送方式。
1. In data transmission using the asynchronous start-stop synchronization method, the transmitted data is dicode encoded, a start bit and a stop bit with different signs are inserted at the front and rear ends of the text, and a , a dicode code transmission system characterized in that a reset pulse having the same code as the stop bit is sent from the transmitting side, and then the text is transmitted.
JP50116685A 1975-09-26 1975-09-26 Daiko-dofugoudensouhoushiki Expired JPS5841704B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50116685A JPS5841704B2 (en) 1975-09-26 1975-09-26 Daiko-dofugoudensouhoushiki

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50116685A JPS5841704B2 (en) 1975-09-26 1975-09-26 Daiko-dofugoudensouhoushiki

Publications (2)

Publication Number Publication Date
JPS5240907A JPS5240907A (en) 1977-03-30
JPS5841704B2 true JPS5841704B2 (en) 1983-09-13

Family

ID=14693325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50116685A Expired JPS5841704B2 (en) 1975-09-26 1975-09-26 Daiko-dofugoudensouhoushiki

Country Status (1)

Country Link
JP (1) JPS5841704B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6121710U (en) * 1984-07-13 1986-02-07 ブラザー工業株式会社 hanger conveyor
JPH0512166Y2 (en) * 1987-12-26 1993-03-29
JPH0520730Y2 (en) * 1986-02-20 1993-05-28

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750863Y2 (en) * 1988-06-13 1995-11-15 キヤノン株式会社 Small DC motor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6121710U (en) * 1984-07-13 1986-02-07 ブラザー工業株式会社 hanger conveyor
JPH0520730Y2 (en) * 1986-02-20 1993-05-28
JPH0512166Y2 (en) * 1987-12-26 1993-03-29

Also Published As

Publication number Publication date
JPS5240907A (en) 1977-03-30

Similar Documents

Publication Publication Date Title
US4267595A (en) AMI Decoder apparatus
US4542420A (en) Manchester decoder
GB1578635A (en) Dc free encoding for data transmission system
US3602828A (en) Self-clocking detection system
EP0090019B1 (en) Multiple source clock encoded communications error detection circuit
USRE31311E (en) DC Free encoding for data transmission system
US4325053A (en) Method and a circuit for decoding a C.M.I. encoded binary signal
JP2812665B2 (en) Data collision detection circuit and detection method for communication network
JPS5841704B2 (en) Daiko-dofugoudensouhoushiki
US4503472A (en) Bipolar time modulated encoder/decoder system
US5245635A (en) Clock recovery circuit for Manchester encoded data
EP0066620B1 (en) Circuit for clock recovery
US5469430A (en) Method and devices for simultaneous transmission of two heterochronous binary signals on the same transmission medium
US4809301A (en) Detection apparatus for bi-phase signals
US5488628A (en) Method and apparatus for transition encoding a logic signal
JP2752654B2 (en) Data transmission method of scrambled code
US4230903A (en) Data transmission system
JPH05509448A (en) Method and device for limiting bandwidth of binary signals
JPH0265318A (en) Signal transmitter-receiver
JPH0779339B2 (en) Start bit detection circuit
JP2558119B2 (en) Transceiver circuit
JPS6313580B2 (en)
JPH0328862B2 (en)
SU758533A1 (en) Pulsed system for transmitting binary signals
JPS61129947A (en) Code error detection circuit