JPS5841381A - Program timer - Google Patents

Program timer

Info

Publication number
JPS5841381A
JPS5841381A JP14017181A JP14017181A JPS5841381A JP S5841381 A JPS5841381 A JP S5841381A JP 14017181 A JP14017181 A JP 14017181A JP 14017181 A JP14017181 A JP 14017181A JP S5841381 A JPS5841381 A JP S5841381A
Authority
JP
Japan
Prior art keywords
program
switch
automatic
week
day
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14017181A
Other languages
Japanese (ja)
Inventor
Masaaki Iga
伊賀 理明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Tateisi Electronics Co
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tateisi Electronics Co, Omron Tateisi Electronics Co filed Critical Tateisi Electronics Co
Priority to JP14017181A priority Critical patent/JPS5841381A/en
Publication of JPS5841381A publication Critical patent/JPS5841381A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G15/00Time-pieces comprising means to be operated at preselected times or after preselected time intervals
    • G04G15/006Time-pieces comprising means to be operated at preselected times or after preselected time intervals for operating at a number of different times

Abstract

PURPOSE:To improve the operability with a very careful control with effective utilization of various switches by arranging a manual switch, a week program switch and a keyboard for semiautomatic operation. CONSTITUTION:A keyboard 6 is used to input various data to a central processing unit 1 in addition to numerals and weekday, writes and erases program data in a program area of an RAM3 corrects time and to perform a semiautomatic operation. A week program switch 10 is kept off at the normal mode. To stop a desired weekday action, a corresponding weekday switch is turned on. When the switch is turned to the interruption mode, all outputs for the weekday are stopped. When program operating a specified equipment alone, channels for unnecessary equipment are turned off with a manual switch while the switch 10 is set to the normal mode.

Description

【発明の詳細な説明】 本発明は負荷の制御方法に特徴を有するプログラムタイ
マに関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a program timer characterized by a load control method.

従来各曜日毎に数種類の負荷を指定時間に駆動、停止さ
せることができるプログラムタイマが知られている。こ
のようなプログラムタイマにあっては、あらかじめ設定
された駆動時刻以前から駆動する必要がある場合や負荷
を一時的に停止したい場合にもプログラムを設定するキ
ースイッチを用いて遂−設定時刻を変更する必要があっ
た。又祝祭日等特定の日だけ負荷を駆動する必要がない
場合にも、キースイッチを用いてその曜日の設定を消去
する必要があり、使用上程々の不都合があった。
2. Description of the Related Art Program timers are known that can drive and stop several types of loads at specified times for each day of the week. With such a program timer, if you need to start driving before the preset driving time or if you want to temporarily stop the load, you can use the key switch to set the program to change the final set time. I needed to. Furthermore, even when it is not necessary to drive a load only on a specific day, such as a public holiday, it is necessary to erase the settings for that day using a key switch, which is quite inconvenient in use.

本発明はこのような従来のプログラムタイマの欠点を解
消することを目的とするものであって、使い易く操作性
のよいプログラムタイマを提供するものである。
The present invention aims to eliminate the drawbacks of the conventional program timer, and provides a program timer that is easy to use and has good operability.

以下本発明の構成を実施例につき図面を参照しつつ説明
する。第1図は本発明の一実施例を示すプログラムタイ
マのブロック図、第2図はそのパネル面を示す正面図で
ある。これらの図において演算処理装置(以下CPUと
いう)1は例えば4ビツトのマイクロプロセッサであっ
て、リードオンリメモリ(以下ROMという)2、ラン
ダムアクセスメモリ(以下RAMという)8に記憶され
たデータに従ってプログラムタイマを制御するものであ
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The configuration of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of a program timer showing an embodiment of the present invention, and FIG. 2 is a front view showing its panel surface. In these figures, an arithmetic processing unit (hereinafter referred to as CPU) 1 is, for example, a 4-bit microprocessor, which executes programs according to data stored in read-only memory (hereinafter referred to as ROM) 2 and random access memory (hereinafter referred to as RAM) 8. It controls the timer.

RAM8には負荷を駆動する為のデータを含む多数のス
テップ、この場合は25ステツプから成るプログラム領
域の他に、4つのチャンネルの出力を制御する為の4ビ
ツトの出力バッファと、後述する半自動操作時に立てら
れる4ビツトの半自動フラグ及びキーフラグを含んでい
る。CPUIにはマイクロプロセッサを駆動し、時間信
号を与えるクロックパルス発生回路4が接続され、更に
所定の周期、例えば2.5m S毎にCPU 1に割込
処理をさせるするものであり、RAM8のプログラム領
域にプログラムデータを書込み、消去し、時刻を修正し
、更に後述する半自動操作をする際に用いられる。
In addition to a program area consisting of a large number of steps (25 steps in this case) containing data for driving the load, RAM 8 also contains a 4-bit output buffer for controlling the output of the four channels, and a semi-automatic operation described below. Contains a 4-bit semi-automatic flag and a key flag that are set at certain times. The CPU 1 is connected to a clock pulse generation circuit 4 that drives the microprocessor and provides a time signal, and also causes the CPU 1 to perform interrupt processing at predetermined intervals, for example, every 2.5 mS. It is used for writing and erasing program data in the area, correcting the time, and performing semi-automatic operations as described later.

CPU 1の出力は時刻表示部7、曜日表示部8、及び
設定出力モニタ9に与えられる。時刻表示部7は4桁の
数字表示器であって現在時刻を表示すると共に、プログ
ラム設定時にはチャンネル番号、オン、オフのデータ及
びプログラム時刻を表示するものである。曜日表示部8
は第2図に示すように各曜日に対応する7個の発光素子
から成り、現在の曜日を表示すると共に、プログラム設
定時には設定する曜日を表示するものである。又設定出
力モニタ9はプログラム設定時に設定したチャンネル番
号を表示する4チャンネル分の発光素子から成る表示器
である。本発明においては、第2図に示すように、各曜
日毎にオン、オフ設定の可能なスイッチ群から成る週間
プログラムスイッチ10が設けられる。週間プログラム
スイッチ10はプログラムタイマをあらかじめ設定され
ているプログラムに従って動作させる場合(以下常モー
ドという)はオフにしておき、所望の曜日の動作を停止
させたい時には対応する曜日のスイッチをオン(以下断
モードという)とする。このスイッチを断モードとする
と、その曜日の全ての出力は停止することとなる。又本
発明においてはCPU 1の制御出力は自動・手動切換
部11を介してリレ一部12及び出力モニタ18に与え
られる。自動・手動切換部11は第2図に示すように各
チャンネル毎に回路の「入」、「切」及び「自動」を切
換える切換スイッチから成り、「自動」に設定されてい
る場合にだけCPU 1の出力が後段に与えられ、「入
」 「切Jの場合は電源より信号を与える。リレ一部1
2はこのプログラムタイマに接続される機器を動作させ
又は停止させる4個のリレーから成り、又出力モニタ1
8は各チャンネル毎にその動作状態を表示する発光素子
である。電源回路14よ停電時に自動的にバッテリに切
換えるように構成されている。
The output of the CPU 1 is given to a time display section 7, a day of the week display section 8, and a setting output monitor 9. The time display section 7 is a four-digit numerical display that displays the current time, and also displays the channel number, on/off data, and program time when setting a program. Day of the week display section 8
As shown in FIG. 2, it is composed of seven light emitting elements corresponding to each day of the week, and displays the current day of the week as well as the day of the week to be set when setting a program. The setting output monitor 9 is a display device consisting of light emitting elements for four channels that displays the channel number set at the time of program setting. In the present invention, as shown in FIG. 2, a weekly program switch 10 is provided which is made up of a group of switches that can be turned on and off for each day of the week. The weekly program switch 10 is turned off when the program timer is to operate according to a preset program (hereinafter referred to as normal mode), and when it is desired to stop operation on a desired day of the week, the switch for the corresponding day of the week is turned on (hereinafter referred to as OFF mode). mode). When this switch is set to off mode, all outputs for that day of the week are stopped. Further, in the present invention, the control output of the CPU 1 is given to the relay section 12 and the output monitor 18 via the automatic/manual switching section 11. As shown in Fig. 2, the automatic/manual switching section 11 consists of a changeover switch that switches the circuit between "on", "off", and "automatic" for each channel, and only when the circuit is set to "automatic", the CPU The output of 1 is given to the subsequent stage, and in the case of "ON" or "OFF", a signal is given from the power supply.Relay part 1
2 consists of four relays that operate or stop the equipment connected to this program timer, and output monitor 1
8 is a light emitting element that displays the operating state of each channel. The power supply circuit 14 is configured to automatically switch to battery power in the event of a power outage.

第8図はRAM8のプログラム領域を構成するlステッ
プの記憶内容を示すものであり、曜日、分単位までの時
間、チャンネル番号及びその時間に制御する負荷のオン
、オフのデータが含まれる。
FIG. 8 shows the stored contents of l steps constituting the program area of the RAM 8, which includes the day of the week, the time in minutes, the channel number, and the on/off data of the load to be controlled at that time.

次に本実施例のプログラムカウンタの動作を第4図及び
第6図のフローチャートを参照しつつ説明スる。フロー
チャートにおいて引出線を用いて示す番号はCPU 1
の動作ステップを示すものである。第4図において、前
述のように割込信号発生部6から2.6m秒毎にCPU
 1に割込がかけられる割込ルーチンについて説明する
。割込があると先ずステップ20においてその日の曜日
の週間プログラムスイッチ10のデータを読み取る。続
いてステップ21においてキーボード6よりキー人力が
あったかどうかチェックされる。キー人力がなければメ
インルーチンに戻り、キー人力があればキーフラグをセ
ットし、キー人力を読込んだ後(ステップ22.28)
、メインルーチンに戻る。こうすればキーボード6のキ
ー押圧とほとんど同時に入力がCPU1に与えられるこ
ととなる。−力筒5図に示すようにメインルーチンでは
動作開始後ステップ24において初期設定が行なわれる
。これは設定時刻と現在時刻が動作開始により直ちに一
致し、誤動作することを避ける為である。時刻の設定6
よ分単位で行われるため、ステップ26において1分の
経過がチェックされ、経過している場合にだけステップ
アドレスを1とする(ステップ26)。続(1てステッ
プ27においてステップアドレスが1の曜日、時刻デー
タと現在の曜日、時刻を比較する。一致する場合にはそ
のステップアドレスのチャンネル番号、及びオンオフデ
ータを読み取る(ステップ29)。続いてそのチャンネ
ルの出力)<ツファ1こその読取結果を書き込む(ステ
ップ80)。これらの動作をこのプログラムタイマの全
ステップアドレス、即ちステップアドレス25までステ
ップ27〜80を繰り返し、プログラム領域の全ステッ
プ(こ渡ってチェックする。第6図(a)はこの動作力
(完了した時の出力バツフハ及び半自動フラグの状態を
示すもので、第4チヤンネルが“1”(即ちオン)とり
し、オフの場合にはステップ88においてそのチャンネ
ルの半自動フラグをリセットする。続いてステップ84
では週間プログラムスイッチ10の状態がチェックされ
る。これがオン、即ち断モードの状態にあればステップ
85において各チャンネル毎に半自動フラグが立ってい
るかどうか調べる。半自動フラグが立っていなければ負
荷を断とする週間ブひグラムスイッチ10の設定に従い
、ステップ86においてそのチャンネルの出力バッフ7
を“0”とし、半自動フラグが立っていればステップ8
7において出力バッフ1の対応チャンネルを“l”とし
、次いでステップ88において出力を送出する。そうす
れば4ビツトの出力バッファの状態に従って各チャンネ
ルの負荷を開閉させることができる。第6図(a)の場
合その日の週間プログラムスイッチ10が断モードでな
ければ第4チヤンネルが動作状態となる。続いてステッ
プ89においてキーフラグの状態をチェックする。キー
フラグが立っていなければステップ26に戻り、前述の
動作を繰り返す。
Next, the operation of the program counter of this embodiment will be explained with reference to the flowcharts of FIGS. 4 and 6. The number indicated using a leader line in the flowchart is CPU 1.
This figure shows the operation steps of . In FIG. 4, as mentioned above, the interrupt signal generator 6 outputs a signal to the CPU every 2.6 msec.
An interrupt routine in which an interrupt is applied to 1 will be explained. When an interruption occurs, first, in step 20, the data of the weekly program switch 10 for that day of the week is read. Subsequently, in step 21, it is checked whether there is any key force on the keyboard 6. If there is no key power, return to the main routine, if there is key power, set the key flag, and after reading the key power (step 22.28)
, return to the main routine. In this way, the input will be given to the CPU 1 almost simultaneously with the pressing of the keys on the keyboard 6. As shown in Figure 5, in the main routine, initial settings are performed in step 24 after the start of the operation. This is to prevent the set time and the current time from immediately coinciding with each other at the start of operation, resulting in erroneous operation. Setting the time 6
Since the process is performed every minute, the elapsed time of one minute is checked in step 26, and only if one minute has elapsed, the step address is set to 1 (step 26). Continuation (1) In step 27, the day of the week and time data of the step address 1 are compared with the current day of the week and time. If they match, the channel number and on/off data of the step address are read (step 29). Write the reading result of that channel (output of that channel) <tufa 1 (step 80). Steps 27 to 80 are repeated until all step addresses of this program timer, that is, step address 25, are checked, and all steps in the program area are checked. This indicates the state of the output buffer and semi-automatic flag of the fourth channel.If the fourth channel is "1" (ie, on), and if it is off, the semi-automatic flag of that channel is reset in step 88.Subsequently, in step 84
Then, the state of the weekly program switch 10 is checked. If this is on, that is, in the off mode, it is checked in step 85 whether the semi-automatic flag is set for each channel. According to the setting of the weekly program switch 10 which cuts off the load if the semi-automatic flag is not set, the output buffer 7 of that channel is set in step 86.
is set to “0”, and if the semi-automatic flag is set, proceed to step 8.
At step 7, the corresponding channel of output buffer 1 is set to "l", and then at step 88, the output is sent out. This allows the load of each channel to be opened or closed according to the state of the 4-bit output buffer. In the case of FIG. 6(a), unless the weekly program switch 10 on that day is in the off mode, the fourth channel is in the operating state. Subsequently, in step 89, the state of the key flag is checked. If the key flag is not set, the process returns to step 26 and the above-described operation is repeated.

這 ここでその日のに間プログラムスイッチlOを断モード
に設定しておき、半自動操作により第1チヤンネルをオ
ンとなるよう入力した場合には、キーフラグが立ってい
るのでステップ89からステップ40に進みキーフラグ
がクリヤされる。続いてステップ41.42において半
自動操作によるオン、オフであるか否かがチェックされ
る。半自動オンとした場合指定チャンネルの半自動フラ
グがセットされ(ステップ48)、半自動オフとした場
合には指定チャンネルの半自動フラグがリセットされる
If you set the program switch IO to off mode for that day and input the input to turn on the first channel by semi-automatic operation, the key flag is set, so proceed from step 89 to step 40 and set the key flag. is cleared. Subsequently, in steps 41 and 42, it is checked whether it is turned on or off by semi-automatic operation. If semi-automatic is turned on, the semi-automatic flag of the designated channel is set (step 48), and if semi-automatic is turned off, the semi-automatic flag of the designated channel is reset.

この場合は第1チヤンネルをオンとなるよう設定したの
で第6図(b)に示すように半自動フラグの第1チヤン
ネルにのみ1が立つこととなる。その後各種キー処理(
ステップ46)を終えた後、ステップ25に戻る。さて
ステップ25から前述したルーチンに従って処理がなさ
れ、ステップ84からステップ86に進む。ここで第1
チヤンネルの半自動フラグに“1”が立っているのでス
テップ87において出力バッフ7の対応する第1チヤン
ネルにも1″を立てる。第6図(b)はこの状態を示し
ており、この出力バッファの内容に基づいて出力が制御
される。
In this case, since the first channel is set to be on, only the first channel of the semi-automatic flag is set to 1, as shown in FIG. 6(b). After that, various key processing (
After completing step 46), return to step 25. From step 25, processing is performed according to the routine described above, and from step 84 to step 86. Here the first
Since "1" is set in the semi-automatic flag of the channel, 1" is also set in the corresponding first channel of the output buffer 7 in step 87. FIG. 6(b) shows this state, and the output buffer's Output is controlled based on content.

あらかじめ設定されているプログラムでは第1チヤンネ
ルはその後オフとなるよう設定されていたとすると、そ
の時刻がくればステップ80において出力がバッファの
当該チャンネルに“θ″が書き込まれる。第6図(C)
はこの状態にある出力バッファを示しており、ここでス
テップ92において出力バッファのあるチャンネルにオ
フの指定があれば、そのチャンネルについて半自動フラ
グをリセットする(ステップ88)。第6図(c)の半
自動フラグはこの状態を示しており、第1チヤンネルに
立っていたフラグはプログラムにより“0”に変えられ
オフとなったことを示す。こうすれば半自動フラグは各
チャンネル共“θ″であるので出力バッファも全て0″
となり、単に週間プログラムを断モードにした状態と同
様に各チャンネルの出力は断となる。
Assuming that the preset program is set so that the first channel is then turned off, when that time comes, in step 80, the output "θ" is written to the corresponding channel in the buffer. Figure 6 (C)
indicates the output buffer in this state, and if a certain channel of the output buffer is designated as off in step 92, the semi-automatic flag for that channel is reset (step 88). The semi-automatic flag in FIG. 6(c) shows this state, and the flag that was set on the first channel is changed to "0" by the program and turned off. In this way, the semi-automatic flag will be "θ" for each channel, so the output buffer will also be all 0".
Therefore, the output of each channel is cut off, similar to when the weekly program is simply turned off mode.

又プログラムによる動作停止時刻以前にオフとする場合
には半自動オフとする入力を与えるか、又は自動・手動
切換部を手動によりオフとすればよい。そうすればプロ
グラムとは無関係に機器を停止させることができる。
In addition, if the switch is to be turned off before the operation stop time according to the program, an input for semi-automatic turn-off may be given, or the automatic/manual switching section may be turned off manually. This allows you to stop the device regardless of the program.

以上詳細に説明したように本発明においては手動操作ス
イッチ、週間プログラムスイッチを設けており、更にキ
ーボードより半自動操作を行なうようにしている。従っ
て祝日等機器を動作させる必要のない場合には、その曜
日の週間プログラムスイッチを断モードにするだけで簡
単に駆動を停止することができる。又その場合にも半自
動操作によつて機器を動作させ、その後プログラム又は
半自動操作によって動作させた機器を停止させることが
可能となる。更に特定の機器だけプログラム通りに動作
させたい場合、週間プログラムスイッチを常モードとす
ると共に不必要な機器のチャンネルを手動操作スイッチ
によりオフとしておけばよい。このように種々のスイッ
チを活用することによりきめ細かい制御が可能となり、
使い易いプログラムタイマが得られる。
As described above in detail, the present invention is provided with a manual operation switch and a weekly program switch, and is further configured to perform semi-automatic operation using the keyboard. Therefore, when there is no need to operate the device, such as on a holiday, driving can be easily stopped by simply setting the weekly program switch for that day to the off mode. Also in that case, it is possible to operate the device by semi-automatic operation and then to stop the device operated by the program or semi-automatic operation. Furthermore, if you wish to have only a specific device operate according to the program, you can set the weekly program switch to the normal mode and turn off the channels of unnecessary devices using the manual operation switch. By utilizing various switches in this way, fine-grained control becomes possible.
An easy-to-use program timer is obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のプログラムタイマの一実施例を示すブ
ロック図、第2図はそのパネル面を示す正面図、第8図
はRAM 8のプログラム領域の一ステップの内容を示
す概念図、第4図、第6図はこのプログラムタイマの動
作を示すフローチャートであって、第4図は割込サブル
ーチン、第6図はメインルーチンを示す。第6図(a)
、Φ) 、 (C)は出力バッフ1と半自動フラグの状
態を示す。 1・・・CPU1B・・・RAM、 5・・・クロック
パルス発生回路16・・・キーボード、10・・・週間
プログラムスイッチ、11・・・自動・手動切換部、1
2・・・リレ一部、18・・・出力モニタ      
            (代理人 弁理士 岡本宜喜
 (ほか1名)第5図 第6図(a) 出カバ゛1ファ           享蝕1防フラグ
・第6図(b) 出力ハトvフT          半自動フラグ。 襄g  6  fil(c)
FIG. 1 is a block diagram showing one embodiment of the program timer of the present invention, FIG. 2 is a front view showing its panel surface, FIG. 8 is a conceptual diagram showing the contents of one step in the program area of RAM 8, and FIG. 4 and 6 are flowcharts showing the operation of this program timer, with FIG. 4 showing an interrupt subroutine and FIG. 6 showing a main routine. Figure 6(a)
, Φ), (C) shows the state of output buffer 1 and semi-automatic flag. DESCRIPTION OF SYMBOLS 1... CPU1B... RAM, 5... Clock pulse generation circuit 16... Keyboard, 10... Weekly program switch, 11... Automatic/manual switching unit, 1
2...Relay part, 18...Output monitor
(Representative Patent Attorney Yoshiki Okamoto (and 1 other person) Figure 5 Figure 6 (a) Output 1 Fa Erosion 1 Prevention flag Figure 6 (b) Output pigeon V FuT semi-automatic flag. fil(c)

Claims (2)

【特許請求の範囲】[Claims] (1)負荷を駆動、停止させるデータ及びその曜日、時
刻をあらかじめ記憶する領域を有する記憶手段と、時間
信号を発生する信号発生手段と前記信号発生手段より時
刻及び曜日を計数すると共にその計数値と前記記憶手段
の曜日、時刻データが一致したとき、そのデータに基づ
いて負荷を制御する演算処理手段と、を有するプログラ
ムタイマにおいて、各曜日毎にプログラムタイマの出力
を停止させる週間プログラムスイッチと、プログラムタ
イマによる制御及び手動制御とを切換える自動・手動切
換スイッチζを具備し、前記記憶手段には半自動操作の
フラグ領域を設け、前記半自動フラグが立っている場合
には前記週間プログラムスイッチが動作状態にあっても
負荷を動作させ、プログラム又は手動により負荷を停止
させるようにしたことを特徴とするプログラムタイマ。
(1) A storage means having an area for storing in advance data for driving and stopping a load, the day of the week, and the time, a signal generating means for generating a time signal, and counting the time and day of the week from the signal generating means and the counted value thereof. and arithmetic processing means for controlling the load based on the data when the day of the week and time data in the storage means match, a weekly program switch that stops the output of the program timer for each day of the week; An automatic/manual changeover switch ζ for switching between control by a program timer and manual control is provided, the storage means is provided with a flag area for semi-automatic operation, and when the semi-automatic flag is set, the weekly program switch is in an operating state. A program timer characterized in that the load is operated even when the load is in use, and the load is stopped by a program or manually.
(2)前記プログラムタイマは複数のチャンネルを有し
、前記自動・手動切換スイッチを該チャンネル毎に設け
たことを特徴とする特許請求の範囲第1項記載のプログ
ラムタイマ。
(2) The program timer according to claim 1, wherein the program timer has a plurality of channels, and the automatic/manual changeover switch is provided for each channel.
JP14017181A 1981-09-04 1981-09-04 Program timer Pending JPS5841381A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14017181A JPS5841381A (en) 1981-09-04 1981-09-04 Program timer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14017181A JPS5841381A (en) 1981-09-04 1981-09-04 Program timer

Publications (1)

Publication Number Publication Date
JPS5841381A true JPS5841381A (en) 1983-03-10

Family

ID=15262531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14017181A Pending JPS5841381A (en) 1981-09-04 1981-09-04 Program timer

Country Status (1)

Country Link
JP (1) JPS5841381A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6215486A (en) * 1985-07-12 1987-01-23 Matsushita Electric Works Ltd Electronic timer
JPS6395756U (en) * 1986-12-05 1988-06-21
JPH05501137A (en) * 1989-07-18 1993-03-04 ソネルト、ヨーン テオドール Drive system connection device to accessories in excavators, etc.
JPH06510343A (en) * 1991-09-06 1994-11-17 ソネルト、ヨーン テオドール Quick connection device for hydraulic piping

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55500920A (en) * 1978-11-17 1980-11-06

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55500920A (en) * 1978-11-17 1980-11-06

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6215486A (en) * 1985-07-12 1987-01-23 Matsushita Electric Works Ltd Electronic timer
JPS6395756U (en) * 1986-12-05 1988-06-21
JPH05501137A (en) * 1989-07-18 1993-03-04 ソネルト、ヨーン テオドール Drive system connection device to accessories in excavators, etc.
JPH06510343A (en) * 1991-09-06 1994-11-17 ソネルト、ヨーン テオドール Quick connection device for hydraulic piping

Similar Documents

Publication Publication Date Title
CA1129048A (en) Programmable electronic real-time load controller
US4387420A (en) Programmable clock
JP2796160B2 (en) Industrial robot teaching device
CA2039850A1 (en) Method for erasing information stored in radio pager
US4319319A (en) Programmable time control apparatus
JPS5841381A (en) Program timer
EP0703516A2 (en) Programmable electronic device for the control of irrigation systems
US4589779A (en) Multi-alarm timepiece with simplified operating means
JPS635402A (en) Programmable controller
US4091611A (en) Digital alarm watch
JPS648841B2 (en)
JP2002014748A (en) Automatic power-on/off device
JPS6089225A (en) Automatic power supply cutoff system
JPS6111764Y2 (en)
JPH0353964A (en) Printer
JPS6222116B2 (en)
JPH0812257B2 (en) Time switch
JPS6074140A (en) Mechanism control device
JPS62129636A (en) Control device for air conditioner
JPH0311413A (en) Power supply disconnecting mechanism
JPS6118477Y2 (en)
JPS6336404A (en) Programmable controller
JPS60120279A (en) System operating time setting system
JPS6057669B2 (en) Dimmer device
JPS57189211A (en) Failure display system for process controller