JPS5840845B2 - electronic circuit - Google Patents

electronic circuit

Info

Publication number
JPS5840845B2
JPS5840845B2 JP51041074A JP4107476A JPS5840845B2 JP S5840845 B2 JPS5840845 B2 JP S5840845B2 JP 51041074 A JP51041074 A JP 51041074A JP 4107476 A JP4107476 A JP 4107476A JP S5840845 B2 JPS5840845 B2 JP S5840845B2
Authority
JP
Japan
Prior art keywords
circuit
current
output terminal
output
meter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51041074A
Other languages
Japanese (ja)
Other versions
JPS52123850A (en
Inventor
宏紀 相沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP51041074A priority Critical patent/JPS5840845B2/en
Publication of JPS52123850A publication Critical patent/JPS52123850A/en
Publication of JPS5840845B2 publication Critical patent/JPS5840845B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Amplifiers (AREA)
  • Circuits Of Receivers In General (AREA)

Description

【発明の詳細な説明】 この発明は人力伝達特性を容易に決定しうるとともに、
その出力信号レベルに比例した直流電流を得るようにし
た電子回路に関するものである。
[Detailed Description of the Invention] This invention allows human power transmission characteristics to be easily determined, and
This invention relates to an electronic circuit that obtains a direct current proportional to its output signal level.

従来、信号レベルの指示には独立した増幅器によって信
号出力を得て、これを交流的に取り出し、一般的には立
ち上り電圧の小さいゲルマニウムダイオード(こよって
半波整流耘よび直流レベル化し、全波整流の場合はさら
には号位相を反転した後半波整流して加えるような形成
のものが用いられる。
Conventionally, to indicate the signal level, an independent amplifier is used to obtain the signal output, which is then taken out as an alternating current signal.Generally, germanium diodes with a small rise voltage (thus half-wave rectification, DC level, and full-wave rectification are used) In this case, a configuration is used in which the signal phase is inverted and the second half wave is rectified and added.

しかしながら、上記ダイオードや容量が不可欠であり、
集積化Oこ適さず、またダイオード自身の非直線性(こ
よる低信号レベル(こ対する出力直流レベルとのリニア
リティーの悪化ならびに温度依存性が大きく、さらに周
波数特性が好1しくない等の欠点があった。
However, the above diodes and capacitors are essential,
It is not suitable for integration, and also has drawbacks such as the nonlinearity of the diode itself (due to low signal level), poor linearity with the output DC level, large temperature dependence, and unfavorable frequency characteristics. there were.

この発明はこのような欠点を解消しようとするもので、
以下図4こよってこの発明の一実施例を説明する。
This invention attempts to eliminate these drawbacks.
An embodiment of the present invention will be described below with reference to FIG.

すなわち、第1図にむいて、2は電圧増幅器で、1はそ
の入力端子、5は出力端子である。
That is, in FIG. 1, 2 is a voltage amplifier, 1 is its input terminal, and 5 is its output terminal.

3は増幅器2の出力段においてドライバー回路を構成す
るコンプリメンタリ回路で、これは、NPN形トランジ
スタQNとPNP形トランジスタQPによって構成され
ている。
A complementary circuit 3 constitutes a driver circuit in the output stage of the amplifier 2, and is composed of an NPN transistor QN and a PNP transistor QP.

なお、このコンプリメンタリ回路は、バイポーラトラン
ジスタやNチャンネルむよびPチャンネルの電界効果ト
ランジスタによって構成できるものである。
Note that this complementary circuit can be constructed of bipolar transistors and N-channel and P-channel field effect transistors.

4はトランジスタQNのコレクタに接続した電流ミラー
回路で、この出力端をコンプリメンタリ回路3の他方の
トランジスタQPのコレクタに接続している。
A current mirror circuit 4 is connected to the collector of the transistor QN, and its output terminal is connected to the collector of the other transistor QP of the complementary circuit 3.

6はこの接続点に形成した第2の出力端子である。6 is a second output terminal formed at this connection point.

第2の出力端子6を接地すれば出力端子5はミラー回路
4の飽和電圧弁だけの損失で、フルスウィングする通常
の増幅器出力端子となる。
If the second output terminal 6 is grounded, the output terminal 5 becomes a normal amplifier output terminal that swings fully, with only the loss due to the saturation voltage valve of the mirror circuit 4.

また、第2図のメーター駆動回路において7は出力端子
5に接続した負荷、9は増幅器20入力端子1および出
力端子5間に接続した負帰還回路、8は出力端子6に接
続されたメーターである。
In the meter drive circuit shown in Figure 2, 7 is a load connected to output terminal 5, 9 is a negative feedback circuit connected between input terminal 1 and output terminal 5 of amplifier 20, and 8 is a meter connected to output terminal 6. be.

そして増幅器2はその利得Aが大きいものが使用される
As the amplifier 2, one having a large gain A is used.

したがって、入力端子1から出力端子51での見かけ上
の利得は、帰還回路9の特性すなわち帰還率βによって
のみ決定され、負荷7にはその特性によって決定された
出力電圧に比例した信号電流が流れる。
Therefore, the apparent gain from the input terminal 1 to the output terminal 51 is determined only by the characteristics of the feedback circuit 9, that is, the feedback rate β, and a signal current proportional to the output voltage determined by the characteristics flows through the load 7. .

この電流は入力信号が正の半サイクルにお−いてはトラ
ンジスタQNを流れ、また負の半サイクルにむいてはト
ランジスタQPを流れる。
This current flows through transistor QN during the positive half cycle of the input signal and through transistor QP during the negative half cycle.

一方、正の半サイクルにおいてトランジスタQNを流れ
る電流はミラー回路4によって端子6からメーター旧こ
流入し、他の半サイクルにはトランジスタQPの電流が
端子6からメーター8へと流入する。
On the other hand, the current flowing through the transistor QN in the positive half cycle flows into the meter from the terminal 6 by the mirror circuit 4, and the current in the transistor QP flows into the meter from the terminal 6 in the other half cycle.

すなわちメーター8へ流れ込む電流は人力信号の正負半
サイクル毎の電流が一方向に揃った全波整流の直流とな
る。
That is, the current flowing into the meter 8 becomes a full-wave rectified direct current in which the current for each positive and negative half cycle of the human input signal is aligned in one direction.

なお端子6はトランジスタQP釦よびミラー回路4のコ
レクタ出力であるため、出力インピーダンスが高く、端
子6Oこ接続されるメーター8のインピーダンスに関係
なく電流を流すことができる。
Note that since the terminal 6 is the collector output of the transistor QP button and the mirror circuit 4, its output impedance is high, and current can flow through the terminal 6 regardless of the impedance of the meter 8 connected to it.

第3図に示す実際の集積回路内に組み込んだメーター駆
動回路(こお゛いて、Q1〜Q12はトランジスタ、1
0は増幅器の入力段を構成するダーリントン回路で、こ
れはベース電流を少くして出力端子5からの直流帰還電
流を抑制し、入力信号がないときの第2の出力端子6に
釦ける洩れ電流の減少を図っている。
The meter drive circuit built into the actual integrated circuit shown in Fig. 3 (in this case, Q1 to Q12 are transistors,
0 is a Darlington circuit that constitutes the input stage of the amplifier, which reduces the base current to suppress the DC feedback current from the output terminal 5, and reduces the leakage current that flows to the second output terminal 6 when there is no input signal. We are trying to reduce the number of people.

また第1図むよび第2図のトランジスタQNに相当する
トランジスタQ7および第1図釦よび第2図のトランジ
スタQPGこ相当するトランジスタQ8j、;−よびQ
9のコンプリメンタリ回路はC級動作として同様に洩れ
電流の減少を図っているが、C級動作による歪は開ルー
プゲインを大きくすることによって改善される。
Also, the transistor Q7 corresponding to the transistor QN in FIG. 1 and FIG. 2, and the transistor Q8j, ;- and Q corresponding to the transistor QPG in FIG.
Although the complementary circuit No. 9 similarly aims to reduce leakage current as a class C operation, the distortion caused by the class C operation can be improved by increasing the open loop gain.

Rs。R1−R7、RA、RB、Rfは抵控で、この中
Rfは直流帰還抵抗で、増幅器をリニアとしてRf/R
8のゲインを決定する。
Rs. R1-R7, RA, RB, and Rf are resistors, among which Rf is a DC feedback resistor, and assuming the amplifier is linear, Rf/R
Determine the gain of 8.

C1むよびCoはコンデンサで、この中のコンデンサC
obよび負荷7によって交流負荷が形成される。
C1 and Co are capacitors, in which capacitor C
ob and load 7 form an alternating current load.

11は対数圧縮増幅を行う場合の交流的な帰還回路で、
これは抵抗RAとダイオードD1.D2によって形成さ
れている。
11 is an AC feedback circuit when performing logarithmic compression amplification;
This consists of resistor RA and diode D1. It is formed by D2.

そして増幅器の出力■。は入力 iが、Rf/Rs倍、
あるいは対数圧縮増幅されて現われ、したがって■。
And the output of the amplifier■. is input i is multiplied by Rf/Rs,
Alternatively, it appears as logarithmically compressed amplification, and therefore ■.

/RLによって決定される電流の全波整流波状の直流電
流IMが端子6よりメーター8に流入する。
A DC current IM in the form of a full-wave rectified current determined by /RL flows into the meter 8 from the terminal 6.

また上記抵抗中、RBはメーター8と並列に設けられ、
直流電流■゛Mをメーター8のインピーダンスとの逆比
で分流し、メーター8の感度調整を行うものである。
Moreover, among the above-mentioned resistors, RB is provided in parallel with the meter 8,
The sensitivity of the meter 8 is adjusted by branching the direct current ■゛M in an inverse ratio to the impedance of the meter 8.

なむこの感度調整は負荷RLを可変にするかあるいは閉
レープゲインすなわちRstたはRfを可変にすること
によっても遠戚することができる。
This sensitivity adjustment can also be remotely achieved by making the load RL variable or by making the closed rape gain, that is, Rst or Rf variable.

ここで上記出力端子5に接続された負荷7の両端電圧を
Here, the voltage across the load 7 connected to the output terminal 5 is expressed as follows.

=VOsinωtとすれば、負荷7を流れる電流ioは
負荷抵抗をRLとすると、 そしてioはトランジスタQ7 、QB 、Q9のエミ
ッタ電流の和であるからトランジスタQ7 、 Q8
=VOsinωt, then the current io flowing through the load 7 is given by the load resistance RL, and since io is the sum of the emitter currents of the transistors Q7, QB, and Q9, the current io flowing through the load 7 is the sum of the emitter currents of transistors Q7, QB, and Q9.
.

Q9のカットオフ時の洩れ電流を無視すればトランジス
タQ7のコレクタ電流をlN1 トランジスタQ8.Q
9のコレクタ電流ipは ここ(こαN、αPはトランジスタQ7 、 Q8 。
If the leakage current at cut-off of Q9 is ignored, the collector current of transistor Q7 becomes lN1.Transistor Q8. Q
The collector current ip of 9 is here (αN and αP are transistors Q7 and Q8.

Q9の電流増幅率、ηはトランジスタQ11〜Q12の
ミラーの伝達比である。
The current amplification factor of Q9 and η are the transmission ratios of the mirrors of transistors Q11 to Q12.

コレクタ電流iN、j−Pは出力端子6から流出する電
流であるが、この電流はまた次のように表わされる。
The collector current iN, j-P is a current flowing out from the output terminal 6, and this current can also be expressed as follows.

出力端子6からの電流IMはコレクタ電流iN。Current IM from output terminal 6 is collector current iN.

iPの半波整流値の和であるから、直流項は、理想的(
こは、 αN=αp−α。
Since it is the sum of the half-wave rectified values of iP, the DC term is ideally (
Here, αN=αp−α.

η−1とすれば なる直流電流出力が得られる。If η-1 DC current output is obtained.

上述のように、この発明によれば部品点数が少なく、必
要最少限の入力端子にて直線性、温度依存性、周波数特
性等が従来技術に比べて非常に良好なものが得られ、メ
ーターの駆動も容易となる。
As mentioned above, according to the present invention, the number of parts is small, linearity, temperature dependence, frequency characteristics, etc. are much better than the conventional technology with the minimum number of necessary input terminals, and the meter It also becomes easier to drive.

とくにこの場合使用されるメーターのインピーダンスは
、その指示値Gこ与える影響が1つたくなく、その感度
調整も数種類の方法を選択することが可能で、さら(こ
被指示値と実際の指示レベルとの間に特定の関係を考え
ることも容易にできる。
In particular, the impedance of the meter used in this case has no small effect on the indicated value G, and several methods can be selected for its sensitivity adjustment. It is also easy to consider a specific relationship between

ことOこ集積回路内に組み入れた場合、上記効果は一層
顕著となる。
When incorporated into an integrated circuit, the above effects become even more remarkable.

もちろん通常の増幅器として使う場合にも機能の集約度
が高い利点がある。
Of course, when used as a normal amplifier, it also has the advantage of having a high degree of functional integration.

【図面の簡単な説明】 第1図はこの発明の一実施例を示す回路図、第2図は第
1図の回路をメーター駆動回路に適用した回路図、第3
図はメータ−1駆動回路を実際の集積回路(こ組み込ん
だ状態を示す回路図である81・・・・・・入力端子、
2・・・・・・増幅器、3・・・・・・コンプリメンタ
リ回路、4・・・・・・ミラー回路、5・・・・・・出
力端子、6・・・・・・第2の出力端子、7・・・・・
・負荷、8・・・・・・メーター 9・・・・・・負帰
還回路。
[Brief Description of the Drawings] Fig. 1 is a circuit diagram showing one embodiment of the present invention, Fig. 2 is a circuit diagram in which the circuit of Fig. 1 is applied to a meter drive circuit, and Fig. 3 is a circuit diagram showing an embodiment of the present invention.
The figure is a circuit diagram showing a state in which the meter-1 drive circuit is incorporated into an actual integrated circuit.
2...Amplifier, 3...Complementary circuit, 4...Mirror circuit, 5...Output terminal, 6...Second output Terminal, 7...
・Load, 8...Meter 9...Negative feedback circuit.

Claims (1)

【特許請求の範囲】[Claims] 1一対の入出力端子を有する増幅器の出力段にトランジ
スタによってコンプリメンタリ回路を設け、その共通エ
ミッタまたは共通ソースを出力端子とし、上記トランジ
スタの一方のコレクタまたはドレインに電流ミラー回路
を接続し、さらにこのミラー回路の出力端と、他方のコ
レクタまたはドレインの接続点を他の出力端子とした電
子回路。
A complementary circuit is provided using transistors at the output stage of an amplifier having one pair of input/output terminals, their common emitters or common sources are used as output terminals, a current mirror circuit is connected to the collector or drain of one of the transistors, and this mirror circuit is connected to the collector or drain of one of the transistors. An electronic circuit in which the connection point between the output end of the circuit and the other collector or drain is the other output terminal.
JP51041074A 1976-04-12 1976-04-12 electronic circuit Expired JPS5840845B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51041074A JPS5840845B2 (en) 1976-04-12 1976-04-12 electronic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51041074A JPS5840845B2 (en) 1976-04-12 1976-04-12 electronic circuit

Publications (2)

Publication Number Publication Date
JPS52123850A JPS52123850A (en) 1977-10-18
JPS5840845B2 true JPS5840845B2 (en) 1983-09-08

Family

ID=12598289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51041074A Expired JPS5840845B2 (en) 1976-04-12 1976-04-12 electronic circuit

Country Status (1)

Country Link
JP (1) JPS5840845B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61176144A (en) * 1985-01-31 1986-08-07 Nec Kyushu Ltd Manufacture of semiconductor device
JPS631343U (en) * 1986-06-19 1988-01-07

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0711543B2 (en) * 1983-05-02 1995-02-08 ローム株式会社 Level meter circuit
JPS6235269A (en) * 1985-08-09 1987-02-16 Nec Corp Current absolute value circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61176144A (en) * 1985-01-31 1986-08-07 Nec Kyushu Ltd Manufacture of semiconductor device
JPS631343U (en) * 1986-06-19 1988-01-07

Also Published As

Publication number Publication date
JPS52123850A (en) 1977-10-18

Similar Documents

Publication Publication Date Title
US3961280A (en) Amplifier circuit having power supply voltage responsive to amplitude of input signal
US2794076A (en) Transistor amplifiers
JPH07106859A (en) Cascade amplifier
US3375455A (en) Symmetrical amplifier without dc shift between input and output
JPH0452645B2 (en)
JPS5840845B2 (en) electronic circuit
US4513209A (en) Level detector
US4109165A (en) Rms circuit
JPS585594B2 (en) rectifier circuit
US4137506A (en) Compound transistor circuitry
US4038566A (en) Multiplier circuit
JP2509462Y2 (en) amplifier
JPS60236509A (en) Differential variable amplifier circuit
JPS6214731Y2 (en)
JPS6315766B2 (en)
US5196809A (en) High gain, low distortion, faster switching transistor
JPS6318362B2 (en)
JPH0527282B2 (en)
JP2684837B2 (en) Differential amplifier circuit
JPH04369916A (en) Voltage-current conversion circuit for active filter used for noise damping circuit
SU490255A1 (en) Adjustable impedance converter
JPS6010108Y2 (en) Wideband balanced amplifier with gain switching function
JPH032985Y2 (en)
JPS6121857Y2 (en)
JPS6119540Y2 (en)