JPS5840408B2 - 漏電しや断器テスタ - Google Patents

Description

【発明の詳細な説明】 本発明は漏電しゃ断器の性能測定１例えば定格感度電流
の測定や作動時間の測定を行うテスタに関する。

漏電しゃ断器の性能測定は、主として、定格感度電流の
測定と作動時間の測定の２つに大別される。

前者は漏電々流を徐々に増加せしめて行き。漏電しゃ断
器が作動した時の電流値を測定するものであり、後者は
定格感度電流に等しい漏電々流を流した時、漏電々流が
流れ始めてから漏電しゃ断器が作動するまでに要する時
間を測定するものである。

第１図は従来の漏電しゃ断器テスタ１の構成を示すもの
である。

第１図を用いて漏電しゃ断器の性能測定の原理を説明す
る。

はじめに感度電流の測定は次のように行う。

第１のスイッチ１１を端子１６側に投入し、第２のスイ
ッチ１４を０ＮＩＩＩに投入すると、漏電しゃ断器２に
対して漏電々流が流れるようになる。

しかる後、可変抵抗器１２を操作して漏電々流を徐々に
増加せしめてゆき。

漏電しゃ断器２が作動した瞬間の漏電々流を電流計１３
で読み取ることによって感度電流が測定される。

電流計１３としては一般に可動線輪型電流計が用いられ
ており、漏電しゃ断器が作動すると同時に、漏電々流も
零となるため、読み取りにくいという問題があった。

次に、作動時間の測定は次のように行う。

初めに第１のスイッチ１１を端子１７側に投入し、第２
のスイッチ１４をＯＮに投入後、可変抵抗器１２を操作
して定格感度電流に設定する。

しかる後。第２のスイッチ１４をＯＦＦ側へ、第１のス
イッチ１１を端子１６側にそれぞれ投入した後、再び第
２のスイッチ１４をＯＮ側に投入すれば、定格感度電流
に等しい漏電電流が流れて、漏電しゃ断器２は作動する
。

前記の操作において、第２のスイッチ１４をＯＮ側に投
入した時点から、漏電しゃ断器２が作動するまでの時間
を時間計１５で測定する。

時間計１５としては漏電々流の中の商用電源の周波数を
計数するものがよく知られているが、分解能に問題があ
ると同時に１時間として直読出来ないという欠点があっ
た。

さらに、第１図においては、漏電々流による電力損失は
主として可変抵抗器１２で消費されるために、可変抵抗
器１２が極めて大型化し。

そのため漏電しゃ断器テスタ１が大型化せざるを得ない
という問題が生じていた。

本発明は、漏電々流の制御をトランジスタを介して行う
とともに、漏電々流の電流値及び漏電々流の流通時間の
検出信号をディジタル信号に変換し、ディジタルメモリ
を用いるなどの構成とし、前述の諸問題を改良せんとす
るものである。

第２図は本発明の一実施例による漏電しゃ断器テスター
の構成を示すものである。

漏電しゃ断器２を通った商用電源は、漏電しゃ断器２の
負荷側端子Ｖより取り出され、ダイオードブリッジ４で
整流された後、１回路２接点の０Ｎ−ＯＦＦ−ＯＮスイ
ッチ３を径で漏電しゃ断器２のＷ端子またはＴ端子へ帰
還されている。

スイッチ３が端子３１側に投入されている時は、漏電し
ゃ断器２を流れる電流が往路および復路においてともに
等しいため漏電々流とはならないが、スイッチ３が端子
３３側に投入されている時は。

漏電しゃ断器２を流れる電流が往路と復路とで異なるた
めに漏電々流と着像されるようになる。

スイッチ３の接点がニュートラル３２の位置に投入され
ている時は、商用電源から電流が流れない。

交流電流制御部は、主として第１のトランジスタ９のエ
ミッタ９１に接続された第１の抵抗５．第１のトランジ
スタ９．第１のトランジスタ９のコレクタ９３−エミッ
タ９１間に接続された第２の抵抗６および第１のトラン
ジスタ９のコレクタ９３に接続された第３の抵抗７から
構成されておす、前記第１のトランジスタ９のベース９
２にはダイオードブリッジ出力端電圧が可変抵抗器８お
よびトランジスタの如きスイッチ素子１０とによって分
圧されて供給されている。

漏電しゃ断器２を径で流れる商用電源電流は、ダイオー
ドブリッジ４で両波整流されて、前記第３の抵抗７より
検出され、低域増巾器４４で直流化された後、Ａ−Ｄ変
換器４５に供給されてディジタル信号に変換される。

また前記第３の抵抗７より検出された電流信号は、積分
器と比較器とより構成される通電検出回路４６に供給さ
れ、ゲート回路４７によって通電時間がディジタル信号
に変換される。

タイマー４８は通電検出回路４６の出力信号の立上りで
トリガーされ、一定時間だけ前記スイッチ素子１０を導
通せしめるよう制御信号を供給するものである。

第１のクロック発振器４１は、例えば１０ＫＨｚのパル
スを発振し、前記Ａ−Ｄ変換器４５およびゲート回路４
７に供給して、電流信号および通電時間信号をディジタ
ル信号に変換せしめるためのものである。

第２のクロック発振器４２は、Ａ−Ｄ変換器４５のＡ−
Ｄ変換速度を定めるものである。

信号処理回路４３から供給される測定モード信号によっ
てデータ選別器５１が、供給された測定モードに対応す
る信号を選別して計数器５２に供給する。

計数器５２の出力はデコーダ５３を径て表示器５４に供
給され、ディジタル表示がなされる。

次に感度電流の測定の場合の動作の概要を説明する。

スイッチ３を端子３３側に挿入しておき、漏電しゃ断器
２のスイッチをＯＮに投入すると、前述したようにダイ
オードブリッジ４を径で、前記第１．第２および第３の
抵抗を通って電流が流れ、漏電しゃ断器２に対して漏電
々流となる。

この結果１通電検出回路４６がこの電流を検知し、タイ
マ４８を作動せしめて約１分間、スイッチ素子１０を導
通せしめるため、ダイオードブリッジ４の出力端電圧が
可変抵抗器８で分圧されてトランジスタ９のベース９２
に供給される。

前記第１゜第２および第３の抵抗５，６．７の抵抗値は
、抵抗６の抵抗値）抵抗５の抵抗値）抵抗７の抵抗値の
関係に選ばれているので、トランジスタ９はエミッタフ
ォロワとして動作し、ベースの電圧波形に殆んど等しい
電圧が第１の抵抗５の両端にあられれることから、トラ
ンジスタ９を流れる電流波形は商用電源の電流波形と同
一となる。

したがって商用電源からの電流の大小は可変抵抗器８に
よるダイオードブリッジ４の出力端電圧の分圧比によっ
て制御されるため、可変抵抗器８には極めて僅かな電流
が流れるだけとなり、可変抵抗器８は極めて小形のもの
で充分となる。

さて、信号処理回路４３によって電流測定モード信号を
データ選別器５１に供給し、前記可変抵抗器８を操作し
て徐々に漏電々流を増加せしめて行くと、やがて被測定
漏電しゃ断器２の感度電流に達し、しゃ断器の接点はト
リップされる。

第３図は本発明の漏電しゃ断器デスクのＡ−Ｄ変換器４
５の構成を示す図であり、第４図は第３図の回路各部の
電圧波形の関係を示すタイムチャートである。

第３図および第４図を用いてＡ−Ｄ変換部の動作を詳細
に説明する。

第４図イは、第３の抵抗７の両端で検出される漏電々流
の両波整流波形を示すもので１時刻Ｔ。

において、しゃ断器がトリップされたものとしている。

この両波整流波形は低域増幅器４４によって第４図口に
示すように平均値化され、比較器６１のプラス入力端子
に供給される。

また第２のクロック発振器４２は、第４図へに示すよう
な出力をＲＳフリップフロップ回路６２のセット入力端
子に供給する。

この結果−ＲＳフリップフロップ６２の出力は、第４図
二に示すように、同図へに示すようなセット信号が加え
られた時刻からＨレベルとなり、ゲート６３を開く。

一方、第１のクロック発振器４１は、ゲート６３の他の
入力端子に１０ＫＨｚのクロックパルスを供給している
ので、第４図ホに示すように前記ＲＳフリップフロップ
６２の出力がＨレベルの間だけ、１０ＫＨｚのパルスが
階段波発生器６４に供給される。

第４図へは同図ホに示すような１０ＫＨｚのパルス列か
ら階段波発生器６４によって作られた階段波出力波形を
示すもので、この出力波形は前記比較器６１のマイナス
入力端子に供給されている。

この階段波出力は１パルス毎に大きくなって行き、遂に
比較器６１のプラス入力端子の入力電圧を超えると、比
較器６１の出力がＬ”レベルに変化し、ＲＳフリップフ
ロップをリセットし、ゲート６３が閉じられるために１
階段波発生器６４の入力パルスも止まる。

またＲＳフリップフロップのリセットに伴なって階段波
発生器６４もまたリセットされる様構成されている。

以上の動作によってアナログ値の漏電々流は、電流の大
きさに比例した数のパルス列に変換される。

このパルス列信号はデータ選別器５１を径て計数器５２
に供給される。

一方、計数器５２の出力は前述のようなＡ−Ｄ変換が終
了した時点でラッチされ。

デコーダ５３に供給されるものであるが、漏電しゃ断器
テスタの場合には、Ａ−Ｄ変換の途中でしゃ断器がトリ
ップされることもあり、このような場合には第４図二、
ホ、への右端に示すように−しゃ断器がトリップされる
時点で得られるＡ−Ｄ変換出力は、その時点における漏
電々流と無関係になってしまう。

このような不都合を取除くためには、この時点における
Ａ−Ｄ変換出力をラッチしないようにすることが必要で
ある。

このため。第４図トに示すような比較器６１の出力とし
て検知されるＡＤ変換の終了信号を極性反転した後。

遅延回路６５によって同図チに示すごとく一定時間ｔだ
け遅延せしめ、同図りに示されるような通電検出回路４
６の出力信号との論理積信号（同図ヌに示す）でもって
計数器の出力をラッチすることが有効となる。

一般に１両波整流電圧を通電検出回路４６によって、第
４図りに示すような通電検出信号を得るためには、後述
するように積分回路を通す必要があり、このため交流電
流のしゃ断時より若干遅れて通電検出信号はＯとなる。

このため前記の遅延回路６５による遅延時間ｔは、この
通電検出信号の遅延量を超える必要がある。

以上述べた回路構成によって、漏電しゃ断器２の感度電
流は１時刻Ｔ１における電流値として測定できる。

作動時間の測定は次のように行われる。

この場合は前述したようにあらかじめ、定格感度に等し
い漏電々流が流れるよう電流設定を行う必要がある。

このため、第２図においてスイッチ３を端子３１側に投
入し、可変抵抗器８を操作して定格感度電流ζこ等しい
電流値に設定する。

この状態では。信号処理回路４３から供給される測定モ
ード信号としては電流モード信号が与えられており１表
示器５４は、電流値を表示している。

第５図は作動時間測定の場合の計数器５１に与えられる
種々の信号のタイムチャートラ示すものである。

同図イは第２図における抵抗７の両端から検出される交
流電圧の両波整流波形を示すものである。

同図口は通電検出回路４６の出力信号波形を示す。

時刻Ｔ、において、測定モードが電流測定から時間測定
に切替えられると、信号処理回路４３から第５図ハに示
すような時間測定モード信号がデータ選別器５１に与え
られ、計数器５２に供給される種々の入力信号は、時間
測定σこ関するものに切替えられる。

この後１時刻Ｔ２においてスイッチ３が端子３２側に投
入されると、交流電流が零となる。

第５図二は１時間測定モード信号ハの立上りから１通電
検出回路４６の出力信号口の立下りまでの時間を検出し
たものであり、この信号口計数器５２のリセット信号と
して用いられる。

また同図ホは１通電検出回路４６の出力信号の立下りを
検出したもので、計数器５２の出力のラッチ信号として
使われるものである。

この結果。時刻Ｔ３においては計数器５２はリセットさ
れ、そのリセット出力がランチされているため１表示器
５４はＯ表示となる。

次いで時刻Ｔ、ｌこおいて。スイッチ３が端子３３側に
投入されると、漏電しゃ断器テスタを流れる電流は、測
定している漏電しゃ断器に対して漏電々流となるため１
時刻Ｔ５でトリップされる。

時刻Ｔ４から時刻Ｔ、までの漏電々流に対応して得られ
る通電検出回路４６の出力ｔｍの期間だけ第２図に示す
ゲート回路４７によって前記第１のクロック信号を通過
せしめ、これを計数器５２により計数することにより１
作動時間が測定できる。

また前記ｔｍの終了時点で得られる第５図ホに示すラッ
チ信号により計数器５２の出力がラッチされ１表示器５
４に表示される。

この際時刻Ｔ２からＴ４までの交流電流オフの時間につ
いては１通電検出信号が交流電流のしゃ断を検知できる
ものであればよい。

第６図は通電検出回路４６の構成を示す図である。

第５図イに示すような交流信号の両波整流波形から第５
図口に示すような通電検出信号を得るためには、前記両
波整流波形を充分増巾した後。

僅かに積分して比較器で比較すればよい。

第７図は第６図の通電検出回路４６の各部の電圧波形を
示すものである。

第７図イは第６図の入力端子７５に両波整流波を充分増
巾して供給した時の、第１の積分回路７２の出力波形を
示すもので、これは比較器７１のプラス入力端子に供給
される。

通電時間を出来るだけ誤差少なく検出するためには１図
からも容易に理解されるように、通電開始時においては
出来るだけ低電位で、かつ通電終了時には出来るだけ高
電位で比較器７１の出力が変化するように構成すること
が望ましい。

比較器７１にこのようなヒステリシス特性を持たせるた
めには、比較器７１の出力信号を抵抗７４を通じてマイ
ナス入力端子へ帰還する必要があるが、この際、マイナ
ス入力端子にコンデンサ７６を接続して、第２の積分回
路７３を構成し、比較器７１の出力信号が、第２の積分
回路７３で積分された後、マイナス入力端子へ供給され
るように構成する。

第７図口はマイナス入力端子の入力電圧波形を示す。

この時プラス入力端子およびマイナス入力端子に供給さ
れる電圧が一致した後それぞれの入力端における電圧変
化の絶対値がプラス入力端子の方が大きくなるように構
成することにより。

比較器１１を安定に動作せしめることができる。

以上のように本発明によれば、交流電圧を電流測定状態
から時間測定状態へ切替えるスイッチを介して整流し、
この整流出力を可変抵抗器とスイッチ素子との直列回路
によって分圧してトランジスタのベースに供給するよう
にしているため、商用電源からの電流の大小は可変抵抗
器による整流出力の分圧比によって制御されることにな
り、その結果、可変抵抗器には極めて僅かな電流が流れ
るだけとなるため、可変抵抗器は極めて小形のもので充
分であるという効果を奏する。

また前記トランジスタのコレクタに接続された第３の抵
抗によって検出される整流出力を直流電圧化する低域増
幅器、この低域増幅器の出力電圧をその電圧値に比例し
た数のパルス列に変換するＡ−Ｄ変換器、前記パルス列
の数を計数する計数器、この計数器の内容をラッチする
ラッチ回路等を備えているため、漏電電流の読み取りも
ディジタル表示により容易に、かつ確実に行うことがで
き、しかも前記Ａ−Ｄ変換器より供給されるＡ−Ｄ変換
終了信号を遅延回路によって一定時間遅延させ、この遅
延された信号と通電検出回路の出力信号との論理積信号
で前記計数器の内容をラッチするようにしているため、
漏電電流の検出も常に確実なものを得ることができるも
のである。

【図面の簡単な説明】

第１図は従来の漏電しゃ断器テスタの構成を示す図、第
２図は本発明の一実施例における漏電しや断器テスタの
構成を示す図、第３図はそのＡ−Ｄ変換部の構成を示す
図、第４図は第３図Ａ−Ｄ変換部の各部の電圧波形を示
す図、第５図は本発明の漏電しゃ断器テスタの作動時間
測定のためのリセット信号に関係する諸信号のタイムチ
ャートを示す図、第６図は作動時間測定のための通電検
出回路の詳細図、第７図は第６図通電検出回路の比較器
の入力電圧波形を示す図である。 ２・・・・・・漏電しゃ断器、３・・・・・・０Ｎ−Ｏ
ＦＦ−ＯＮスイッチ、４・・・・・・ダイオードブリッ
ジ、５，６゜７．８・・・・・・抵抗、９・・・・・・
トランジスタ、１０・・・・・・スイッチ素子。

Claims (1)

1. 【特許請求の範囲】 １ 交流電圧を電流測定状態から時間測定状態へ切替え
   るスイッチを介して整流し、この整流出力をトランジス
   タのエミッタに接続された第１の抵抗、前記トランジス
   タ、このトラ、ンジスタのコレクターエミッタ間に接続
   された第２の抵抗および前記トランジスタのコレクタに
   接続された第３の抵抗を通じて帰還させる回路手段と、
   前記整流出力を可変抵抗器とスイッチ素子との直列回路
   によって分圧して前記トランジスタのベースに供給する
   回路手段とからなる交流電流制御部、前記第３の抵抗に
   よって検出される整流出力を直流電圧化する低域増幅器
   、この低域増輻器の出力電圧をその電圧値に比例した数
   のパルス列に変換するＡ−Ｄ変換器、前記パルス列の数
   を計数する計数器、この計数器の内容をラッチするラッ
   チ回路。 主として積分器と比較器とから構成され、かつ前記第３
   の抵抗によって検出される整流出力の有無を判定する通
   電検出回路を有し、前記Ａ−Ｄ変換器より供給されるＡ
   −Ｄ変換終了信号を遅延回路によって一定時間遅延させ
   、この遅延された信号と前記通電検出回路の出力信号と
   の論理積信号で前記計数器の内容をラッチすることを特
   徴とする漏電しゃ断器テスタ。 ２ 前記通電検出回路は、前記第３の抵抗によって検出
   される整流出力を第１の積分回路を通して比較器のプラ
   ス入力端子に供給し、かつ比較器の出力電圧を第２の積
   分回路を通して比較器のマイナス入力端子に帰還するよ
   うに構成した特許請求の範囲第１項記載の漏電しゃ断器
   テスタ。 ３ 前記スイッチ素子の導通は、前記通電検出回路の出
   力を検知した後、タイマーにより定められた時間だけ行
   なうようにした特許請求の範囲第１項記載の漏電しゃ断
   器テスタ。 ４ 前記電流測定状態から時間測定状態へ切替えるスイ
   ッチは、０Ｎ−ＯＦＦ−ＯＮ型のスイッチの切替えに際
   して一旦交流電源を零にして、前記計数器をリセットす
   るようにした特許請求の範囲第１項記載の漏電しゃ断器
   テスタ。