JPS5839317B2 - comparison detection device - Google Patents
comparison detection deviceInfo
- Publication number
- JPS5839317B2 JPS5839317B2 JP1305376A JP1305376A JPS5839317B2 JP S5839317 B2 JPS5839317 B2 JP S5839317B2 JP 1305376 A JP1305376 A JP 1305376A JP 1305376 A JP1305376 A JP 1305376A JP S5839317 B2 JPS5839317 B2 JP S5839317B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- flows
- voltage
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Feedback Control In General (AREA)
- Electronic Switches (AREA)
- Measurement Of Predetermined Time Intervals (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】
本発明は、設定時間などの設定量と経過時間などの変化
量を比較して残余時間などの残余量を表示するとともに
、変化量が設定量に達したとき一定の検出信号を得るよ
うにした比較検出装置に係るもので、特に、簡単な構成
により、設定量と変化量の確実かつ安定な比較動作が行
なわれるようにしたものである。[Detailed Description of the Invention] The present invention compares a set amount such as a set time with a change amount such as an elapsed time, displays a remaining amount such as a remaining time, and when the change amount reaches a set amount, a certain amount of change is displayed. The present invention relates to a comparison detection device that obtains a detection signal, and is particularly designed to perform a reliable and stable comparison operation between a set amount and a change amount using a simple configuration.
以下、タイマーに適用した場合、従って設定時間と経過
時間の差の残余時間を表示し、かつ経過時間が設定時間
に達したときこれを検出する場合を例にとって、本発明
の一例を図について説明しよう。Hereinafter, an example of the present invention will be explained with reference to the drawings, taking as an example the case where the present invention is applied to a timer, thus displaying the remaining time of the difference between the set time and the elapsed time, and detecting this when the elapsed time reaches the set time. let's.
第1図において、1は一定周波数のクロックパルスを発
生するクロックパルス発生器で、充電回路を構成する抵
抗2及びコンデンサ3の直列回路と、放電用のトランジ
スタ4と、比較増巾器を構成するトランジスタ5及び6
と、比較増巾器に基準電圧を与える分圧用抵抗7及び8
と、スイッチングトランジスタ9とを有している。In FIG. 1, reference numeral 1 denotes a clock pulse generator that generates clock pulses of a constant frequency, and includes a series circuit of a resistor 2 and a capacitor 3 that constitute a charging circuit, a discharging transistor 4, and a comparison amplifier. transistors 5 and 6
and voltage dividing resistors 7 and 8 that provide a reference voltage to the comparison amplifier.
and a switching transistor 9.
電源が投入されると、抵抗2を通じてコンデンサ3に充
電電流が流れ、コンデンサ3の両端電圧即ちトランジス
タ5のベース電圧■8は、第2図に示すように、抵抗2
とコンデンサ3で決まる時定数で上昇し、これが抵抗7
及び8の接続点の電圧即ちトランジスタ6のベースに与
えられる基準電圧■。When the power is turned on, a charging current flows to the capacitor 3 through the resistor 2, and the voltage across the capacitor 3, that is, the base voltage 8 of the transistor 5, is applied to the resistor 2 as shown in FIG.
and rises with a time constant determined by capacitor 3, and this rises with a time constant determined by capacitor 3.
and the voltage at the connection point of 8, that is, the reference voltage given to the base of the transistor 6.
を越えると、トランジスタ5がオンとなり、これにより
トランジスタ9がオンとなってトランジスタ4がオンと
なり、コンデンサ3の充電電荷がトランジスタ4を通じ
て放電し、電圧■8は一瞬のうちにアース電位に落ちる
。When the voltage is exceeded, the transistor 5 is turned on, which turns on the transistor 9, which turns on the transistor 4, the charge in the capacitor 3 is discharged through the transistor 4, and the voltage 8 instantly falls to the ground potential.
従ってトランジスタ5はオフとなり、トランジスタ9及
び4もオフとなって再びコンデンア3に充電がなさへ上
述と同様のことを繰返す。Therefore, transistor 5 is turned off, transistors 9 and 4 are also turned off, and the same process as described above is repeated until capacitor 3 is no longer charged.
従って、トランジスタ5のコレクタには、第2図に示す
ように、一定の周期のクロックパルスS、が得られる。Therefore, a clock pulse S of a constant period is obtained at the collector of the transistor 5, as shown in FIG.
なお、この場合、第2図において破線で示すように、電
源電圧+■ooが変動して電圧VBの上昇のしかたが変
化すると、同時に基準電圧■。In this case, as shown by the broken line in FIG. 2, when the power supply voltage +■oo fluctuates and the way the voltage VB rises changes, the reference voltage (■) also changes.
も変化するので、電源電圧+■ooの変動にかかわらず
クロックパルスS、の周波数は一定に保持される。The frequency of the clock pulse S is held constant regardless of fluctuations in the power supply voltage +OO.
10はカウンタで、クロックパルス発生器1よりの上述
のクロックパルスS、をカウントする。A counter 10 counts the above-mentioned clock pulses S from the clock pulse generator 1.
このカウンタ10はm個のフリップフロップ回路11m
・・・・・・111が縦続接続されて構成され、カラン
ト値がmビットのコードとして取出されうるようになっ
ている。This counter 10 has m flip-flop circuits 11m.
. . . 111 are connected in cascade so that the current value can be taken out as an m-bit code.
12はディジタル−アナログ変換器で、カウンタ10の
出力をアナログ信号に変換して経過時間に応じて値が変
化する比較信号を発生する。12 is a digital-to-analog converter which converts the output of the counter 10 into an analog signal and generates a comparison signal whose value changes according to elapsed time.
このディジタル−アナログ変換器12は、トランジスタ
13〜15と、カウンタ10の上位n(H≦m)ビット
に対応したスイッチング用トラジスタ16n・・・・・
・16、と、トランジスタ16n・・・・・・16、に
直列に接続された、それぞれ抵抗値が2 n I R1
・・・・・・、Rの抵抗と、トランジスタ17とから構
成され、スイッチングトランジスタと抵抗の直列回路は
互に並列に接続され、カウンタ10の上位nビットのフ
リップフロップ回路11n・・・・・・111の出力が
スイッチングトランジスタ16n・・・・・・16、の
ベースに供給される。This digital-to-analog converter 12 includes transistors 13 to 15 and a switching transistor 16n corresponding to the upper n (H≦m) bits of the counter 10.
・16, and transistor 16n...16, each with a resistance value of 2 n I R1
. . . consists of a resistor R and a transistor 17, the series circuits of the switching transistor and the resistor are connected in parallel, and the flip-flop circuit 11n of the upper n bits of the counter 10... - The output of 111 is supplied to the bases of switching transistors 16n...16.
トランジスタ13のベース電圧は一定に保持されるもの
で、トランジスタ14のコレクタには、トランジスタ1
6n・・・・・・161のウチトランジスタ16nのみ
がオンとなるとき工 なる電流が流れるとすれば、トラ
ンジスタ162のみがオンとなるときは2n−21なる
電流が流れ、トランジスタ163及び161のみがオン
となるときは(2n−3+2°−1)■。The base voltage of the transistor 13 is held constant, and the collector of the transistor 14 is connected to the transistor 1.
If only transistor 16n of transistor 161 is turned on, a current of 2n-21 flows, and only transistor 163 and 161 are turned on, a current of 2n-21 flows. When it turns on, (2n-3+2°-1) ■.
なる電流が流れる、というように、カウンタ10の上位
nビットの出力コードをアナログ値に変換したものに比
例した電流が流れる。A current proportional to the output code of the upper n bits of the counter 10 converted into an analog value flows.
そしてトランジスタ15にはこのトランジスタ14のコ
レクタ電流に比例した電流が流れ、さらにトランジスタ
17にはトランジスタ15に流れる電流に比例した電流
が流れる。A current proportional to the collector current of the transistor 14 flows through the transistor 15, and a current proportional to the current flowing through the transistor 15 flows through the transistor 17.
従って、トランジスタ17には、第3図に示すように、
カウンタ10がクロックパルスS、を2m−0個カウン
トする毎に、例えば1分毎に、一定値づつ階段状に増加
する比較電流■。Therefore, as shown in FIG.
Each time the counter 10 counts 2m-0 clock pulses S, the comparison current (2) increases stepwise by a constant value, for example, every minute.
が流れる。、20は時間設定回路で、設定時間に応じた
値の基準信号を発生する。flows. , 20 is a time setting circuit which generates a reference signal having a value corresponding to a set time.
これは、トランジスタ21〜25と、設定用可変抵抗器
26からなり、可変抵抗器26はいわゆるB型の抵抗性
を有している。It consists of transistors 21 to 25 and a setting variable resistor 26, and the variable resistor 26 has so-called B-type resistance.
そしてトランジスタ21のベース電圧は一定に保持され
るから、可動子の位置を接地端より離ざけるほど可動子
の電位従ってトランジスタ24のベース電圧が上昇して
トランジスタ24に流れる電流が増加する。Since the base voltage of the transistor 21 is held constant, as the position of the movable element moves away from the ground end, the potential of the movable element and hence the base voltage of the transistor 24 rises, and the current flowing through the transistor 24 increases.
トランジスタ25にはトランジスタ24に流れる電流に
比例した電流が流れるから、可変抵抗器26の可動子の
位置によりトランジスタ25に流れる電流が決まる。Since a current proportional to the current flowing through the transistor 24 flows through the transistor 25, the current flowing through the transistor 25 is determined by the position of the mover of the variable resistor 26.
従って可変抵抗器26に関連して設けられる時間目盛に
合わせて一定時間が設定されれば、第3図に示すように
、トランジスタ25には、この設定時間に比例した大き
さの基準電流■よが流れる。Therefore, if a certain period of time is set according to the time scale provided in connection with the variable resistor 26, as shown in FIG. flows.
30はレベル比較器で、上述の比較電流■。30 is a level comparator, and the above-mentioned comparison current ■.
を基準電流■えと比較して前者が後者に到達したとき即
ち経過時間が設定時間に等しくなったとき一定の状態の
出力を発生する。is compared with a reference current, and when the former reaches the latter, that is, when the elapsed time becomes equal to the set time, an output in a constant state is generated.
これは、トランジスタ31及び32のエミッタ側が共通
に接続され、その接続点に定電流源33が接続されて構
成され、トランジスタ31のベースはディジタル−アナ
ログ変換器12のトランジスタ17のコレクタ及び時間
設定回路20のトランジスタ25のコレクタに接続され
、トランジスタ32のベースには基準電圧源40よりの
一定の基準電圧■。This is constructed by connecting the emitter sides of transistors 31 and 32 in common, and connecting a constant current source 33 to the connection point, and the base of transistor 31 connects to the collector of transistor 17 of digital-to-analog converter 12 and the time setting circuit. A constant reference voltage (2) is connected to the collector of the transistor 25 of 20, and the base of the transistor 32 is supplied with a constant reference voltage from a reference voltage source 40.
が供給M。基準電圧源40は、例えば、電源端子が抵抗
41とダイオード42及び43の直列回路を介して接地
され、ダイオード42及び43の直列回路に対して抵抗
44及び45の直列回路が並列に接続さに、!抵抗44
及び45の接続点より電源電圧+vooの変動にかかわ
らず常に例えば■7の基準電圧VDが得られるような構
成になっている。is supplied by M. For example, the reference voltage source 40 has a power terminal grounded through a series circuit of a resistor 41 and diodes 42 and 43, and a series circuit of resistors 44 and 45 connected in parallel to the series circuit of diodes 42 and 43. ,! resistance 44
The configuration is such that, for example, the reference voltage VD of (2) 7 can always be obtained from the connection points 45 and 45 regardless of fluctuations in the power supply voltage +voo.
さらに50はメータ回路で、トランジスタ17及び25
のコレクタとトランジスタ31のベースの接続点がダイ
オード接続されたトランジスタ51及び52を介し、抵
抗53及びメータ54を介して接地され、抵抗53及び
メータ54と並列に抵抗55が接続されて構成される。Furthermore, 50 is a meter circuit, transistors 17 and 25
The connection point between the collector of the transistor 31 and the base of the transistor 31 is grounded through diode-connected transistors 51 and 52, and a resistor 53 and a meter 54, and a resistor 55 is connected in parallel with the resistor 53 and the meter 54. .
上述のようは、ディジタル−アナログ変換器12のトラ
ンジスタ17のコレクターエミッタには一定の時間経過
する毎に一定値づつ階段状に増加する比較電流■。As mentioned above, the comparison current (2) increases stepwise by a constant value at the collector-emitter of the transistor 17 of the digital-to-analog converter 12 every time a constant time elapses.
が流れ、一方、時間設定回路20のトランジスタ25の
エミッターコレクタには予め設定された時間分に和尚し
た一定の値の基準電流■よが流れる。On the other hand, a reference current of a constant value, which is adjusted for a preset time, flows through the emitter collector of the transistor 25 of the time setting circuit 20.
従って経過時間が設定時間に到達せず比較電流■。Therefore, the elapsed time does not reach the set time and the comparison current ■.
が基準電流■えより小さい間では、その差の■や二I、
−I。While the reference current is smaller than the reference current, the difference between
-I.
なる電流、即ち第3図に示すように一定の時間経過する
毎に一定値づつ階段状に減少する電流がメータ回路に5
0に流れ込み、この電流■やに比例した電流がメータ5
4に流れる。As shown in Figure 3, a current that decreases stepwise by a constant value every time a certain period of time passes is applied to the meter circuit.
0, and a current proportional to this current flows into meter 5.
It flows to 4.
そして電流■M(=1え■o)は設定時間と経過時間の
差の時間即ち残余時間に比夕1ルたものであるから、メ
ータ54に時間目盛が付されることにより、この残余時
間が表示される。Since the current ■M (=1e■o) is compared to the difference between the set time and the elapsed time, that is, the remaining time, by attaching a time scale to the meter 54, this remaining time can be calculated. is displayed.
一方、レベル比較器30のトランジスタ31のベース電
圧■ヤは、第3図に示すように、電流I (=I、−
Io)に応じて一定の時間経過する毎に一定値づつ階段
状に低下するが、経過時間が設定特開に到達しない間は
、メータ回路50のダイオード接続されたトランジスタ
51及び52に電流■ヤが流れていることにより少なく
とも上述の基準電圧■。On the other hand, the base voltage of the transistor 31 of the level comparator 30 is the current I (=I, -
Io), the current decreases stepwise by a constant value every time a certain period of time elapses, but as long as the elapsed time does not reach the set value, the current By flowing, at least the reference voltage mentioned above■.
より大きな電圧となっていて、トランジスタ31がオン
、トランジスタ32がオフである。The voltage is higher, transistor 31 is on, and transistor 32 is off.
そして経過時間が設定時間に到達すると即ち電流■。When the elapsed time reaches the set time, that is, the current ■.
が電流■えに到達すると、メータ回路50のダイオード
接続されたトランジスタ51及び52に電流が全く流れ
なくなるので、ベース電圧vMは急峻に下がってトラン
ジスタ32のベース電圧■。When the current reaches the current ■, no current flows through the diode-connected transistors 51 and 52 of the meter circuit 50, and the base voltage vM drops sharply to the base voltage of the transistor 32 (■).
より低下し、トランジスタ31がオフ、トランジスタ3
2がオンの状態に反転する。becomes lower, transistor 31 is off, transistor 3
2 is reversed to the on state.
トランジスタ32がオンになると、トランジスタ61が
オンとなり、第3図に示すように、そのコレクタ側の抵
抗62及び63の接続点の電位EDがアース電位から正
の電位に上昇し、これによりトリガーパルス形成回路6
4よりトリガーパルスPDが得られ、これがオア回路6
5を通じてフリップフロップ回路66に供給されてこれ
が反転する。When the transistor 32 is turned on, the transistor 61 is turned on, and as shown in FIG. 3, the potential ED at the connection point between the resistors 62 and 63 on its collector side rises from the ground potential to a positive potential, thereby generating a trigger pulse. Formation circuit 6
The trigger pulse PD is obtained from 4, and this is the OR circuit 6.
5 to a flip-flop circuit 66, which is inverted.
従って、例えば、予めスイッチ67が操作されてトリガ
ーパルス形成回路68よりオア回路65を通じてフリッ
プフロップ回路66にトリガーパルスが適宜供給されて
フリップフロップ回路66がリセット状態になっており
、これによりラジオなどの機器69がオフとなっていれ
ば、設定時間に到達してトリガーパルスPDによりフリ
ップフロップ回路66が反転すると、これはセット状態
となって機器69が自動的にオンとなる。Therefore, for example, when the switch 67 is operated in advance, a trigger pulse is appropriately supplied from the trigger pulse forming circuit 68 to the flip-flop circuit 66 through the OR circuit 65, and the flip-flop circuit 66 is in a reset state. If the device 69 is turned off, when the set time is reached and the flip-flop circuit 66 is reversed by the trigger pulse PD, it becomes set and the device 69 is automatically turned on.
また逆に、予めフリップフロップ回路66がセット状態
になっており、機器69がオンとなっていれば、設定時
間に到達してトリガーパルスPDによりフリップフロッ
プ回路66が反転すると、これはリセット状態となって
機器69が自動的にオフとなる。Conversely, if the flip-flop circuit 66 is in the set state in advance and the device 69 is turned on, when the set time is reached and the flip-flop circuit 66 is inverted by the trigger pulse PD, this becomes the reset state. and the device 69 is automatically turned off.
上述の本発明による比較検出装置によれば、設定量に応
じた電流が流れるトランジスタと変化量に応じた電流が
流れるトランジスタの出力側を接続して、その接続点を
一定以上の電流が流れるときにほぼ定電圧を呈する素子
を介して表示用メータに接続したので、表示用メータに
は設定量と変化量の差の残余量に比例した電流が流れ、
残余量を正確に表示することができる。According to the above-mentioned comparison detection device according to the present invention, when a transistor through which a current according to a set amount flows and an output side of a transistor through which a current according to a change amount flows are connected, and a current exceeding a certain level flows through the connection point. Since it is connected to the display meter through an element that exhibits a nearly constant voltage, a current proportional to the residual amount of the difference between the set amount and the amount of change flows through the display meter.
The remaining amount can be displayed accurately.
しかも、この接続点の電圧を一定の基準電圧と比較して
変化量が設定量に到達したか否かを検出するものであり
、設定値に到達したときには接続点の電圧が急峻に低下
するので、これを確実に検出できる。Moreover, the voltage at this connection point is compared with a fixed reference voltage to detect whether the amount of change has reached the set value, and when the voltage at the connection point reaches the set value, the voltage at the connection point will drop sharply. , this can be detected reliably.
なお、ダイオード接続されたトランジスタ51及び52
の代わりにダイオードそのものや適当な定電圧素子が用
いられてもよい。Note that diode-connected transistors 51 and 52
Instead, a diode itself or a suitable constant voltage element may be used.
第1図は本発明による比較検出装置をタイマーに用いた
場合の一例の接続図、第2図及び第3図はその説明のた
めの波形図である。
25は第1のトラジスタ、17は第2のトランジスタ、
30はレベル比較器、40は基準電圧源、54は表示用
メータである。FIG. 1 is a connection diagram of an example when the comparison detection device according to the present invention is used as a timer, and FIGS. 2 and 3 are waveform diagrams for explaining the same. 25 is a first transistor, 17 is a second transistor,
30 is a level comparator, 40 is a reference voltage source, and 54 is a display meter.
Claims (1)
トランジスタと、変化量に応じて大きさが変わる電流が
流れる第2のトランジスタを有し、上記第1及び第2の
トランジスタの出力側が共通に接続され、その接続点が
レベル比較器の一方の入力端に接続されるとともに、一
定収上の電流が流れるときにほぼ定電圧を呈する素子を
介して表示器に接続され、基準電圧源が上記レベル比較
器の他の入力端に接続され、上記表示器には上記基準の
大きさの電流と上記大きさが変わる電流の差の電流が流
れるとともに、上記レベル比較器より上記大きさが変わ
る電流が上記基準の大きさの電流に達するところで一定
の検出信号が発生するよになされた比較検出装置。1 A first transistor through which a current of a reference magnitude according to a set amount flows, and a second transistor through which a current whose magnitude changes according to the amount of change flows, and the output of the first and second transistors The two sides are connected in common, and the connection point is connected to one input end of the level comparator, and is also connected to the display through an element that exhibits a nearly constant voltage when a current of a constant flow flows, and the reference voltage A source is connected to the other input terminal of the level comparator, and a current corresponding to the difference between the current of the reference magnitude and the current whose magnitude changes flows through the display, and the magnitude of the magnitude changes from the level comparator. A comparison and detection device is constructed so that a constant detection signal is generated when a current whose value changes reaches a current of the above-mentioned reference magnitude.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1305376A JPS5839317B2 (en) | 1976-02-09 | 1976-02-09 | comparison detection device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1305376A JPS5839317B2 (en) | 1976-02-09 | 1976-02-09 | comparison detection device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5296580A JPS5296580A (en) | 1977-08-13 |
JPS5839317B2 true JPS5839317B2 (en) | 1983-08-29 |
Family
ID=11822376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1305376A Expired JPS5839317B2 (en) | 1976-02-09 | 1976-02-09 | comparison detection device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5839317B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58162127A (en) * | 1982-03-19 | 1983-09-26 | Sanyo Electric Co Ltd | Timer device |
-
1976
- 1976-02-09 JP JP1305376A patent/JPS5839317B2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5296580A (en) | 1977-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4429236A (en) | Apparatus for generating pulses upon decreases in supply voltage | |
JPH0338689B2 (en) | ||
US4163193A (en) | Battery voltage detecting apparatus for an electronic timepiece | |
US6437575B1 (en) | Low-voltage detecting circuit | |
JPS5839317B2 (en) | comparison detection device | |
US3965743A (en) | Automatic on-off electronic switch | |
JP2012039273A (en) | Double integration ad converter and integration ad converter | |
JPS5857716B2 (en) | timer | |
JP3587714B2 (en) | Displacement detector | |
JPH0142390B2 (en) | ||
US5144309A (en) | Analog-to-digital converter to be used along with a resistive sensor | |
US3466506A (en) | Pulse generator for periodically energizing a timer solenoid | |
US3990008A (en) | Display circuit for battery powered digital meter | |
US3644751A (en) | Digital capacitance meter | |
JPH04357480A (en) | Device for detecting residual capacity of secondary battery | |
KR920009363B1 (en) | Control circuit of battery charge | |
JPS6123838Y2 (en) | ||
JPH0412471Y2 (en) | ||
JPH07202701A (en) | Integration circuit and battery charger using it | |
US3474352A (en) | D.c. to a.c. converter for use with battery driven clocks and the like | |
KR900003070Y1 (en) | Frequency auto detecting circuit | |
JPS6210871Y2 (en) | ||
JPH01289311A (en) | Saw-tooth wave oscillator stage | |
JPS63164709A (en) | Power supply reset circuit | |
JPS6210689Y2 (en) |