JPS5839167A - Transmission speed converting system for facsimile - Google Patents
Transmission speed converting system for facsimileInfo
- Publication number
- JPS5839167A JPS5839167A JP56137443A JP13744381A JPS5839167A JP S5839167 A JPS5839167 A JP S5839167A JP 56137443 A JP56137443 A JP 56137443A JP 13744381 A JP13744381 A JP 13744381A JP S5839167 A JPS5839167 A JP S5839167A
- Authority
- JP
- Japan
- Prior art keywords
- speed
- data
- transmission
- low
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Transmission Control (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
水発明はファクシミリ装置の伝送速度変換方式従来、こ
の種の伝送速度変換方式性伝送速度の異なるファクシオ
リメッセージ前手順信号及び後手順信号と７アクシより
メツセージ信号を同一の伝送速度で送受信するために、
一般電話交換網用ファクシミリ装置のファクタきりメツ
セージ前手順信号及び後手順信号の制御手順を全く変え
て行っていた。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a transmission speed conversion system for facsimile machines. Conventionally, this type of transmission speed conversion system converts facsimile message pre-procedure signals and post-procedure signals with different transmission speeds and 7-axis message signals into one and the same message signal. In order to send and receive at transmission speed,
The control procedures for the pre-procedure signal and post-procedure signal for factor-clearing messages of a facsimile machine for a general telephone exchange network were completely changed.
本発明の目的は一般電話交換網用ファクシミリ装置のフ
ァクシンリメッセージ前手順信号及び後手順信号の制御
手順を変えることなく、高速度１種類の伝送速度で一般
電話交換網用ファクシｓｙ装置のファクシミリメツセー
ジの送受信を行うこ″とができる伝送速度変換方式を提
供することにある。An object of the present invention is to send facsimile messages to a facsimile machine for a general telephone switched network at one high transmission speed without changing the control procedure of facsimile pre-procedure signals and post-procedure signals of a facsimile machine for a general telephone switched network. The object of the present invention is to provide a transmission rate conversion method that can transmit and receive data.
本発明−゛よると一般電話交換網用フアクシミ、り装置
の低速度及び高速度°の２種類のモデムインタフェース
を介しで一つの伝送速度で回路上のデータ転送を行う伝
送速度変換方式（於いて、高速度変換送信データを出力
すると凄はモデムインタフェース信号により制御される
切替断路により、低速度送信データは高速度に変換した
後また高速度送信データは前記切替回路よシそのまま出
力し。According to the present invention, there is provided a transmission speed conversion method (in which data is transferred over a circuit at one transmission speed through two types of modem interfaces, low speed and high speed) of a facsimile machine for a general telephone exchange network. When the high-speed converted transmission data is output, the low-speed transmission data is converted to high-speed data by a switching circuit controlled by the modem interface signal, and the high-speed transmission data is output as is through the switching circuit.
高速度変換受信データはバッファメモリに蓄積するとと
もに受信データが低速度受信データか高速度受信データ
かを検出する検出手段の出力信号により択一的に選択さ
れる低速度受信データと判定されたデータは低速度デー
タに速度変換してモデムインタフェース送信回路より出
力し、高速度送信データと判定されたデータは速度変換
することなくモデムインタフェース送信回路よシ出力す
ることを特徴とするファクタぼり装置の伝送速度変換方
式が得られる。The high-speed converted reception data is stored in a buffer memory, and the data determined to be low-speed reception data is selectively selected by the output signal of a detection means that detects whether the reception data is low-speed reception data or high-speed reception data. Transmission of a factor transmission device characterized in that data is speed-converted to low-speed data and outputted from a modem interface transmission circuit, and data determined to be high-speed transmission data is outputted from the modem interface transmission circuit without speed conversion. A speed conversion method is obtained.
次に本発明の一実施例にクーて図面を参照して説明する
０図は本発明の一実施例のブロック図で６Ｌ１は低速度
送信要求端子、２ｆｉ低速度送信町端子、３は低速度送
信データ端子、４は低速度受信データ端子％ ５は低速
度・データチャンネル受信キャリア検出端子、６は高速
度送信要求端子、７は高速度送信可端子、８は高速度送
信データ端子％９は高速度受信データ端子、１０は高速
度データチャ／ネル受信キャリア検出端子、１１は高速
度変換送信が一夕端子、１２は高速度変換受信データ端
子’、１３．１３’ はモデムインタフェース受信回
路、１４はモデムインタフェース送信回路、１５．１５
’ はバッファメモリ、１６はモデムインタフェース
信号により制御される切替回路、１７は高速度データ検
出回路、１８．１８’ｌｊゲ一ト回路、１９はインバー
タ回路である。Next, an embodiment of the present invention will be explained with reference to the drawings. Figure 0 is a block diagram of an embodiment of the present invention. 6L1 is a low-speed transmission request terminal, 2fi is a low-speed transmission terminal, and 3 is a low-speed transmission terminal. Transmission data terminal, 4 is low-speed reception data terminal %5 is low-speed/data channel reception carrier detection terminal, 6 is high-speed transmission request terminal, 7 is high-speed transmission enable terminal, 8 is high-speed transmission data terminal %9 is High-speed reception data terminal, 10 is a high-speed data channel/channel reception carrier detection terminal, 11 is a high-speed conversion transmission overnight terminal, 12 is a high-speed conversion reception data terminal', 13.13' is a modem interface reception circuit, 14 is a modem interface transmission circuit, 15.15
' is a buffer memory, 16 is a switching circuit controlled by a modem interface signal, 17 is a high-speed data detection circuit, 18, 18' lj gate circuit, and 19 is an inverter circuit.
低速度送信要求端子１から低速度送信を要求する低速度
送信要求信号がオンすると、低速度送信要求端子ｌは低
速度送信データが有効であることを示す低速度送信町端
子２に接続されておシ、モデムインタフェース回路の一
部であるモデムインタフェース受信回路１３を介してバ
ッファメモリ１５ｖｃ蓄橿され、速度変換を受は切替回
路１６より端子１１に１男される。高速度送信要求端子
６から高速度送信１−要求する高速度送信要求信号がオ
ンすると、高速度送信要求端子６は高速度送信データが
有効であることを示す高速度送信可端子７に接続されて
おり、モデムインタフェース受信回路１３” より切替
回路１６を介して高速度変換送信データ端子１１に出力
される。When the low-speed transmission request signal that requests low-speed transmission is turned on from the low-speed transmission request terminal 1, the low-speed transmission request terminal 1 is connected to the low-speed transmission terminal 2 that indicates that the low-speed transmission data is valid. The buffer memory 15vc is stored through the modem interface receiving circuit 13 which is a part of the modem interface circuit, and the speed conversion is sent to the terminal 11 from the switching circuit 16. When the high-speed transmission request signal from the high-speed transmission request terminal 6 to high-speed transmission 1-request is turned on, the high-speed transmission request terminal 6 is connected to the high-speed transmission enable terminal 7, which indicates that the high-speed transmission data is valid. The data is output from the modem interface receiving circuit 13'' to the high-speed conversion transmission data terminal 11 via the switching circuit 16.
高速度変換受信データ端子１２に入力する高速度に変換
された受信データは、高速度データ検出回路１７に入力
する。高速度データ検出回路１７の出力紘バッファメモ
リ１５’に入力すると同時にゲート回路１８にも入力し
、高速度変換送信デーえが低速度受信データであれがバ
ッファメモリ１５” から続出される低速度受信デー
タはゲート回路１８１ｔ−介してモデムインタフェース
回路の他の一部分である モデムインタフェース送信回
路１４より低速度受信データ端子４に出力する。The high-speed converted reception data input to the high-speed converted reception data terminal 12 is input to the high-speed data detection circuit 17 . The output of the high-speed data detection circuit 17 is input to the buffer memory 15' and at the same time is input to the gate circuit 18, so that if high-speed conversion transmission data is low-speed reception data, it is output from the buffer memory 15'' one after another. The data is output from the modem interface transmission circuit 14, which is another part of the modem interface circuit, to the low-speed reception data terminal 4 via the gate circuit 181t.
高速度変換受信データが高速度受信データであれば高速
度受信データはゲート回路１８を介してモデムインタフ
ェース送信回路Ｉ１４よｐ高速度受信データ端子９に出
力する。If the high-speed converted reception data is high-speed reception data, the high-speed reception data is outputted from the modem interface transmission circuit I14 to the high-speed reception data terminal 9 via the gate circuit 18.
すなわち低速度送信データは高速度に変換され高速度に
変換されて受信するデータは低速度に変換されて゛送受
信で龜るように構成されて−る。That is, low-speed transmission data is converted to high-speed data, and received data is converted to low-speed data to speed up transmission and reception.
次に本実施例の動作にクーで説明する。低速度送信要求
端子ｌは低速度送信町端子２に接続され、ており、低速
度送信データが有効であることを示す低速度送信データ
号がオフすると、低速度送信データ端子３から入力され
る低速度送信データはバッファメモリ１５に蓄積される
。低速度送信要求信号がオフするとバッファメモリ１５
に蓄積された低速度送信データは高速度で続出され、切
替回路１６を介して高速度変換送信データ端子１１に出
力される。低速度送信要求信号と高速度送信要求信号が
同時にオンすること鉱なく、高速度送信要求端子６は高
速度送信データが有効であることを示す高速度送信可端
子７に接続されてお９％高速度送信要求信号がオフする
と切替回路１６は高速度送信データ端子８から入力され
る高速度送信データが高速度変換送信データ端子１１４
出力されるように切替わる。高速度送信要求信号がオフ
すると切替回路１６は低速度送信データ側に切替えられ
る。Next, the operation of this embodiment will be explained in detail. The low-speed transmission request terminal 1 is connected to the low-speed transmission terminal 2, and when the low-speed transmission data signal indicating that the low-speed transmission data is valid is turned off, it is input from the low-speed transmission data terminal 3. Low-speed transmission data is stored in buffer memory 15. When the low-speed transmission request signal turns off, the buffer memory 15
The low-speed transmission data accumulated in is successively outputted at high speed and output to the high-speed conversion transmission data terminal 11 via the switching circuit 16. It is unlikely that the low-speed transmission request signal and the high-speed transmission request signal are turned on at the same time, and the high-speed transmission request terminal 6 is connected to the high-speed transmission enable terminal 7, which indicates that the high-speed transmission data is valid. When the high-speed transmission request signal is turned off, the switching circuit 16 converts the high-speed transmission data input from the high-speed transmission data terminal 8 to the high-speed transmission data terminal 114.
Switch to output. When the high-speed transmission request signal is turned off, the switching circuit 16 is switched to the low-speed transmission data side.
高速度変換受信データ端子１２から高速度に変換された
受信データが人力されると、高速度データ検出回路１７
Ｖｃよｐ高速度受信データかどうかの検出を行うと同時
に、バッファメモリ１５’ に蓄積し、高速度受信デー
タと検出されなければゲート回路１８は閉じて一方イン
バータ１９を介してゲート回路１８’ を開き、低速
度受信データが有効であることを示す低速度データチャ
ンネル受信キャリア検出端子５をオンさせ、バッファメ
モリ１５′に蓄積された受信データを低速度で絖出し低
速度受信データ端子４に出力する。高速度変換受信デー
タ端子１２より人力された受信データが高速度データ検
出回路１７ｖｃよシ高速度受信デ有効であることを示、
す高速度データチャンネル受信キャリア検出端子１０ｔ
−オンさせ、高速度受信データ端子９ｉＣ出力する。When the received data converted to high speed is manually input from the high speed converted reception data terminal 12, the high speed data detection circuit 17
At the same time, it is detected whether or not it is high-speed reception data, and the data is stored in the buffer memory 15'. If it is not detected as high-speed reception data, the gate circuit 18 is closed and the gate circuit 18' is When opened, the low-speed data channel reception carrier detection terminal 5, which indicates that the low-speed reception data is valid, is turned on, and the reception data stored in the buffer memory 15' is output at low speed and output to the low-speed reception data terminal 4. do. Indicates that the received data manually input from the high-speed conversion reception data terminal 12 is valid for high-speed reception by the high-speed data detection circuit 17vc,
High speed data channel reception carrier detection terminal 10t
- Turn on and output high-speed reception data terminal 9iC.
本実施例では、低速度送信データを高速度に変換するた
めに、−メパッ７アメモリに蓄積した後、高速度で読出
している。この場合、バッファメモリ１５および１５’
は、速度切替えを行う一回のデータ転送処８１ｔ−行
うのに充分なメモリ容量をもつものとする。一方、バッ
ファメモリを設けずにモデムインタフ巽−スの送信信号
エレメントタイ建ングの続出しクロックを変えて低速度
送信データをいきなシ高速度で入力し、高速度送信デー
タとオアをとりで高速度変換送信データとして出力する
こともできる。In this embodiment, in order to convert low-speed transmission data to high-speed data, the data is stored in the memory and then read out at high speed. In this case, buffer memories 15 and 15'
It is assumed that the memory capacity is sufficient to perform one data transfer process 81t for speed switching. On the other hand, without providing a buffer memory, it is possible to input low-speed transmission data suddenly at high speed by changing the successive clocks of the transmission signal element tie construction of the modem interface, and then perform an OR with high-speed transmission data. It can also be output as high-speed conversion transmission data.
本発明は低速度送信データは高速度に変換して出力し、
高速度に変換された受信データ′は高速度データ検出回
路により低速度受信データ又は高速度受信データに弁別
するようにした構成から一般電話交換網用ファクシ建す
装置の制御手順を変えることなく伝送速度の変換をする
ことができる。The present invention converts low speed transmission data to high speed and outputs it,
Received data converted to high speed is transmitted without changing the control procedure of the facsimile machine for the general telephone exchange network, using a configuration in which a high speed data detection circuit distinguishes the received data into low speed received data or high speed received data. Speed conversion is possible.
を図は本発明の一実施例を示すブロック図である。
１・・・・・・低速度送信要求端子、２・・・・・・低
速度受信データ％ ３・・・・・・低速度送信データ端
子、４・・・・・・低速度受信データ端子、５・・・・
・・低速度データチャンネル受信キャリア検出端子、６
・・・・・・高速度送信データ子、７・・・・・・高速
度送信可端子、訃・・・・・高速度送信データ端子、９
・・・・・・高速度受信データ端子。
１０・・・・・・高速度データチャ／ネル受信キャリア
検出端子、１１・・・・・・高速度変換送信データ端子
。
１２・・・・・・高速度変換受信データ端子、１３．１
３’・・・・・・モデムインタフェース受信回路、１４
・・・・・・モデムイノタフエース送信回路、１５．１
５’ ・・・・・・バッファメモリ、１６・・・・・
・切替回路、１７・・・・・・高速度データ検出回路、
１８．１８’ ・・・・・・ゲート回路、１９・・・
・・・インバータ回路。FIG. 1 is a block diagram showing an embodiment of the present invention. 1...Low speed transmission request terminal, 2...Low speed reception data% 3...Low speed transmission data terminal, 4...Low speed reception data terminal , 5...
・Low speed data channel reception carrier detection terminal, 6
...High-speed transmission data terminal, 7...High-speed transmission enabled terminal, ...High-speed transmission data terminal, 9
...High-speed reception data terminal. 10... High speed data channel/channel reception carrier detection terminal, 11... High speed conversion transmission data terminal. 12...High speed conversion reception data terminal, 13.1
3'...modem interface receiving circuit, 14
...Modem Innotaface transmission circuit, 15.1
5'...Buffer memory, 16...
・Switching circuit, 17... High-speed data detection circuit,
18.18'...Gate circuit, 19...
...Inverter circuit.
Claims (1)
の２１１類のそデムインタフエースを介して一つの伝送
速度で回線上のデータ転送を行う伝送速度変換方式にお
いて、高速度変換送信データを出゛力するときはモデム
インタフェース信号によ多制御される切替回路により、
低速度送信データ轢高速度に変換した後、また高速度送
信データは前記切替回路よりそのまま出力し、高速度変
換受信データはバッファメモリに蓄積するとともに、受
信データが低速度受信データか高速度受信データかを検
出する検出手段の出力信号によシ択−的に選択される低
速度送信データと判定されたデータは低速度データに速
度変換してモデムインタフェース送信回路より出力し、
高速度受信データと判定されたデータは速度変Ｉ換する
ことなくモデムインタフェース送信回路よ多出力するこ
とを特徴とするファクシミリ装置伝送速度変換方式。In a transmission speed conversion method that transfers data on a line at one transmission speed through low-speed and high-speed Class 211 transmission interfaces of a facsimile machine for a general telephone exchange network, high-speed converted transmission data is When outputting, the switching circuit is controlled by the modem interface signal.
After converting the low speed transmission data to high speed, the high speed transmission data is output as is from the switching circuit, and the high speed converted reception data is stored in the buffer memory, and whether the reception data is low speed reception data or high speed reception data is output as is. The data determined to be low-speed transmission data, which is selectively selected by the output signal of the detection means for detecting data, is speed-converted to low-speed data and output from the modem interface transmission circuit;
A facsimile device transmission speed conversion method characterized in that data determined to be high speed reception data is output multiple times from a modem interface transmission circuit without speed conversion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56137443A JPS5839167A (en) | 1981-09-01 | 1981-09-01 | Transmission speed converting system for facsimile |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56137443A JPS5839167A (en) | 1981-09-01 | 1981-09-01 | Transmission speed converting system for facsimile |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5839167A true JPS5839167A (en) | 1983-03-07 |
Family
ID=15198738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56137443A Pending JPS5839167A (en) | 1981-09-01 | 1981-09-01 | Transmission speed converting system for facsimile |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5839167A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0461859A2 (en) * | 1990-06-11 | 1991-12-18 | Matsushita Graphic Communication Systems, Inc. | Facsimile terminal equipment |
| EP0944212A2 (en) * | 1998-03-13 | 1999-09-22 | Matsushita Graphic Communication Systems, Inc. | Communication speed switching device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50154011A (en) * | 1974-05-31 | 1975-12-11 | ||
| JPS55150666A (en) * | 1979-05-11 | 1980-11-22 | Nec Corp | Modem control system in facsimile unit |
| JPS5671371A (en) * | 1979-11-14 | 1981-06-13 | Toshiba Corp | Recording and control system of video signal |
-
1981
- 1981-09-01 JP JP56137443A patent/JPS5839167A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50154011A (en) * | 1974-05-31 | 1975-12-11 | ||
| JPS55150666A (en) * | 1979-05-11 | 1980-11-22 | Nec Corp | Modem control system in facsimile unit |
| JPS5671371A (en) * | 1979-11-14 | 1981-06-13 | Toshiba Corp | Recording and control system of video signal |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0461859A2 (en) * | 1990-06-11 | 1991-12-18 | Matsushita Graphic Communication Systems, Inc. | Facsimile terminal equipment |
| US5477340A (en) * | 1990-06-11 | 1995-12-19 | Fujitsu Limited | Facsimile terminal equipment having communication speed switch |
| EP0944212A2 (en) * | 1998-03-13 | 1999-09-22 | Matsushita Graphic Communication Systems, Inc. | Communication speed switching device |
| US6490056B1 (en) | 1998-03-13 | 2002-12-03 | Matsushita Graphic Communication Systems, Inc. | Communication speed switching device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0821013B2 (en) | Direct memory access order competition control method | |
| JPS5851457B2 (en) | Time division multiplex transmission equipment | |
| JPS5839167A (en) | Transmission speed converting system for facsimile | |
| US4751698A (en) | Serial link adapter for a communication controller | |
| JPS6113662B2 (en) | ||
| JPS6023535B2 (en) | Facsimile broadcast communication method | |
| KR0146149B1 (en) | Two line data voice telephone system | |
| JPH0746991Y2 (en) | Communication controller | |
| KR0145938B1 (en) | Apparatus for interfacing between the digital switching and the terminal | |
| JPH07131504A (en) | Data transfer device | |
| KR100350465B1 (en) | Apparatus and method for synchronizing serial lines using fifo memory | |
| KR0169626B1 (en) | Real data detecting apparatus of asynchronous data receiving apparatus | |
| JP2884894B2 (en) | ATM terminal equipment | |
| JPS589620B2 (en) | Peer communication system | |
| WO1997039596A1 (en) | Adapter for data transmission between a mobile telephone and a data terminal | |
| KR100262263B1 (en) | Bus operational method of full electronic telephone exchange processor and device | |
| JP2949118B1 (en) | Encoder data output method for bus communication type encoder device | |
| JPS6159577B2 (en) | ||
| JPS62278843A (en) | Protocol converter | |
| JPS5935223B2 (en) | Polarity reversal control method for communication control equipment | |
| JPS6284358A (en) | Input-output device controlling system | |
| JPS6123901B2 (en) | ||
| JPS6285529A (en) | Transmission and reception equipment for ring-shaped local area network node | |
| JPS6166440A (en) | Communication control system | |
| JPH08167888A (en) | Serial transmission device and method |