JPS5838940B2 - ホウシヤカンチソウチ - Google Patents

ホウシヤカンチソウチ

Info

Publication number
JPS5838940B2
JPS5838940B2 JP50016968A JP1696875A JPS5838940B2 JP S5838940 B2 JPS5838940 B2 JP S5838940B2 JP 50016968 A JP50016968 A JP 50016968A JP 1696875 A JP1696875 A JP 1696875A JP S5838940 B2 JPS5838940 B2 JP S5838940B2
Authority
JP
Japan
Prior art keywords
substrate
voltage
column
pulse
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50016968A
Other languages
English (en)
Other versions
JPS50115990A (ja
Inventor
アーネスト エンゲラー ウイリアム
ジヨンソン チーマン ジエローム
ウイリアム アイケルバーガー チヤールズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS50115990A publication Critical patent/JPS50115990A/ja
Publication of JPS5838940B2 publication Critical patent/JPS5838940B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • H01L27/14862CID imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Measurement Of Radiation (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

【発明の詳細な説明】 この発明は一般に放射を感知し、この放射に従って電気
信号を発生する装置並びに回路を含む装置に関する。
特にこの発明は、電磁放射束によって発生された電荷を
感知して貯蔵し、貯蔵された電荷を電気的に読出すこの
ような装置に関する。
この発明は昭和48年特許願第68833号に記載され
る発明の改良に関する。
前掲特許願に記載される放射感知装置は一方の導電型の
半導体材料の基体を持ち、複数個の貯蔵箇所が複数個の
行及び列に分けて配置され、放射によって発生された少
数担体をその中に貯蔵する。
各々の貯蔵箇所が行の向きの導体−絶縁体−半導体容量
性セルと、密に結合された列の向きの導体−絶縁体−半
導体容量性セルとを含む。
1行の貯蔵箇所に属する各々の行の向きの導電部材又は
板が夫々の行導体線に接続される。
1列の貯蔵箇所に属する各々の列の向きの導電部材又は
板が夫々の列導体線に接続される。
基体を大地又は基準電位点に周期的に接続し且つそれか
ら遮断するスイッチング手段を設ける。
行及び列導体線を基準電位点の電位に対して予定の電位
に受電し、第1及び第2の導電板の下にある基体内に空
乏領域を設定する手段を設けると共に、隣合った第1及
び第2の導電板の下にある空乏領域を結合する。
行線の電位を変えて、行の向きの貯蔵セルに貯蔵されて
いる電荷を列の向きの貯蔵セルに流れ込ませることによ
・す、1行の貯蔵箇所に貯蔵された電荷が選択的に読出
される。
各々の列線の電位を順次変えて、その中に貯蔵された担
体を順次基体に注入すると同時に、毎回の担体の注入の
間、基体を大地又は基準電位から遮断することによ0、
列の向きのセルに貯蔵された電荷を読出す。
この毎回の注入により、基体の回路に夫々の電流が流れ
、これを積分静電容量の両端で感知する。
この静電容量は、導体線並びにそれに接続された導電部
材の基体に対する固有の静電容量を含む。
積分静電容量に発生された電圧の変化を周期的に標本化
して、標本の振幅の変化に応じて時間的に変化する電気
出力を発生する手段を設ける。
配列内にある貯蔵箇所の数が増加すると、大地又は基準
電位点に対する基体の固有の静電容量の合計も増加し、
この為静電容量の両端に発生される信号電圧が減少する
この結果、多数の対の貯蔵セルを持つ配列では、信号レ
ベルが非常に低くなることがある。
更に、選ばれた貯蔵箇所以外の、導体−絶縁体−半導体
容量性セルから光子によって発生された電流が、スイッ
チング手段によって側路されていない時の積分静電容量
を通過すると、光子によって発生された合計の電流は、
選ばれた貯蔵箇所からの電流をこえ、その為所望の信号
をマスクすることがある。
注入電流が、読出す箇所以外の箇所で光子によって発生
された電子−正孔の対によって流れる光子によって発生
された電流をこえる時でも、このように光子によって発
生された電流は信号電流に雑音を持込み、この為積分静
電容量の両端に現われる電圧に雑音を持込む。
基体を周期的に大地又は基準電位から遮断する前述のよ
うな配列では、配列を動作させる為に配列と同じ基体上
に設けられた回路を隔離して、外米雑音が感知された信
号に入り込むのを避けなければならない。
更に、注入電荷が基体を通して読出されるような装置で
は、一度に配列の単一の装置しか読出すことが出来ず、
その結果配列の規模並びに動作速度が制限される。
この発明は前述の種類の放射応答装置に於ける前述の問
題を克服することを目的とする。
従って、この発明の目的は、改良された表面電荷貯蔵装
置並びにこの装置を動作させる方法を提供することであ
る。
この発明の1面では、所望の結果を達成する為、放射感
知装置が一方の導電型であって主面を持つ半導体材料の
基体と、前記主面に隣接して基体の一部分の領域に絶縁
されて重なる導電部材とを含む。
電圧手段を導電部材と基体との間の回路に接続し、導電
部材と基体との間に、前記一部分から多数電荷担体を空
乏させるような成る値の電圧を加える。
基体を放射に対して露出させ、前記一部分で発生された
少数担体がその中に貯蔵されるようにする手段を設け、
更に、前記電圧を成る期間の量刑の値に下げ、その後略
前記成る値の電圧を再び設定する手段を設ける。
最後に、導電部材と基体との間に、前記一部分に貯蔵さ
れた電荷を前記一部分から追い出し、当該回路手段に電
流を流れさせるように回路手段を接続する。
この回路手段は、流れる電流の積分である信号を発生す
る手段を含む。
この発明の第2の面では、一方の導電型であって主面を
持つ半導体材料の基体と、各々前記主面に絶縁されて重
なり且つ基体と第1の導体−絶縁体−半導体コンデンサ
を形成する複数個の第1の導電板と、各々夫々の第1の
導電板に隣接して行及び列から成るマトリクスに配置さ
れた複数個の対の板を形成すると共に、夫々前記主面に
絶縁されて重なって、各々が夫々の第1の導体−絶縁体
−半導体コンデンサに結合された第2の導体−絶縁体−
半導体コンデンサを基体と形成する複数個の第2の導電
板と、各々の列にある第2の導電板を夫々の列導体線に
接続するようにした複数個の列導体線と、各々の行にあ
る第1の導電板を夫々の行導体線に接続するようにした
複数個の行導体線とを設ける。
行導体線と基体との間に、その下にある基体の夫々の第
1の部分から多数電荷担体を空乏させる第1の電圧を加
える第1の電圧手段を設ける。
列導体線と基体との間の回路に第2の電圧手段を接続し
、列導体線と基体との間に、その下にある基体の夫々の
第2の部分から多数電荷担体を空乏させる第2の電圧を
加える。
基体は第2の電圧手段に対し一定の電位に保たれる。
基体を放射に対して露出させて、基体の第1及び第2の
部分に電荷が貯蔵されるようにする手段を設ける。
夫々の第1の期間の間、各々の行導体線に加わる第1の
電圧を順次下げ且つ再び設定する第1の手段を設けると
共に、第1の期間より短い夫々の第2の期間の間、各々
の列導体線に加わる第2の電圧を順次下げ且つ再び設定
する第2の手段を設ける。
各々の第2の期間は第1の期間の中に含まれている。
最後に、夫々の第2の期間の間、順次者々の列導体線と
基体との間に回路手段を接続し、各々の第2の半導体コ
ンデンサに貯蔵されている電荷が夫々の第2のコンデン
サから順次追い出され、夫々の電流が回路手段に流れる
ようにする。
この回路手段は、各々が夫々の電流の積分を表わす相次
ぐ出力を発生する手段を含む。
この発明の第3の面では、一方の導電型であって主面を
持つ半導体材料の基体と、各々前記主面に絶縁されて重
なって、基体と第1の導体−絶縁体−半導体コンデンサ
を形成する複数個の第1の導電板と、各々夫々の第1の
導電板に隣接して行及び列から成るマトリクスに配置さ
れた複数個の対の板を形成すると共に、前記主面に絶縁
されて重なって、夫々の第1の導体−絶縁体−半導体コ
ンデンサに各々結合された第2の導体−絶縁体−半導体
コンデンサを基体と形成する複数個の第2の導電板と、
連続的な番号を持つ複数個の組に配置されていて、各組
が連続的な番号を持つ線を同じ数だけ持つ複数個の列導
体線と、組の数と同数の連続的な番号を持つ複数個の端
子と、複数個の行導体線とを設ける。
各々の列にある第2の導電板が夫夫の列導体線に接続さ
れ、各々の列導体線が夫々の列スイッチを介して対応す
る番号の端子に接続され、各々の行にある第1の導電板
が夫々の行導体線に接続される。
列導体線と基体との間に、その下にある基体の夫々の第
1の部分から多数電荷担体を空乏させる第1の電圧を加
える第1の電圧手段を設ける。
各組の列導体線と基体との間の回路に第2の電圧手段を
接続し、列導体線と基体との間に、その下にある基体の
夫々の第2の部分から多数電荷担体を空乏させる第2の
電圧を加える。
基体は第2の電圧手段に対し一定の電位に保たれる。
基体を放射に対して露出させ、基体の第1及び第2の部
分に電荷が貯蔵されるようにする手段を設ける。
夫々の第1の期間の間、各々の行導体線にかXる第1の
電圧を順次下げ且つ再び設定する第1の手段を設ける。
夫々の第2の期間の間、各組の列スイッチを作動し、各
組の列導体線が順次端子に接続されるようにする手段を
設ける。
夫夫の端子と第2の電圧手段との間に複数個の回路手段
を夫々接続する。
第2の期間の間、前記端子にか\る第2の電圧を下げ且
つ再び設定する第2の手段を設ける。
こうすることにより、各組の第2の半導体コンデンサに
貯蔵された電荷が同時に夫々の第2のコンデンサから追
い出され、各々の回路手段に同時に電流が流れる。
各々の回路手段は各々の電流を時間について積分する手
段を含み、逐次的に発生する電圧レベルの出力を発生す
る。
こうして−組にある線の数と同数の複数個の同時的なビ
デオ信号が得られる。
ビデオ信号を多重化して複合ビデオ信号にすることが出
来る。
各組の第1の線に関連した装置を第1の色の放射を感知
するようにすると共に、各組の第2の線に関連した装置
を第2の色の放射を感知すると云う風にすることにより
、複数個の同時的なカラー信号を得ることが出来る。
この発明は以下図面について説明する所から、最もよく
理解されよう。
次に2次元の配列で動作するのに特に適した互いに結合
された1対の感知セルを示す第1A図、第1B図、第1
C図及び第1D図について説明する。
第1A図に示す装置10は、N型の導電型を持つ半導体
材料の基体11と、基体の主面13に重なる絶縁部材1
2と、絶縁部材に重なる1対の導電部材又は板14,1
5とを含む。
板14及び15は密な間隔であり、これらの板の間の空
間の下にある基体にP型の導電型の領域20を設け、板
の下にある基体内の表面電荷を転送することが出来るよ
うにしている。
この代りに、前掲特許願に記載するような別の手段を設
けて、基体内の表面電荷を板の間で結合することが出来
る。
基体11が大地又は一定の基準電位点に接続される。
板14は、放射感知装置の行及び列から成る配列の行導
体線に接続されるようになっている。
板15は配列の列導体線16に接続されるようになって
いる。
1対の電極又は端子1B、19を持つ積分静電容量17
を設ける。
電極18が列導体線16に接続され、電極19が列線駆
動器24の一方の端子に接続される。
この駆動器の他方の端子が大地に接続される。
コンデンサの電極18゜19の間に出力が得られる。
基体に対し適正な極性を持ち、且つ例えば第1A図に示
した−15ボルトのような適当な大きさを持つ電圧を板
14,15に印加すると、1対の空乏領域21,22が
形成され、これらがやはり関連した空乏領域23を持つ
導電度の高いP型領域20によって一緒に接続される。
この為、板14.15のいづれかの下にある一方の空乏
領域に貯蔵された電荷が、P型の導電型を持つ領域20
を介して他方の空乏領域へ容易に流れることが出来る。
空乏領域に入った放射束により少数担体が発生され、こ
れが空乏領域の表面に貯蔵される。
第1B図は、板14の電圧をゼロにしてその空乏領域2
1を消滅させ、その中に貯蔵されていた電荷を板15の
下にある空乏領域22へ流れさせ即ち転送させた時の装
置の状態を示す。
空乏領域22に貯蔵されていた電荷を読出す為即ち感知
する為、リセット・スイッチ25を開き、列線駆動器2
4によって、板15の電圧をゼロのような適当な値まで
大きさを減少する。
この作用により、空乏領域22に貯蔵されていた担体が
基体に注入され、第1C図に示すように板15に電流が
流れる(板から電子が流れる)。
板15の電位が負の値からゼロに上昇すると、表面反転
層に電荷を保持していた電界が低下し、反転層に貯蔵さ
れていた少数担体が基体に注入される。
第1C図では、正の電荷が基体11の全体にわたって分
布することにより、少数担体の注入を表わしている。
この注入により、中和用の負の電荷が基体に流れ込む。
即ち普通の電流が基体から板15へ流れる。
板15に対する電流の流れにより、積分コンデンサ17
が注入された電荷に応じた値に充電される。
基体に注入された少数担体は最終的にはその中で拡散し
又は再結合する。
別の動作サイクルの為に空乏領域を再び設定するには、
領域22からこのような少数担体が消滅するのを待たな
ければならない。
そうしないと、領域22に空乏状態が再び設定された時
、貯蔵されていた電荷が再び集り又は回収されることに
なる。
注入された少数担体が領域22から消滅した後且つリセ
ット・スイッチ25を閉じる前に、第1D図に示するよ
うに、板15の電位を初めの値に戻す。
板15に流れ込む電流が板15から流れ出る電流から差
し引かれ、その結果、コンデンサ17の両端には、装置
から取出された貯蔵電荷に対応する正味の電圧が得られ
る。
装置の相次ぐ動作サイクルで積分コンデンサー7に生ず
る電圧の標本をとり、相次ぐ動作サイクル中に装置に入
射する放射の積分値を表わすビデオ信号を発生すること
が出来る。
第2A図、第2B図及び第2C図には、装置のセルに於
ける電荷貯蔵の相異なる2種類の状態、即ち一方は放射
によって発生させる電荷が貯蔵されていない状態、並び
に他方は放射に応答して電荷が貯蔵されている状態に対
し、第1A図乃至第1D図に示した装置に対する列の向
きの板の駆動電圧V 、読出し電流及び積分コンデンサ
の電圧を共通の時間軸に対して示したグラフが描かれて
いる。
行の向きの板の電圧V はゼロに下げたと1仮定する。
第2A図は相異なる動作サイクルに、板15に駆動器2
4から駆動電圧の同一のパルス31.32が印加される
ことを示している。
第2B図は、このパルスが印加されたことに応答して、
板15と基体との間の外部回路に流れる電流を示してい
る。
第2C図は、第2B図に示した電流の流れによってコン
デンサー7の両端に発生する電圧を示している。
第2C図は、リセット・スイッチ25が開いている期間
並びにそれが閉じている期間をも示している。
第2B図に示す最初の1対の電流パルス33,34は、
全く放射を受取らず、その為、装置10の列の向きのセ
ルに伺等電荷が貯蔵されていない状態を表わす。
電圧が一15ボルトのレベルから大地レベルへ変化する
際、空乏領域22を設定する為に使われた電荷が板15
から流れ出し、正の向きのパルス33となって現われる
読出し期間の後、板の電圧が一15ボルトのレベルに戻
され、電流パルス34によって表わされる電荷の流れを
生じ、板15の下に最初の空乏領域を設定する。
これは電流パルス33に等しい。
従って、コンデンサの両端には、振幅の点を別にすれば
、パルス31と実質的に同じ形の電圧パルス35が発生
される。
第2C図に示すように、積分動作の終りに於ける正味の
電圧出力はゼロである。
次に、列の向きのセルにパルス32が印加されたことに
応答して発生されるパルス37及び38について考える
大きい振幅を持つ正のパルス37は、放射に応答して空
乏領域22に貯蔵された電荷並びに空乏領域を設定する
為にこの板に流れ込んだ若干の電荷を表わす。
振幅が小さい負のパルス38は、初期の空乏領域を設定
する為に板に流れ込んだ電流を表わす。
コンデンサ17でパルス37及び38が積分されること
により、図示の形のパルス40が得られる。
最初、コンデンサ17の両端の電圧は、最初の電流パル
ス37の為、大きな振幅又はレベル41まで上昇し、2
番目の電流パルス38が発生された時、コンデンサの電
圧が第2のレベル42に下がる。
この第2のレベルを便宜上パルスのバックポーチと呼ぶ
第2のレベル42は、領域22の反転層に貯蔵された電
荷に対応する電圧を表わす。
標本化期間の間、即ち感知装置の各動作サイクルに於け
る第2C図の電圧パルスが発生している間、リセット・
スイッチ25が開いていて、入射する放射に応答して装
置内で電荷が貯蔵されるサイクルの残りの部分の間は、
閉じたまSになっていることに注意されたい。
回路に接続された装置の相次ぐ動作サイクルで、パルス
40のような相次ぐ電圧パルスが発生され、そのバック
ポーチ・レベル42が貯蔵期間中に装置に入射した放射
に従って変化する。
相次ぐ電圧パルスのバックポーチ・レベルを標本化すれ
ば、装置に入射する放射の変動を時間の関数として表わ
す信号が得られる。
この発明を実施した第7図の放射感知装置について説明
する前に、この装置に使われる放射感知配列を説明する
特定の技術を用いて作られた特定の形の配列を図示し且
つ説明するが、この装置に使う配列が他の形であっても
よいこと、並びに表面電荷転送装置に対して普通債われ
る技術を用いてこの装置を作ることが出来ることは云う
迄もない。
第3図、第4図、第5図及び第6図には、第1A図乃至
第第1D図について説明した装置10のような放射感知
装置51を4つの行及び4つの列に配置した像感知配列
50が示されている。
この配列は4本の行導体線を含む。
その各々が夫夫の行の装置の行の向きの板を接続し、上
から下へ夫々X1.X2.X3.X4と記されている。
配列は4本の列導体線をも含み、その各々が夫々の列の
装置の列の向きの板を接続し、左から右に夫々¥1.Y
2.¥3.Y4と記されている。
各線に対する導電接続は、各々の線の端に設けられた導
電ランド叉は接触片52を介して行なわれる。
第3図では、行導体線が列導体線と交差するように見え
るが、第4図、第5図及び第6図から容易に明らかなよ
うに、行導体線は透明硝子層54によって列導体線から
絶縁されている。
第3図では、見易くする為、硝子層54の下にある構造
の輪郭を実線で示しである。
配列がN型の導電型を持つ半導体材料の基体又はウェー
ハ55を含み、その上に基体55の主面と接触する絶縁
層56が設けられている。
絶縁層には、夫々の装置51に対して1つずつ、複数個
の深い凹部57が設けられる。
この為、絶縁層56は、凹部の底にある複数個の薄い部
分59を取巻く厚い部分又は畝部分58を有する。
各々の凹部の底に矩形の輪郭を持つ略同−の1対の導電
板又は導電部材61,62がある。
板61が行の向きの板と呼ばれ、板62が列の向きの板
と呼ばれる。
装置51の板61及び62は行の向きに沿って互いに密
な間隔であり、隣合った縁が略平行である。
配列の左側部分から右側部分へ順に見て行くと、行の向
きの板61が列の向きの板62と横方向に交互の位置に
ある。
この為、1行の対の隣合った装置の行の向きの板61が
互いに隣接し、板61の形成部と一体に形成された導体
63によって一緒に接続される。
この配置では、1対の行の向きの板を接続する導体63
に対し、行導体線から前述の硝子層54内の孔69を通
って単一の接続部64が接続される。
列の向きの導体線には列の向きの板62の形成部が一体
に形成されている。
各々の装置51の板61及び62の間の空間の下にある
基体55の表面近くの部分には、第1A図のP型の導電
型を持つ領域20に対応するP型の導電型の領域66が
設けられる。
基体内の領域67もP型の導電型であって、P型頭域6
6を形成するのと同時に、それを形成する為の拡散方法
に従って形成され、この時板61及び62が拡散マスク
として使われる。
硝子層54が絶縁層56の厚い部分58及び薄い部分5
9、板61及び62、導体63、及びその接触片52を
除いた列の向きの導体線Y、乃至Y4に重なる。
硝子層54はアクセプタ活性剤を含んでいてよく、P型
頭域66及び67を形成する際に利用することが出来る
装置51を形成した主面とは反対の基体の主面にリンク
形電極68を設ける。
基体に対してこのような接続を用いると、前面ばかりで
なく後面も、感知しようとする物体からの放射を受入れ
ることが出来る。
像感知装置50並びにそれを構成する装置51は、前掲
特許願に記載されるように、集積回路を作る確立された
技術に従って、種々の材料で種々の寸法に作ることが出
来る。
第7図には第3図の像感知配列50を用い、例えばレン
・ズ装置(図に示してない)によってこの配列に結像さ
れた放射に応答してビデオ信号を発生する放射検出装置
がブロック図で示されている。
前掲特許願に記載されるように、ビデオ信号を陰極線管
のような適当な表示装置(図に示してない)に、配列の
走査と同期した掃引電圧と共に印加し、ビデオ信号を像
の可視的な表示に変換することが出来る。
次に、第7図の装置の種々の点に発生する信号の振幅を
共通の時間軸に対して示した第8A図乃至第8U図につ
いて、この装置を説明する。
第8A図乃至第8U図の信号が発生される点が第7図で
は、第8A図乃至第8U図の図面番号の英文字(qコに
示さπω柘。
この発明による装置の動作を説明する便宜上、第8A図
乃至第8U図では、信号の振幅は電圧も電流も共通の尺
度で示してはいない。
装置がクロック・パルス発生器71を含み、これが第8
A図に示す持続時間が短い規制的に発生される一連のY
軸パルス72を発生する。
これらのY軸パルスは時点tl乃至t8に順次発生され
、配列の走査動作サイクルの半分を表わす。
クロック・パルス発生器71の出力が第1の計数器73
に印加され、この計数器がクロック・パルス発生器のカ
ウントを4で割り、第8B図に示すようなX軸りロック
・パルス74を導き出す。
第1の計数器73の出力が第2の計数器75にも印加さ
れ、この第2の計数器はそれに印加されたカウントを更
に4で割り、フレーム同期発生器76に対してフレーム
同期パルスを供給する。
感知配列50は第3図の像感知配列と同一なので、同じ
符号で示しであるが、行導体線X1 乃至X4及び列導
体線¥1乃至¥4を含む。
配列50の行導体線X1乃至X4並びに列導体線Yl乃
至Y4に対する駆動回路が、配列と同じ接地された基体
70に設けられ、装置に配列50を使う為に必要となる
外部接続の数を少なくしている。
MO8FETトランジスタ装置の形をした複数個の行線
アナログ・スイッチ81乃至84が設けられる。
この各々がソース電極、ドレン電極及びゲート電極を含
む。
装置81乃至84の各々のソースが夫々の行導体線X1
乃至X4の1端に接続され、装置81乃至84の各々
のドレンが行線バイアス端子85に接続される。
端子85が一15ボルト電源86の負の端子に接続され
、その正の端子が大地に接続されている。
同様に、MO8FET装置の形をした複数個の列線アナ
ログ・スイッチ91乃至94が設けられ、その各々がソ
ース電極、ドレン電極及びゲート電極を含む。
装置91乃至94の各々のソースが夫々の列導体線¥1
乃至¥4の1端に接続され、装置91乃至94の各々の
ドレンがバイアス端子85に接続される。
MO8FETトランジスタ81乃至84及び91乃至9
4はP形チャンネルの装置である。
この為、この装置のゲート電極がソース電極に対して適
当に負にバイアスされると、ソースとドレンの間が低抵
抗になり、逆にこう云うバイアスがない場合、ソースと
ドレンの間が高抵抗になる。
行導体線X、乃至塩の他端のゲート動作は、基体70に
一体に形成された複数個のMOSFET トランジスタ
101乃至104によって行なわれる。
この各々が、夫々の行導体線X1 乃至X4の他端に接
続されたドレン電極、及び行線バイアス接点105に接
続されたソース電極を含む。
装置の動作中、行線バイアス接点105が一5ボルト電
源109の負の端子に接続され、その正の端子が大地に
接続される。
トランジスタ101乃至104の各々のゲート電極が、
行シフト・レジスタ106から取出された夫夫の駆動信
号によって駆動される。
行シフト・レジスタ106は公知の種々のシフト・レジ
スタの内の任意のものであってよい。
シフト・レジスタ106の各素子を像感知配列50の各
装置を形成するのと同時に基体上に形成することが出来
る。
シフト・レジスタ106の端子107に、第8B図に示
すような一連の垂直走査速度クロック即ちX軸パルス7
4を印加する。
このパルスの繰返し速度はY軸りロック・パルスの繰返
し速度の4分の1である。
計数器75によって取出されたフレーム同期パルスがフ
レーム同、期パルス発生器76に印加され、その出力が
フレーム同期端子108に印加される。
各々のフレーム同期パルスの持続時間は、4サイクルの
Y軸りロック・パルスの期間の合計と略等しい。
フレーム同期パルスがシフト・レジスタ106に於てX
軸りロック・速度でシフトさせられ、夫々線X1乃至X
4に接続されたトランジスタ101乃至104のゲート
電極を相次いで付勢し、パルス電圧を一15ボルトの値
と一5ボルトの値との間で順次シフトさせる。
線X1 の駆動電圧の波形が第8C図に示されており、
線X2の1駆動電圧の波形が第8D図に示されており、
配列の1動作サイクルの半分を表わす。
基体70上には複数個の列導体線駆動MO8FETトラ
ンジスタ111乃至114も一体に形成されている。
各々のトランジスタ111乃至114が、夫々の列導体
線Yl乃至Y4の他端に接続されたドレン電極を有する
トランジスタ112及び114のソース電極が線端子1
15bに接続される。
トランジスタ111及び113のゲート電極が列シフト
・レジスタ116の成る点又は段に接続され、トランジ
スタ112及び114のゲート電極がシフト・レジスタ
116のその後の点又は段に接続される。
列線Y1及び¥2を一組の連続的な番号を持つ列線と呼
び、列線Y3及びY4を次の一組の連続的な番号を持つ
列線と呼ぶ。
各組は同じ数の線を有する六線、及びY3が夫々の組に
於ける最初の線であり、線¥2及び¥4が夫々の組に於
ける2番目の線である。
列シフト・レジスタ116が入力端子117を有する。
除数2の計数器120がクロック・パルス発生器71と
端子117との間に接続され、Y軸りロック・パルスの
繰返し速度の半分の繰返し速度を持つパルスを供給する
列シフト・レジスタ116は線同期端子118をも持ち
、これに線同期パルス発生器119から線同期パルスが
印加される。
線同期パルス発生器が計数器73に接続され、X軸りロ
ック・パルスと同期した出力を供給する。
線同期パルスは、計数器102から来る、Y軸りロック
・パルス速度の半分のパルス速度を持つパルスに応答し
て、列シフト・レジスタでシフトさせられる。
線同期端子118に印加される線同期パルスの波形が第
8E図に示されており、この図には列シフト・レジスタ
116の第1段の出力も示されている。
線同期パルスの軸は、1対のY軸りロック・パルスの間
の期間より短い。
列シフト・レジスタ116の出力端子に、夫々第8E図
乃至第8H図に示すゲート電圧121乃至124が得ら
れ、これが夫々トランジスタ111乃至114に印加さ
れる。
ゲート信号は図示の期間の間−20ボルトの振幅を有す
る。
夫々トランジスタ111乃至112に印カ目されるゲー
ト電圧121及び122は同一であり、同じくトランジ
スタ113及び114に夫々印加されるゲート電圧12
3及び124も同一である。
列線駆動パルス127が列駆動器125から得られる。
この駆動器の入力がタイミング及び制御回路ブロック1
26から得られ、第8■図に示すように、Y軸りロック
速度の半分の速度を持つパルスを供給する。
駆動器125の出力が積分コンデンサC1によって第1
の駆動線端子115aに接続されると共に、積分コンデ
ンサC2によって第2の駆動線端子115bに接続され
る。
各々のパルス127は、これから説明するように、1列
又は複数個の列にある装置に貯蔵されている、放射によ
って発生された電荷を読出したい時間に対応する短い持
続時間である。
このパルスが貯蔵されていた電荷を注入し、これが積分
コンデンサの両端で感知される。
パルス127は、−15ボルト及び−5ボルトのレベル
の間で振幅が10ボルトである。
この為、toからtl までの期間の間、一番上の行
にあって線Y1及びY2に接続された第1の組にある2
つの放射感知装置が読出され、その後、線¥3及び¥4
に接続された第2の組にある装置がt2からt3 ま
での期間の間に読出される。
1行の装置の走査が完了した後、第8J図に示すような
ゲート・パルス131が、線X1乃至X4及び¥1乃至
¥4及び動作電圧源86に接続された各々の装置81乃
至84及び91乃至94のゲートに印加され、これによ
って全ての装置51の全ての板に適正な空乏状態を発生
する電圧が設定される。
図示の如く、各々のゲート・パルス131は、列駆動パ
ルス127が各々の行の最後の装置を駆動した後に発生
される。
ゲート・パルスは、列シフト・レジスタの段2の出力よ
り後に発生される。
ゲート・パルスの持続時間は、全ての線に一15ボルト
の貯蔵電位を再び設定するのに十分であるように選ばれ
る。
ゲート・パルスはゲート発生器135から得られ、この
発生器が計数器136によって駆動される。
計数器136は4つの入力パルス毎に1つの出力パルス
を発生する。
この計数器がクロック・パルス発生器71からのY軸り
ロック・パルスによって駆動される。
以上説明した装置の動作について云うと、第1の組の列
線Y1及びY2が最初にトランジスタ111及び112
のゲート・パルスにより、夫々の端子115a及び11
5bに接続され、列駆動パルスが夫々の積分コンデンサ
C1及びC2を介してこれらの線に印加され、電荷を基
体に注入し、駆動線回路にある積分コンデンサC1及び
C2で感知されるようにする。
コンデンサC1及びC2がリセットされた後、第2の組
のトランジスタ113及び114がゲートされて、線Y
3及びY4を夫々線端子115a及び115bに接続し
、列駆動パルスが印加されて貯蔵されていた電荷を基体
に注入し、コンデンサC1及びC2で感知されるように
する。
配列の第1及び第2の行にある装置を逐次的に走査した
ことに応答して、コンデンサC1の駆動線回路に流れる
電流が第8に図のグラフ137に示されている。
第8に図には、第1及び第2の行X1及びX2の第1及
び第3の装置を順次読出す際に、コンデンサC1の駆動
線回路に流れる電流に夫々対応する4対の電流パルスが
示されている。
各対の最初に発生するパルスは、放射によって発生され
た電荷並びに装置の列の向きの板に貯蔵電位を開力[]
シた瞬間に貯蔵される、空乏状態を発生する若干の電荷
による電流の流れに対応する。
2番目に発生するパルスは、装置の列の向きの板に電圧
を印加したことによって流れる前述の電流に対応する。
各対の最初のパルスは夫々の列駆動パルス127の前縁
の時に発生し、各対の2番目のパルスは夫々の列駆動パ
ルスの後縁の時に発生する。
最初のパルスは、最初の2つの行の種々の装置に貯蔵さ
れた電荷の種々の大きさに対応して、種々の振幅を持つ
ことが示されている。
各々の装置の列の向きのセルは構成が同じであり、充電
電流も或いは空乏領域を発生する電流も同じであるから
、2番目のパルスの振幅は同じである。
第8に図のパルスがコンデンサC1によって積分され。
第8M図のパルスがコンデンサC2によって積分される
電界効果トランジスタ140のソース・ドレン回路が端
子115aと一15ボルトの電源141の負の端子との
間に接続される。
電源141の正の端子が大地に接続され、コンデンサC
1をリセットするようになっている。
同様に、別の電界効果トランジスタ142のソース・ド
レン回路が端子115bと電源141の負の端子との間
に接続される。
トランジスタ140及び142のゲートが、第8P図に
示すようなリセット・パルス143を発生するタイミン
グ及び制(財)回路ブロック126に接続される。
リセット・パルスは、正の電圧レベルから大地に切換わ
り、トランジスタをオフに転する。
各々のリセット・パルスの前縁は夫々の列線8駆動パル
ス127の前縁と一致する。
従って、各々の行の第1及び第3の装置に対する読出し
期間の間を除き、コンデンサC1が大地に短絡される又
は側路される。
また各々の行の第2及び第4の装置に対する読出し期間
の間を除き、コンデンサC2が大地に短絡され又は側路
される。
列駆動パルスが発生した時、前に述べたような1対の電
流パルスが発生され、これらがコンデンサC1及びC2
によって積分され、その結果対応する2レベルの出力パ
ルスが得られる。
最初のレベルは最初の電流パルスの電荷に対応し、第2
のレベルは最初の電流パルスの電荷から、第2の電流パ
ルスの電荷を差し引いた分に対応する。
コンデンサC1の両端の出力が第8L図に示されており
、この図で第1のレベル146及び第2のレベル147
を持つ各々の2レベル・パルス145が、第8に図の夫
々1対のパルスに対応することが判る。
第8L図の1番目及び4番目のパルスの場合、第2のレ
ベルはゼロであって、それに対応する装置に、放射によ
って発生された電荷が貯蔵されていなかったことを表わ
す。
コンデンサC2の両端の出力が第8N図に示されている
積分コンデンサC1の両端に現われる出力が、差動増幅
器151と標本及び保持回路とから成る第1のビデオ・
チャンネルに印加され、第1のビデオ出力となる。
標本及び保持回路は、ドレン153、ソース154及び
ゲート155を持つトランジスタ152と、コンデンサ
C3とを含む。
トランジスタ152のソース・ドレン電流通路が増幅器
151の出力とC3の一方の端子157との間に接続さ
れ、C3の他方の端子が大地に接続される。
ゲート155が標本パルス発生器158に接続される。
この発生器はタイミング及び制(財)回路ブロック12
6によって制御され、第80図に示す一連の標本化パル
ス160を発生する。
各各のパルス160は持続時間が短く、グラフの時間軸
に沿って等間隔である。
1つおきのY軸りロック・パルスに対して1つの標本化
パルスが発生される。
各々のパルスは、積分コンデンサC1に現われる第8L
図の2レベルのビデオ・パルスの内、バンクポーチ即ち
第2のレベルが発生する際に発生するような位相になっ
ている。
標本化期間の間、トランジスタ152がオンに転じられ
、コンデンサC3が、第8L図のパルス145の第2の
レベルの電圧158に対応する電圧まで充電されるよう
にする。
この為、第8Q図に示すような第1のビデオ信号161
が端子157に得られ、信号は、標本化期間中の積分コ
ンデンサC1にかかる電圧に従って、標本化期間に成る
ビデオ・レベルから別のビデオ・レベルに変わる。
同様に、積分コンデンサC2の両端に現われる出力が、
差動増幅器163と標本及び保持回路とから成る第2の
ビデオ・チャンネルに印加され、第2のビデオ出力を発
生する。
標本及び保持回路は、ドレン165、ソース166及び
ゲート167を持つトランジスタ164と、コンデンサ
C4とを含む。
トランジスタ164のソース・ドレン電流通路が増幅器
163の出力とコンデンサC4の一方の端子168との
間に接続され、C4の他方の電極が大地に接続されてい
る。
ゲート16γが標本パルス発生器158に接続される。
パルス160の標本化期間の間、トランジスタ164が
オンに転じられ、コンデンサC4が第8N図のパルスの
第2のレベルに対応する電圧まで充電されるようにする
この為、第8R図に示すような第2のビデオ信号169
が端子168に得られ、信号は、標本化期間中に積分コ
ンデンサC4にか□る電圧に従って、標本化期間に成る
ビデオ・レベルから別のビデオ・レベルに変わる。
第1及び第2のビデオ・チャンネルの端子157及び1
68に現われるビデオ出力を別個(こ処理して利用して
もよいし、或いは多重化して複合ビデオ信号を形成する
ことが出来る。
端子157及び168に得られる第1及び第2のビデオ
信号が多重化回路170によって多重化され、複合ビデ
オ信号とな0、且つ増幅器171によって増幅される。
多重化回路は1対のトランジスタ172,173と多重
化パルス発生器174とを含む。
トランジスタ172のソース・ドレン電流通路が端子1
57と増幅器171の入力との間に接続され、トランジ
スタ173の゛ノース・ドレン電流通路が端子168と
増幅器171の入力との間に接続される。
ブロック126によって制御される多重化パルス発生器
174が、第8S図及び第8T図に示す多重化パルスを
発生する。
第8S図のパルスがトランジスタ172のゲート電極に
印加され、第8T図のパルスがトランジスタ173のゲ
ート電極に印加される。
第8S図に示すように、一方の多重化パルスがトランジ
スタ172をオンにゲート駆動すると、第8Q図のビデ
オ信号の一部分が増幅器171の入力に現われる。
同様に、他方の多重化信号が第8T図に示すようにトラ
ンジスタ173をオンにゲート駆動すると、第8R図の
ビデオ信号の一部分が増幅器171の入力に現われる。
ビデオ信号克1及びビデオ信号克2の多重化によって得
られる複合出力が第8U図に示されている。
第7図の装置で3つの別個のビデオ出力を望む場合、各
々の組が連続的な番号の3本の導体線を含むように、列
導体線が相次ぐ組に分けて配置されることは容易に明ら
かである。
この場合、第3の積分コンデンサを設け、第3のビデオ
・チャンネルを設ける。
2チャンネル式の装置について説明した所から、この方
式に必要なその他の変更は容易に明らかである。
同様に、希望によっては、更に多数のチャンネルを設け
ることが出来る。
希望によっては、各々の、駆動線に流れる電流を感知す
るのに、単一の積分静電容量を利用することが出来るこ
とも容易に明らかである。
第7図に示した装置の1つの利点は、基体が一定の電位
に保たれること又は接地されていることである。
この為、行シフト・レジスタ及び列シフト・レジスタの
ような補助回路及び素子を配列の感知素子と同じ半導体
材料の基体上に形成し、雑音、漏話又は寄生静電容量を
除く為の一層の隔離を必要とせずに、動作させることが
出来ることである。
特定の貯蔵箇所に貯蔵された電荷を感知する為に基体を
周期的に大地から切離し又は浮かせる前掲特許願に記載
される特定の構成では、特定の装置を読出す浮かし期間
中に他の箇所又は装置に流れる光子によって発生された
電流が、感知されている特定の装置の信号に望ましくな
い漏話を生ずる。
第7図の装置では、アドレスされた列だけの装置の光子
によって発生された充電電流が、感知している箇所又は
装置の信号に入る。
電荷の注入による駆動線の電流を感知することの特定の
利点は、仙の全ての駆動線の漂遊静電容量が感知回路か
ら消え、その為、特に装置の大きな配列を使う場合、所
望の信号の振幅が得られる程度に積分静電容量を小さく
作ることが出来ることである。
駆動線で感知することにより、配列の駆動線を夫夫同じ
数の連続的な番号を持つ線を有する連続的な番号を持つ
複数個の組に分けて配置し、特定の行にある一組の装置
を同時にアドレスすることが出来る。
この為、−組にある線の数に対応して複数個の出力が得
られる。
これらの出力を多重化して複合出力を得ることが出来る
この構成にすると、配列の規模、即ちその中に含まれる
装置の数は、特定の箇所のアドレス速度を高めずに、大
幅に増加することが出来る。
第7図の装置は、各々異なる色分野を表わす複数個の飛
越しビデオ信号を発生する為に容易に利用することが出
来る。
この動作様式にする為に装置に付は加えられるものは、
成る色例えばシアンを表わす放射を通すようになってい
る第1のカラー・フィルタを全ての組の番号1の列線に
接続された全ての装置の上に配置し、別の色例えば赤を
表わす放射を通すようになっている第2のフィルタを、
配列の全ての組の番号2の列線に接続された配列の全て
の装置の上に配置することである。
フィルタは第3図の配列50に機械的に固定してもよい
し、或いは周知の方法でその上に形成することが出来る
例えば、基体の上に適当な厚さ及び誘電率を持つ多重層
を沈積する薄膜法により、選択的な波長干渉フィルタを
形成することが出来る。
今の場合、これらの層は、各フィルタの物理的な範囲を
限定する開口マスクを介して、ウェーハの上に直接沈積
することが出来る。
¥1列線に接続された装置上の第1のフィルタの隅の位
置が点a1.b1.c1.d1によって示されており、
¥2列線に接続された装置上の第2のフィルタの隅の位
置が点a2.b2.c2.d2によって示されている。
同様に、¥3及びY4列導体線に接続された。装置の上
にフィルタが固定される。
勿論、これらのフィルタは、可視放射体並びに不可視放
射体を通すフィルタにすることが出来る。
3色系では、配列の列線は夫々3本の列線を持つ組に分
けて組織する。
成る色例えば赤に対応する放射を通すようになっている
第1のカラー・フィルタを全ての組の番号1の列線に接
続された全ての装置の上に配置し、別の色例えば緑に対
応する放射を通すようになっている第2のフィルタを全
ての組の番号2の列線に接続された配列の全ての装置の
上に配置し、3番目の色例えば青に対応する放射を通す
ようになっている第3のフィルタを全ての組の番号3の
列線に接続された配列の全ての装置の上に配置する。
一組の列線が同時に駆動されて、それによって制御され
る装置の電荷を注入するような第7図の装置の動作様式
を説明したが、−組の列線が順次駆動されていてもよい
ことが理解されよう。
例えば、各組に3本の列線が設けられている3色系では
、各組の番号1の列線が第1フイールドの走査の間に読
出し用にアドレスされ、各組の番号2の線が第2フイー
ルドの走査の間読出し用にアドレスされ、各組の番号3
の線が第3フイールドの走査の間読出し用にアドレスさ
れる。
こうして得られた3つのビデオ信号は、適当な表示装置
に印加すると、再生されるカラー画像に飛越し模様を生
ずる。
第9図は第1A図の装置の駆動線に流れる電流を積分す
る別の様式を示している。
第9図の装置並びに回路の内、第1A図の装置の素子及
び回路と同一の素子には、同じ符号を用いている。
第9図では変流器180を設け、その1次巻線を板15
と駆動器24の間に接続する。
変流器の2次巻線の間に高抵抗181を接続する。
普通の高インピーダンス増幅器182及び普通の積分回
路183を含む電荷検出器を設ける。
積分回続は直列に接続された抵抗185及びコンデンサ
186と、このコンデンサの両端に接続された普通の演
算増幅器187とを含む。
リセット・スイッチ25が出力コンデンサ186の両端
に接続される。
第9図の回路の動作順序は、第1A図乃至第1D図に示
した感知回路の場合の動作順序と同一であり、第10A
図乃至10C図の波形を用いて説明することが出来る。
これらの波形は夫々第2A図乃至第2C図の波形と同じ
形である。
第10A図は駆動器24の出力の波形を示す。
第10B図は変流器180の1次巻線に流れる電流の波
形を示す。
第10C図は積分回路183のコンデンサ186の両端
の電圧の波形を示す。
勿論、第10A図乃至第10.C図は、第1A図乃至第
1C図に示したのと同じ装置の2種類の電荷貯蔵状態に
対する動作を示している。
即ち一方の状態では放射によって発生された電荷が貯蔵
されておらず、他方の状態では放射によって発生された
電荷が貯蔵されている場合である。
第1A図及び第9図の回路の本質的な違いは、積分静電
容量が感知動作中に駆動線に入る代りに、変流器を設け
、駆動電圧が駆動線16に直接印加されることである。
第11図には装置10に貯蔵された電荷を読出す別の様
式が示されている。
第11図の装置並びに回路の素子で、第1A図の素子及
び回路と同一のものは、同じ符号で表わされている。
第1A図と第11図の回路の主な違いは、積分静電容量
17の一方の端子が接地され、こうして積分静電容量の
両端に得られるビデオ信号を増幅するのに差動増幅器を
必要としないことである。
この回路では、駆動線16が第1のゲート用トランジス
タ191を介して積分コンデンサ17の一方の端子に接
続され、その他方の端子が接地されている。
駆動線16は第2のゲート用トランジスタ192を介し
て15ボルト電源193の負の端子にも接続され、この
電源の正の端子が積分コンデンサ17の接地されていな
い端子に接続されている。
駆動器194がG1及びG2で表わす2種類の駆動出力
を供給する。
出力G1 が第1のトランジスタ191のゲートを作動
し、出力G2が第2のトランジスタ192のゲートを作
動する。
リセットスイッチ25がコンデンサ17と並列に接続さ
れている。
コンデンサ17の接地されていない端子と大地との間に
出力が得られる。
第11図の装置及び回路の動作を第12A図、第12B
図、第12C図、第12D図及び第12E図について説
明する。
第12A図は駆動線16又は板15に現われる電圧を示
しており、これは第2A図に示す波形と同一である。
第12B図は駆動線16に流れる読出し電流を示してお
り、これは第2B図に示した読出し電流と同じである。
第12C図は積分コンデンサ17の両端に現われる電圧
を示しており、極性を別にすれば、第2C図の電圧波形
と同じ形である。
第12D図は第1のスイッチング・トランジスタ191
のゲートに印加されるゲート電圧G1 の波形図である
第12E図は第2のトランジスタ192のゲートに印加
される電圧G2の波形を示す。
第2A図乃至第2C図の場合と同じく、装置に電荷が貯
蔵されていない場合並びに装置に電荷が貯蔵されている
場合の装置の2つの動作サイクルを図示しである。
第12A図乃至第12C図の内、第2A図乃至第2C図
と同一の部分には、同じ符号を用いている。
空乏領域22に貯蔵された電荷を読出す為、最初に第1
2D図のゲート・パルス195をスイッチング・トラン
ジスタ191のゲート電極に印加し、駆動線16及び板
15を実質的に接地して、積分コンデンサ17に電流パ
ルスが流れ込むようにする。
スイッチング・トランジスタ191のゲート電圧がゼロ
に戻ると共に、ゲート・パルス196を第12E図に示
すように第2のスイッチング・トランジスタ192に印
加することにより、駆動線16が一15ボルトのレベル
即ち貯蔵レベルに戻る。
この2回のスイッチング動作により、15ボルト電源1
93が、積分コンデンサ17に現われる小さな電圧と直
列に線16に切換えら・れる。
図示の如く、駆動線16及び板15のレベルを正確に1
5ボルトに設定する為、第2のスイッチング・トランジ
スタはパルス196により、リセット・スイッチが閉じ
られた点より後までオンに保たれる。
このスイッチング動作の効果として、第12C図に示す
波形が得られる。
第9図及び第11図について説明した電荷感知様式は、
第1図に示した装置に容易に取入れることが出来る。
N型の導電型を持つ基体で配列を構成した場合について
この発明を説明したが、P型の導電型を持つ基体も同様
に使うことが出来る。
勿論、この場合、印加される電圧は極性が反転し、電流
の流れの向きが反転する。
全ての貯蔵されていた電荷が一定電位又は大地電位にあ
る半導体のバルク中に注入されることによって信号が発
生される場合についてこの発明を説明したが、電荷の一
部分のみの注入によって、信号を取出すことも出来る。
更に、電荷をバルク中で再結合させる為にバルクに注入
することは必要ではなく、セル電位が再び設定された時
収集されないように、信号電荷がセルから取去られてい
さえすればよい。
この発明は特許請求の範囲の記載に関連して次の実施態
様をとり得る。
(イ)回路手段が導電部材と電圧手段との間に接続され
た積分コンデンサを含むこと。
(ロ)回路手段が、一方の電極が基体に接続され且つ他
方の電極が電圧手段に接続された積分コンデンサを含む
こと。
←→ 前記(ロ)項に於て、電圧手段が前記一方の値を
持つ電圧源を含み、該電圧源の一方の端子が積分コンデ
ンサの他方の電極に接続されると共に第1のスイッチン
グ手段を介して導電部材に接続され、且つ他方の端子が
第2のスイッチング手段を介して導電部材に接続され、
更に電圧手段が、導電部材の電圧が前記列の値に下げら
れた時、第1のスイッチング手段を導電させると共にそ
の後非導電にすると共に、第2のスイッチング手段を導
電させて、電圧源を回路に接続し、導電部材を略前記成
る値の電圧に復帰させる手段を含むこと。
に)回路手段が変流器を含み、その1次側が前記電流が
流れる回路に入っていること。
(ホ)一方の導電型であって主面を持つ半導体材料の基
体と、各々前記主面に絶縁されて重なり且つ前記基体と
第1の導体−絶縁体−半導体コンデンサを形成する複数
個の第1の導電板と、各各夫々の第1の導電板に隣接し
て行及び列から成るマドIJクスに配置された複数個の
対の板を形成すると共に、各々前記主面に絶縁されて重
なって、各々が夫々の第1の導体−絶縁体−半導体コン
デンサに結合された第2の導体−絶縁体−半導体コンデ
ンサを前記基体と形成する複数個の第2の導電板と、各
々の前記列にある第2の導電板が夫々接続される複数個
の列導体線と、各々の行にある第1の導電板が夫々接続
される複数個の行導体線と、行導体線及び基体の間に第
1の電圧を加えて、その下にある基体の夫々の第1の部
分から多数電荷槌体を空乏させる第1の電圧手段と、列
導体線及び基体の間の回路に接続されていて、基体を当
該第2の電圧手段に対して一定の電位に保ちながら、列
導体線及び基体の間に第2の電圧を加え、その下にある
基体の夫々の第2の部分から多数電荷担体を空乏させる
第2の電圧手段と、基体を放射に対して露出させること
により、基体の第1及び第2の部分に電荷が貯蔵される
ようにする手段と、夫々の第1の期間の間、各々の行導
体線にかかる第1の電圧を順次消滅させると共に再び設
定する第1の手段と、第1の期間の中に含まれていて、
第1の期間より短い夫々の第2の期間の間、各々の列導
体線にか5る第2の電圧を順次消滅させると共に再び設
定する第2の手段と、夫々の第2の期間の間順次各々の
列導体線及び基体の間に接続される回路手段とを設け、
各々の第2の半導体コンデンサに貯蔵された電荷が順次
夫々の第2のコンデンサから追い出され、回路手段に夫
々の電流が流れるようにし、前記回路手段が、各々夫々
の電流の積分を表わす相次ぐ出力を発生する手段を含む
こと。
(へ)前記(ホ)項に於て、回路手段が導電部材と電圧
手段の間に接続された積分コンデンサを含むこと。
(ト)前記(ホ)項に於て、回路手段が電流が流れる回
路に入っている変流器を含むこと。
(力 前記(羽項に於て、出力を相次いで標本化して、
標本の振幅変化に従って時間的に変化する電気出力を発
生する手段を設けること。
(IJ) 一方の導電型であって主面を持つ半導体材
料の基体と、各々前記主面に絶縁されて重なって該基体
と第1の導体−絶縁体−半導体コンデンサを形成する複
数個の第1の導電板と、各々夫夫の第1の導電板に隣接
して、行及び列から成るマl−IJクスに配置された複
数個の対の板を形成し、各々前記主面に絶縁されて重な
って、各各が夫々の第1の導体−絶縁体−半導体コンデ
ンサに結合された第2の導体−絶縁体−半導体コンデン
サを前記基体と形成する複数個の第2の導電板と、各々
の列にある第2の導電板が夫夫の当該列導体線に接続さ
れていて、連続的な番号の複数個の組に分けて配置され
ていて、各組が同じ数の連続的な番号の線を持つ複数個
の列導体線と、組の数と同数だけあって、各々の列線が
夫々の列スイッチを介して対応する番号の端子に接続さ
れている複数個の連続的な番号の端子と、各々の行にあ
る第1の導電板が夫々接続されている複数個の行導体線
と、行導体線及び基体の間に第1の電圧を加えて、その
下にある基体の夫々の第1の部分から多数電荷担体を空
乏させる第1の電圧手段と、各組の列導体線及び基体の
間の回路に接続されていて、基体を当該第2の電圧手段
に対して一定の電位に保ちながら、列導体線及び基体の
間に第2の電圧を加え、その下にある基体の夫々の第2
の部分から多数電荷担体を空乏させる第2の電圧手段と
、基体を放射に対して露出させて、基体の第1及び第2
の部分に電荷が貯蔵されるようにする手段と、夫々の第
1の期間の間順次各々の行導体線にかSる第1の電圧を
消滅させ且つ再び設定する第1の手段と、夫々の第2の
期間の間、各組の列スイッチを作動することにより、各
組の列線が順次前記端子に接続されるようにする手段と
、各々夫々の端子と第2の電圧手段の間に接続された複
数個の回路手段と、第2の期間の間前記端子にか\る第
2の電圧を消滅させ且つ再び設定する第2の手段とを設
け、各組の第2の半導体コンデンサに貯蔵された電荷が
同時に夫々の第2のコンデンサから追い出され、各各の
回路手段に同時に電流が流れるようにし、各々の回路手
段が、夫々の電流を時間について積分して、逐次的に発
生する電圧レベルの夫々の出力を発生する手段を含むこ
と。
(ヌ)前記(す)項に於て、各々の出力のレベルを相次
いで標本化して、標本の振幅変化に従って時間的に変化
する夫々のビデオ信号を発生する手段を設けること。
Qo 前記(ヌ)項に於て、前記出力を多重化して複
合出力を発生する手段を設けること。
(ヲ)前記(IJ))項に於て、各組の列線が2本の列
線で構成されること。
(ワ)前記(す)項に於て、各組の列線が3本の列線で
構成されること。
(イ)前記(ヲ)項に於て、奇数番号の列の第1及び第
2の半導体コンデンサが1つの波長帯の放射を受取るよ
うになっており、偶数番号の列の第1及び第2の半導体
コンデンサが別の波長帯の放射を受取るようになってい
ること。
(ヨ)前記(ワ)項に於て、各組の第1の列線に関連し
た第1及び第2の半導体コンデンサが第1の波長帯の放
射を通す第1のフィルタを備えており、各組の第2の列
線に関連した第1及び第2の半導体コンデンサが第2の
波長帯の放射を通す第2のフィルタを備えており、各組
の第3の列線に関連した第1及び第2の半導体コンデン
サが第3の波長帯の放射を通す第3のフィルタを備えて
いること。
(り)前記(ヨ)項に於て、第1、第2及び第3のフィ
ルタが夫々、赤、緑及び青の3原色の内の夫々1つに対
応する波長の光を通すフィルタであること。
【図面の簡単な説明】
第1A図乃至第1D図は回路に接続された放射感知装置
の1対の導体−絶縁体−半導体セルの略図で、この発明
に従ったその種々の動作段階を示す。 第2A図乃至第2C図は第1A図乃至第1D図のセルの
動作を説明する為、これらの図中に現われる種々の電圧
及び電流信号を示すグラフ、第3図は共通の半導体基体
上に形成された、第1A図乃至第1D図に示すような複
数個の放射応答セルの配列の平面図、第4図は第3図の
配列を第3図の切断線4−4で切った断面図、第5図は
第3図の配列を第3図の切断線5−5で切った断面図、
第6図は第3図の配列を第3図の切断線6−6で切った
断面図、第7図は第3図乃至第6図の像感知配列を含む
この発明による装置のブロック図、第8A図乃至第8U
図は第7図の装置の種々の点に現われる信号を共通の時
間軸に対して示す振幅対時間線図で、第8A図乃至第8
U図の信号が第7図のブロック図で現われる点を第7図
では第8A図乃至第8U図の英文字で表わしである。 第9図はこの発明に従って別の回路に接続された放射感
知装置の略図、第10A図乃至第10C図は第9図の装
置の動作を説明する為、第9図の種々の点に現われる電
圧及び電流信号を示すグラフ、第11図はこの発明に従
って更に別の回路に接続された放射感知装置の略図、第
12A図乃至第12E図は第11図の装置の動作を説明
する為、第11図に現われる種々の信号を示すグラフで
ある。 主な符号の説明、11:N型基体、12:絶縁部材、1
3:主面、14,15:導電板、16二列導体線、17
:積分静電容量、21 、22 :空乏領域、24:列
線駆動器、25:リセット・スイッチ。

Claims (1)

    【特許請求の範囲】
  1. 1 主面を持つ一方の導電型の半導体材料の基体と、前
    記主面に隣接した前記基体の領域の一部分に絶縁されて
    重なる導電部材と、放射によって前記部分の中で発生さ
    れた少数電荷担体が該部分に貯蔵されるようにするため
    、前記基体を放射に対して露出させる手段と、前記導電
    部材と前記基体の間に回路をなすように接続され、前記
    導電部材と前記基体の間に、前記部分から多数電荷担体
    を空乏させる1つの値の電圧を加える電圧手段と、前記
    導電部材と前記基体の間に接続された回路手段とを有し
    、前記基体は前記1つの値の電圧に関連して一定の電位
    に保持されており、更に、所定の期間の間前記電圧を別
    の値に下げて、該期間の間前記貯蔵された電荷を前記基
    体に注入し、その後実質的に前記1つの値の電圧を再設
    定する手段を設け、もって前記部分に貯蔵された電荷が
    該部分から前記基体中へ追い出され、前記回路手段に電
    流が流れるようにし、そして前記回路手段が前記電流の
    流れの積分である信号を発生する手段を含んでいる放射
    感知装置。
JP50016968A 1974-02-11 1975-02-12 ホウシヤカンチソウチ Expired JPS5838940B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US441054A US3890500A (en) 1974-02-11 1974-02-11 Apparatus for sensing radiation and providing electrical readout

Publications (2)

Publication Number Publication Date
JPS50115990A JPS50115990A (ja) 1975-09-10
JPS5838940B2 true JPS5838940B2 (ja) 1983-08-26

Family

ID=23751320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50016968A Expired JPS5838940B2 (ja) 1974-02-11 1975-02-12 ホウシヤカンチソウチ

Country Status (6)

Country Link
US (1) US3890500A (ja)
JP (1) JPS5838940B2 (ja)
DE (1) DE2504245A1 (ja)
FR (1) FR2260874B1 (ja)
GB (1) GB1491304A (ja)
NL (1) NL7500744A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52137921A (en) * 1976-05-14 1977-11-17 Toshiba Corp Solid photographing device
DE2642194C2 (de) * 1976-09-20 1982-05-27 Siemens AG, 1000 Berlin und 8000 München Optoelektronischer Sensor nach dem Ladungsinjektions-Prinzip und Verfahren zu dessen Betrieb
US4266237A (en) * 1979-09-07 1981-05-05 Honeywell Inc. Semiconductor apparatus
DE3167682D1 (en) * 1980-04-22 1985-01-24 Semiconductor Res Found Semiconductor image sensor
US8653467B2 (en) * 2012-06-19 2014-02-18 Raytheon Company Multichip packaging for imaging system
CA3047826A1 (en) * 2016-12-22 2018-06-28 Quantum-Si Incorporated Integrated photodetector with direct binning pixel

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5652462A (en) * 1979-10-03 1981-05-11 Fujitsu Ltd Graphic information transfer system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3697786A (en) * 1971-03-29 1972-10-10 Bell Telephone Labor Inc Capacitively driven charge transfer devices
US3771857A (en) * 1971-04-19 1973-11-13 Optical Coating Laboratory Inc Striped dichroic filter and method for making the same
US3763480A (en) * 1971-10-12 1973-10-02 Rca Corp Digital and analog data handling devices
US3715485A (en) * 1971-10-12 1973-02-06 Rca Corp Radiation sensing and signal transfer circuits
US3805062A (en) * 1972-06-21 1974-04-16 Gen Electric Method and apparatus for sensing radiation and providing electrical readout
US3801820A (en) * 1973-02-09 1974-04-02 Gen Electric Method and apparatus for sensing radiation and providing electrical readout

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5652462A (en) * 1979-10-03 1981-05-11 Fujitsu Ltd Graphic information transfer system

Also Published As

Publication number Publication date
NL7500744A (nl) 1975-08-13
FR2260874B1 (ja) 1981-04-17
JPS50115990A (ja) 1975-09-10
GB1491304A (en) 1977-11-09
DE2504245C2 (ja) 1988-01-28
US3890500A (en) 1975-06-17
DE2504245A1 (de) 1975-08-14
FR2260874A1 (ja) 1975-09-05

Similar Documents

Publication Publication Date Title
US4011441A (en) Solid state imaging apparatus
US3805062A (en) Method and apparatus for sensing radiation and providing electrical readout
US4001878A (en) Charge transfer color imagers
US4035629A (en) Extended correlated double sampling for charge transfer devices
US3621283A (en) Device for converting a physical pattern into an electric signal as a function of time utilizing an analog shift register
US3801884A (en) Charge transfer imaging devices
US4212034A (en) Solid-state image pickup device
US3983573A (en) Charge-coupled linear image sensing device
GB2065974A (en) Integrated CCD Image Sensor of the Interline Transfer Type
US3935446A (en) Apparatus for sensing radiation and providing electrical readout
US3882271A (en) Display using array of charge storage devices
US4001501A (en) Signal processing circuits for charge-transfer, image-sensing arrays
US4542409A (en) Single gate line interlace solid-state color imager
US4669100A (en) Charge-coupled device having a buffer electrode
US4016550A (en) Charge transfer readout of charge injection device arrays
US4000418A (en) Apparatus for storing and retrieving analog and digital signals
US4353084A (en) Readout circuit for a monolithically integrated circuit for linear image scanning
US4032903A (en) Charge injection device arrays
JPS5838940B2 (ja) ホウシヤカンチソウチ
GB1377521A (en) Charge coupled circuits
US4241421A (en) Solid state imaging apparatus
JPS5820185B2 (ja) ホウシヤカンチソウチ
US3993897A (en) Solid state imaging apparatus
US3504114A (en) Photosensitive image system
US4612578A (en) Imager system for non-destructive profile read-out