JPS5838800B2 - Multiple matrix liquid crystal display panel - Google Patents

Multiple matrix liquid crystal display panel

Info

Publication number
JPS5838800B2
JPS5838800B2 JP51010386A JP1038676A JPS5838800B2 JP S5838800 B2 JPS5838800 B2 JP S5838800B2 JP 51010386 A JP51010386 A JP 51010386A JP 1038676 A JP1038676 A JP 1038676A JP S5838800 B2 JPS5838800 B2 JP S5838800B2
Authority
JP
Japan
Prior art keywords
liquid crystal
matrix
electrodes
picture element
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51010386A
Other languages
Japanese (ja)
Other versions
JPS5294797A (en
Inventor
英昭 川上
豊 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP51010386A priority Critical patent/JPS5838800B2/en
Publication of JPS5294797A publication Critical patent/JPS5294797A/en
Publication of JPS5838800B2 publication Critical patent/JPS5838800B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 本発明は、多重マトリクス電極構造をもつ液晶表示パネ
ルに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a liquid crystal display panel with a multi-matrix electrode structure.

マ) I7クス状の電極構造をもつ液晶表示パネルでは
、一般に線順次の時分割走査により表示が行なわれる。
M) I7 In a liquid crystal display panel having a box-shaped electrode structure, display is generally performed by line-sequential time-division scanning.

これはマトリクスを構成するX方向、Y方向の電極群の
うち一方の電極群を順次1本ずつ選択し、これと同期し
て他方の電極群のうち点灯すべきセグメントに連なる電
極を選択するものである。
This is a method that sequentially selects one electrode group one by one from the electrode groups in the X direction and Y direction that make up the matrix, and in synchronization with this selects the electrodes from the other electrode group that are connected to the segment to be lit. It is.

したがって、個々のセグメントを点灯スるための電圧は
、走査1周期の時間に対して、その走査線数分の1の時
間しか印加されない。
Therefore, the voltage for lighting each segment is applied for only one period of one scan period, which is divided by the number of scanning lines.

このため、短糸線数の上限は約100本といわれており
、より大規模な表示装置では、クロストロークの発生、
液晶の応答性の低下などの問題が生じてしまう。
For this reason, the upper limit of the number of short threads is said to be approximately 100, and in larger display devices, the occurrence of cross strokes,
Problems such as a decrease in the responsiveness of the liquid crystal occur.

そこで、見掛上の走査線数を増加させ、より大規模な表
示を得ることを可能にするため多重マトリクス状の電極
構造をもつ液晶表示パネルが提案された。
Therefore, a liquid crystal display panel having a multi-matrix electrode structure has been proposed in order to increase the apparent number of scanning lines and make it possible to obtain a larger scale display.

(特願昭49−90856号)第1図〜第3図は、従来
の多重マトリクス液晶パネルの一例を示すもので、第1
図は2枚のガラス基板のうち上板に形成する電極パター
ンを、第2図は下板に形成する電極パターンを示す。
(Japanese Patent Application No. 49-90856) Figures 1 to 3 show an example of a conventional multi-matrix liquid crystal panel.
The figure shows the electrode pattern formed on the upper plate of the two glass substrates, and FIG. 2 shows the electrode pattern formed on the lower plate.

これを説明すると、上板のX電極1に接続される絵素電
極4と下板のY電極7に接続される絵素電極10とが対
向してひとつの単位マトリクスを構威し、上板のY電極
2に接続される絵素電極5と下板のX電極6に接続され
る絵素電極9とが対向してもうひとつの単位マトリクス
を構成する。
To explain this, the picture element electrode 4 connected to the X electrode 1 on the upper plate and the picture element electrode 10 connected to the Y electrode 7 on the lower plate face each other to form one unit matrix, and The picture element electrode 5 connected to the Y electrode 2 on the lower plate and the picture element electrode 9 connected to the X electrode 6 on the lower plate face each other to form another unit matrix.

このような単位マトリクスごとにそれぞれ独立に並行し
て線順次走査を行うことにより見掛上の走査線を増し、
大規模な表示装置を得ることができる。
By performing line sequential scanning independently and in parallel for each unit matrix, the number of apparent scanning lines is increased,
A large-scale display device can be obtained.

ところが、このような従来の多重マトリクス液晶パネル
の欠点は、本来絶縁すべき電極どうしが交叉しているた
めに絶縁する個所が多数できるという点である。
However, a drawback of such conventional multi-matrix liquid crystal panels is that electrodes that should be insulated intersect with each other, resulting in a large number of insulated locations.

第1図符号3および第2図符号8はこのための絶縁膜を
示し、第3図はさらに断面図により説明するものである
Reference numeral 3 in FIG. 1 and reference numeral 8 in FIG. 2 indicate insulating films for this purpose, and FIG. 3 further explains this with a sectional view.

第3図において11はガラス基板、他の符号は第1図、
第2図で説明した各部を示す。
In FIG. 3, 11 is a glass substrate, other symbols are in FIG. 1,
Each part explained in FIG. 2 is shown.

この図でわかるとおり、単一マトリクスの液晶表示パネ
ルではガラス基板上に1回電極を蒸着する行程のみで完
了だったものが、第1図、第2図に示したパターンの液
晶表示パネルでは、1回電極を蒸着したうえにたとえば
5in2などの絶縁材をマスク蒸着することにより絶縁
膜3もしくは8を形成し、さらに電極を蒸着するという
複雑な行程を経る必要がある。
As you can see from this figure, a single-matrix liquid crystal display panel requires only one step of vapor-depositing electrodes on a glass substrate, but a liquid crystal display panel with the patterns shown in Figures 1 and 2 requires It is necessary to go through a complicated process of depositing an electrode once, then depositing an insulating material such as 5 in 2 using a mask to form the insulating film 3 or 8, and then depositing the electrode.

このように従来の多重マトリクス液晶表示パネルは製造
行程が多いために、歩留りが低下し、さらに製造コスト
が高価になっていた。
As described above, conventional multi-matrix liquid crystal display panels require many manufacturing steps, resulting in lower yields and higher manufacturing costs.

この様な従来例の欠点を除去するために、先に本出願人
は、第4図から第7図に示す様な2重マトリクス液晶表
示パネルを提案している。
In order to eliminate such drawbacks of the conventional example, the present applicant has previously proposed a dual matrix liquid crystal display panel as shown in FIGS. 4 to 7.

(特願昭50−127448号) 第4図1は2板のガラス基板のうち一方のガラス基板上
に形成する電極パターンを示したもので、各列の絵素電
極12は、それぞれ2本の接続線13で順繰りに接続さ
れる。
(Japanese Patent Application No. 50-127448) FIG. 4 1 shows the electrode pattern formed on one of the two glass substrates, and each row of picture element electrodes 12 consists of two The connection lines 13 are connected in turn.

また他方のガラス基板では、第4図2に示すよう絵素電
極17はそれぞれ各行ごとに接続される。
On the other glass substrate, the picture element electrodes 17 are connected in each row as shown in FIG. 4.

この例では、1枚の液晶パネルに対し、Dマトリクスと
Uマトリクスの2つの単位マトリクスが形成され、二重
マトリクスパネルとなっている。
In this example, two unit matrices, a D matrix and a U matrix, are formed for one liquid crystal panel, resulting in a double matrix panel.

第4図1において接続線13のうちDYn (n−1
,2,3、・・・・・・)がDマトリクスのY電極、U
Yn(n=1.2.3、・山・−)がUマトリクスのY
電極となり、第4図2においてDXn(nl、2.3、
・・・・・・)がDマトリクスのX電極、UXn(n=
1.2.3、・・・・・・)がUマトリクスのX電極と
なる。
In FIG. 4 1, among the connection lines 13, DYn (n-1
, 2, 3, ...) are the Y electrodes of the D matrix, and U
Yn (n=1.2.3,・mountain・−) is Y of U matrix
DXn (nl, 2.3,
...) is the X electrode of the D matrix, UXn (n=
1.2.3,...) become the X electrodes of the U matrix.

第5図は、第4図1、第4図2に示したガラス基板によ
り実際に作られる液晶表示パネルの様子を、また、第6
図はその等何回路を示すもので、符号20は絵素電極が
液晶をはさんで成る表示セグメントを示す。
FIG. 5 shows the appearance of a liquid crystal display panel actually made using the glass substrates shown in FIGS. 4 1 and 4 2.
The figure shows several circuits, and the reference numeral 20 indicates a display segment in which picture element electrodes sandwich a liquid crystal.

X電極、Y電極の各符号は第4図と対応する。The symbols of the X electrode and Y electrode correspond to those in FIG. 4.

これらの図に示されるとおり、第4図で示した電極構造
により、1行おきの表示セグメント群よりなる単位マト
リクスが2重に構成された液晶表示パネルが得られる。
As shown in these figures, the electrode structure shown in FIG. 4 provides a liquid crystal display panel in which a unit matrix consisting of a group of display segments arranged every other row is doubled.

つぎにこの液晶表示パネルを用いる時の表示装置の駆動
回路を第7図に示す。
Next, FIG. 7 shows a drive circuit for a display device when this liquid crystal display panel is used.

X電極駆動回路21は走査電極DX1 、DX2.UX
l 、UX2の駆動回路で線順次走査の駆動信号を発生
する。
The X electrode drive circuit 21 drives scan electrodes DX1, DX2 . UX
1, the drive circuit of UX2 generates a drive signal for line sequential scanning.

またUマトリクスY電極駆動回路22はUマトリクスの
Y電極(信号電極)に駆動信号を印加するための駆動回
路、Dマ) IJクスY電極駆動回路22はDマトリク
スのY電極(信号電極)に駆動信号を印加するための駆
動回路である。
Further, the U matrix Y electrode drive circuit 22 is a drive circuit for applying a drive signal to the Y electrodes (signal electrodes) of the U matrix, and the IJ matrix Y electrode drive circuit 22 is a drive circuit for applying a drive signal to the Y electrodes (signal electrodes) of the D matrix. This is a drive circuit for applying a drive signal.

表示を行なう場合、X電極駆動回路21からUXIおよ
びDX 1に選択電圧(点灯させる電圧)が印加され、
UX2およびDX2には非選択電圧(点灯させない電圧
)が印加されている時にUマトリクスY電極駆動回路2
2からはUXIラインの表示セグメントの表示パターン
に応じた信号が、またDマトリクスY電極駆動回路23
からはDXIの表示セグメントの表示パターンに応じた
信号が液晶素子に印加される。
When displaying, a selection voltage (voltage for lighting) is applied to UXI and DX 1 from the X electrode drive circuit 21,
When a non-selection voltage (a voltage that does not cause lighting) is applied to UX2 and DX2, the U matrix Y electrode drive circuit 2
2, a signal corresponding to the display pattern of the display segment of the UXI line is sent to the D matrix Y electrode drive circuit 23.
From there, a signal corresponding to the display pattern of the DXI display segment is applied to the liquid crystal element.

このとき、UマトリクスY電極駆動回路22およびDマ
トリクスY電極駆動回路23のうち駆動回路の出力端子
が点灯させるセグメントに連なるものからは選択電圧が
発生され、点灯させないセグメントに連なるものからは
非選択電圧を発生する。
At this time, a selection voltage is generated from the U matrix Y electrode drive circuit 22 and the D matrix Y electrode drive circuit 23 whose output terminals are connected to segments to be lit, and non-selected from those whose output terminals are connected to segments that are not to be lit. Generates voltage.

すでに開発された液晶の駆動法である電圧平均化法(1
/3バイアス法)によって本発明になる液晶表示パネル
を駆動するとき、駆動回路はアドレス信号とクロック信
号の組合せによって出力電圧が選択される。
Voltage averaging method (1), which is a liquid crystal driving method that has already been developed
When driving the liquid crystal display panel of the present invention by the /3 bias method, the output voltage of the driving circuit is selected by a combination of an address signal and a clock signal.

具体的な駆動回路を第8図aに示す。A specific driving circuit is shown in FIG. 8a.

これは、X電極駆動回路およびY電極駆動回路のどちら
にも適用するものであり、アドレス信号Aとクロック信
号Cの組合せによる出力電圧Voutは第8図すのよう
になる。
This is applied to both the X electrode drive circuit and the Y electrode drive circuit, and the output voltage Vout resulting from the combination of address signal A and clock signal C is as shown in FIG.

アドレス信号Aが”1″のときVoutが選択信号波形
であり、アドレス信号AがO″のときV outが非選
択信号波形である。
When address signal A is "1", Vout is a selection signal waveform, and when address signal A is O", Vout is a non-selection signal waveform.

第7図の装置を駆動するアドレス信号およびクロック信
号の具体例を第9図に示す。
A specific example of address signals and clock signals for driving the device of FIG. 7 is shown in FIG.

Xクロック信号CxとYクロック信号CYとは位相が反
転する。
The phases of the X clock signal Cx and the Y clock signal CY are reversed.

一方、Xアドレス信号はAXl、AX2の順に選択状態
となり、線順次走査によって、TJXl とDXl、U
X2とDX2を同時に選択し、順次走査する。
On the other hand, the X address signal goes into the selected state in the order of AXl and AX2, and by line sequential scanning, TJXl, DXl, and U
Select X2 and DX2 simultaneously and scan sequentially.

第9図の例ではアドレス信号はAUYi t AUY2
に同じ信号を加え、ADYI t ADY2にも同じ信
号上記従来例で示したパネルは、一つの液晶層に対して
単位マトリクスを2重に構成でき、線順次走査によって
、二組の単位マトリクスのX電極を同時に選択して走査
できるため、見掛は上の走査線数が2倍になり、液晶パ
ネルの大型化が可能になる。
In the example of FIG. 9, the address signal is AUYi t AUY2
The same signal is applied to ADYI t ADY2, and the same signal is applied to ADYI t ADY2. Since the electrodes can be selected and scanned at the same time, the number of scanning lines is apparently doubled, making it possible to increase the size of the liquid crystal panel.

ところが、従来例に於いては、3重以上のマトリクス表
示パネルを電極を交叉させることなく形成することはで
きないという問題点を有している。
However, the conventional example has a problem in that a matrix display panel with three or more layers cannot be formed without intersecting the electrodes.

本発明の目的は、上記欠点を除去し、電極を交叉すせる
ことなくn重(n重3)マトリクス液晶表示パネルを提
供することにある。
An object of the present invention is to eliminate the above drawbacks and provide an n-fold (n-fold 3) matrix liquid crystal display panel without crossing electrodes.

上記目的を達成する本発明多重マ) IJクス液晶表示
パネルの特徴とするところは、一対の基板の対向面に複
数の電極が対向するように設けられ、該基板間に液晶を
保持し、上記電極の対向部分、及びそれらの間に位置す
る液晶によって形成される表示セグメントが全体として
マトリクス状をなすものに於いて、一方の基板には、マ
トリクス状に配置されかつ各列の隣接するn行(n重3
)の表示セグメントに対向する絵素電極が異なるn本の
接続線とそれぞれ接続されるように設けられ、かつ各列
の第1行目の表示セグメントに対向する絵素電極に接続
される第1の接続線と、各列の第n行目の表示セグメン
トに対向する絵素電極に接続される第2の接続線とは、
上記各列の絵素電極の両側に並設され、各列の第2行目
、・・・・・・第。
The multilayer IJ liquid crystal display panel of the present invention that achieves the above object is characterized by having a plurality of electrodes facing each other on the opposing surfaces of a pair of substrates, holding the liquid crystal between the substrates, In cases where the display segments formed by the opposing portions of the electrodes and the liquid crystal located between them are in the form of a matrix as a whole, one substrate has n rows arranged in a matrix and adjacent to each other in each column. (n-fold 3
) are provided so that the picture element electrodes facing the display segments of the display segments are respectively connected to different n connection lines, and the first picture element electrodes facing the display segments of the first row of each column are connected to The connection line and the second connection line connected to the picture element electrode facing the nth row display segment of each column are as follows:
They are arranged in parallel on both sides of the picture element electrodes in each column, and the second row, .

1行目に対向する絵素電極に接続されるその他の接続線
は、上記第1の接続線と、上記第2の接続線と、上記各
列の絵素電極との間のスキマを利用して設けられ、他方
の基板には、上記n行の表示セグメントに対向する電極
が電気的に接続されるように設けられることにある。
The other connection lines connected to the picture element electrodes facing the first row are made by using the gaps between the first connection line, the second connection line, and the picture element electrodes of each column. The other substrate is provided with electrodes facing the n-row display segments so as to be electrically connected thereto.

以下、本発明を実施例に基づいて説明する。Hereinafter, the present invention will be explained based on examples.

第10図、第11図は本発明の一実施例となる3重マト
リクスを構成するガラス基板のパターンを示したもので
ある。
FIGS. 10 and 11 show patterns of a glass substrate constituting a triple matrix according to an embodiment of the present invention.

第10図は、一方のガラス基板に形成する電極パターン
で、行列状に配置された絵素電極24のそれぞれの列に
ついて接続線を25,26,27に示すように3本ずつ
有し、これら3本の接続線により2行おきに交互に絵素
電極24が接続されている。
FIG. 10 shows an electrode pattern formed on one glass substrate, in which each column of picture element electrodes 24 arranged in a matrix has three connection lines as shown at 25, 26, and 27. The picture element electrodes 24 are connected alternately every two rows by three connection lines.

ここで、第1の接続線25は、各列の第1行目の表示セ
グメントに対向する絵素電極24に接続され、第3の接
続線26は、各列の第2行目の表示セグメントに対向す
る絵素電極24に接続され、第2の接続線27は、各列
の第3行目の表示セグメントに対向する絵素電極24に
接続される。
Here, the first connection line 25 is connected to the pixel electrode 24 facing the display segment in the first row of each column, and the third connection line 26 is connected to the display segment in the second row of each column. The second connection line 27 is connected to the picture element electrode 24 facing the display segment in the third row of each column.

この第1の接続線25と第2の接続線27とは、各列の
絵素電極240両側に並設される。
The first connection line 25 and the second connection line 27 are arranged in parallel on both sides of the picture element electrodes 240 in each column.

また、第3の接続線26は、第1の接続線25、第2の
接続線27、各列の絵素電極24とのスキマを利用して
設けられる。
Further, the third connection line 26 is provided using the gap between the first connection line 25, the second connection line 27, and the picture element electrodes 24 of each column.

この様な構成にすることによって電極を交叉させること
なく、3重マトリクス液晶表示パネルを形成することが
できる。
With such a configuration, a triple matrix liquid crystal display panel can be formed without crossing the electrodes.

第11図は、第10図のものと対向させるもう一方のガ
ラス基板の電極パターンで、絵素電極29は各行ごとに
接続される。
FIG. 11 shows an electrode pattern of the other glass substrate facing the one shown in FIG. 10, in which picture element electrodes 29 are connected in each row.

このような電極パターンにより、2行おきの表示セグメ
ントから戒る単位マトリクスが3重に構成される。
With such an electrode pattern, a triple unit matrix is formed from display segments every two rows.

すなわち第11図で、UXl、UX2はUマトリクスの
X電極、MX? 、MX2 はMマトリクスのX電極、
DXl、DX2はDマトリクスのX電極となり、第10
図の接続線のうち第1の接続線UY1〜IJY4がUマ
トリクスのY電極、第3の接続線MY1〜MY4がMマ
トリクスのY電極、第2の接続線DY1〜DY4がDマ
トリクスのY電極となる。
That is, in FIG. 11, UXl and UX2 are the X electrodes of the U matrix, and MX? , MX2 is the X electrode of the M matrix,
DXl and DX2 become the X electrodes of the D matrix, and the 10th
Among the connection lines in the figure, the first connection lines UY1 to IJY4 are the Y electrodes of the U matrix, the third connection lines MY1 to MY4 are the Y electrodes of the M matrix, and the second connection lines DY1 to DY4 are the Y electrodes of the D matrix. becomes.

この3重マトリクスの液晶表示パネルの効果的な駆動法
は、先に示した2重マトリクスのものと同様に各単位マ
トリクスについて独立に平行して線順次走査するもので
ある。
An effective driving method for this triple-matrix liquid crystal display panel is to scan each unit matrix independently and line-sequentially in parallel, similar to the double-matrix method described above.

このような駆動法によれば、本発明の液晶表示パネル上
の単位マトリクスの数を増すほど大規模な表示が得られ
る。
According to such a driving method, as the number of unit matrices on the liquid crystal display panel of the present invention increases, a larger scale display can be obtained.

以上説明した実施例は、単位マ) IJクスを3重に構
成したものであるが、本発明では電極を交叉させること
なく4重・・−・・・n重と更に多重に単位マトリクス
を同一パネル上に構成することができる。
In the embodiment described above, the unit matrix (IJ) is configured in three layers, but in the present invention, the same unit matrix is configured in four layers, n layers, and even more multiple layers without intersecting the electrodes. Can be configured on a panel.

以上のように本発明の多重マトリクス液晶表示パネルは
、絶縁層を介して電極を交叉させることがないので、従
来の多重マトリクスと比較して、製造工程が短縮され、
歩留りが向上する。
As described above, since the multiple matrix liquid crystal display panel of the present invention does not have electrodes crossing each other through an insulating layer, the manufacturing process is shortened compared to the conventional multiple matrix.
Yield is improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図〜第3図は従来の多重マトリクス液晶パネルの電
極パターンを示す平面図およびその断面図、第4図、第
5図は本出願人が先に提案した従来例の電極パターン図
、第6図は第5図の等価回路図、第7図、第8図は駆動
回路を含む従来例の構成図及び駆動回路の説明図、第9
図は第7図の各部波形図、第10図、第11図は本発明
の一実施例の電極パターンを示す平面図である。 12.17,24,29・曲・絵素電極、13゜25.
26,27・・・・・・接続線、2o・・−・・・表示
セグメント。
1 to 3 are plan views and cross-sectional views showing electrode patterns of a conventional multi-matrix liquid crystal panel; FIGS. 4 and 5 are diagrams of electrode patterns of a conventional example previously proposed by the applicant; 6 is an equivalent circuit diagram of FIG. 5, FIGS. 7 and 8 are a conventional configuration diagram including a drive circuit, and an explanatory diagram of the drive circuit.
The figure is a waveform diagram of each part of FIG. 7, and FIGS. 10 and 11 are plan views showing electrode patterns of one embodiment of the present invention. 12.17,24,29・Song・Picture element electrode, 13°25.
26, 27... Connection line, 2o... Display segment.

Claims (1)

【特許請求の範囲】 1一対の基板の対向面に複数の電極が対向するように設
けられ、該基板間に液晶を保持し、上記電極の対向部分
、及びそれらの間に位置する液晶によって形成される表
示セグメントが全体としてマトリクス状をなすものに於
いて、一方の基板には、マトリクス状に配置されかつ各
列の隣接するn行(n≧3)の表示セグメントに対向す
る絵素電極が異なるn本の接続線とそれぞれ接続される
ように設けられ、かつ各列の第1行目の表示セグメント
に対向する絵素電極に接続される第1の接続線と、各列
の第n行目の表示セグメントに対する絵素電極に接続さ
れる第2の接続線とは、上記各列の絵素電極の両側に並
設され、各列の第2行目、・・・・・・第n−i行目に
対向する絵素電極に接続されるその他の接続線は、上記
第1の接続線と、上記第2の接続線と、上記各列の絵素
電極との間のスキマを利用して設けられ、他方の基板に
は上記n行の表示セグメントに対向する電極が電気的に
接続されるように設けられることを特徴とする多重マト
リクス液晶表示パネル。 2、特許請求の範囲第1項に於いて、各列の絵素電極が
上記界なるn(n≧3)本の接続線によりn−1個目お
きに交互に接続されることを特徴とする多重マトリクス
液晶表示パネル。
[Claims] A plurality of electrodes are provided to face each other on opposing surfaces of a pair of substrates, a liquid crystal is held between the substrates, and the liquid crystal is formed by the opposing portions of the electrodes and the liquid crystal located between them. When the display segments to be displayed are in the form of a matrix as a whole, one substrate has pixel electrodes arranged in a matrix and facing n rows (n≧3) of adjacent display segments in each column. A first connection line provided to be connected to each of n different connection lines and connected to a picture element electrode facing the display segment in the first row of each column; The second connection lines connected to the picture element electrodes for the eye display segments are arranged in parallel on both sides of the picture element electrodes in each column, and are connected to the second row of each column, . . . - The other connection lines connected to the picture element electrodes facing the i-th row utilize the gaps between the first connection line, the second connection line, and the picture element electrodes of each column. A multi-matrix liquid crystal display panel, characterized in that the other substrate is provided with electrodes facing the n-row display segments so as to be electrically connected thereto. 2. Claim 1 is characterized in that the picture element electrodes in each column are alternately connected every n-1 by n (n≧3) connection lines as defined above. Multi-matrix liquid crystal display panel.
JP51010386A 1976-02-04 1976-02-04 Multiple matrix liquid crystal display panel Expired JPS5838800B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51010386A JPS5838800B2 (en) 1976-02-04 1976-02-04 Multiple matrix liquid crystal display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51010386A JPS5838800B2 (en) 1976-02-04 1976-02-04 Multiple matrix liquid crystal display panel

Publications (2)

Publication Number Publication Date
JPS5294797A JPS5294797A (en) 1977-08-09
JPS5838800B2 true JPS5838800B2 (en) 1983-08-25

Family

ID=11748667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51010386A Expired JPS5838800B2 (en) 1976-02-04 1976-02-04 Multiple matrix liquid crystal display panel

Country Status (1)

Country Link
JP (1) JPS5838800B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5822750B2 (en) * 1976-03-24 1983-05-11 株式会社日立製作所 lcd matrix panel

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5252389A (en) * 1975-10-24 1977-04-27 Hitachi Ltd Liquid crystal matrix panel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5252389A (en) * 1975-10-24 1977-04-27 Hitachi Ltd Liquid crystal matrix panel

Also Published As

Publication number Publication date
JPS5294797A (en) 1977-08-09

Similar Documents

Publication Publication Date Title
US3982239A (en) Saturation drive arrangements for optically bistable displays
JPS6321005Y2 (en)
GB2139795A (en) Method of driving liquid crystal matrix display
JPH05216441A (en) Horizontal scanning circuit with function for eliminating fixed duplicate pattern
JP2002032051A (en) Display device and its driving method, and portable terminal
JPS62119574A (en) Electro-optic display screen using control transistor
CN105609070A (en) Display apparatus and driving method thereof
JPH11119193A (en) Liquid crystal display device
US4233602A (en) Multi-matrix display system having matrix display panel with uncrossed connections on substrates
JPH0614154B2 (en) LCD matrix panel
JPS5838800B2 (en) Multiple matrix liquid crystal display panel
JPS61267782A (en) Display element
JPS599069B2 (en) Driving method of multiple matrix liquid crystal panel
JPS60207118A (en) Matrix type full-color liquid crystal display panel
JPH11271789A (en) Liquid crystal display device
JPS61272724A (en) Liquid crystal display device
JPH06308454A (en) Liquid crystal display device
JPS6120091A (en) Image display unit
JPS6026934A (en) Liquid crystal display device
JPS63241524A (en) Liquid crystal display
JPH05173188A (en) Thin film transistor panel
JPH01253791A (en) Liquid crystal display panel
KR100366749B1 (en) Color liquid crystal display panel and color liquid crystal display device
JPS5848909B2 (en) liquid crystal matrix display device
JPH0527218A (en) Liquid crystal display device