JPS5837995A - 電子回路の実装構造 - Google Patents
電子回路の実装構造Info
- Publication number
- JPS5837995A JPS5837995A JP13582781A JP13582781A JPS5837995A JP S5837995 A JPS5837995 A JP S5837995A JP 13582781 A JP13582781 A JP 13582781A JP 13582781 A JP13582781 A JP 13582781A JP S5837995 A JPS5837995 A JP S5837995A
- Authority
- JP
- Japan
- Prior art keywords
- pack
- spring
- mounting structure
- group
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電子機器のロジック回路構造に係シ、特にＶ工
μフユニツ）相互間のケープＩｖ配線の削減を目途とし
たシェルフ構成の改曽に関する。電子機器のロジック回
路の高密度実装は、通常複数段のプリント板を書架状に
禅入可簡に形成されたユエツ）Ｆ工／Ｉ／７の裏面に単
位バックバネμを配設し、かつ該ユニットシェルフを重
畳してなるロッカー篇体内のＶ工／Ｉ／７セクシヨンで
なされる。
μフユニツ）相互間のケープＩｖ配線の削減を目途とし
たシェルフ構成の改曽に関する。電子機器のロジック回
路の高密度実装は、通常複数段のプリント板を書架状に
禅入可簡に形成されたユエツ）Ｆ工／Ｉ／７の裏面に単
位バックバネμを配設し、かつ該ユニットシェルフを重
畳してなるロッカー篇体内のＶ工／Ｉ／７セクシヨンで
なされる。
そして、一般的に前記それぞれの単位パックバネμは単
位ロジック回路群用のものであって、該パンクバネμに
ワイヤラップなどのディスクリート配線によって回路補
完がなされたのちＶ工μフの前面から高密度の電子素子
モジューμを塔載したプリント板群を装架し該パックバ
ネ！とコネクタ接続して、前記重位置シック回路相互間
の接続が形成せられる。そして、パックバネｐの多層化
が進むに伴い、／＜ツクパネル単位に取ｐ外し交換が容
易なようにパックパネル相互間の布線はすべてプリント
板の挿入側の端縁からコネクタとケープμで接続される
ようになつ九。ところが、プリント板の素子モジューμ
搭載密度の高度化に従いシェルフ曲面でパックパネル相
互を接続すべきコネクタ接続グμの本数も増えケープ／
Ｌ’実装工数を著しく増大させるという問題点が生じて
来た。
位ロジック回路群用のものであって、該パンクバネμに
ワイヤラップなどのディスクリート配線によって回路補
完がなされたのちＶ工μフの前面から高密度の電子素子
モジューμを塔載したプリント板群を装架し該パックバ
ネ！とコネクタ接続して、前記重位置シック回路相互間
の接続が形成せられる。そして、パックバネｐの多層化
が進むに伴い、／＜ツクパネル単位に取ｐ外し交換が容
易なようにパックパネル相互間の布線はすべてプリント
板の挿入側の端縁からコネクタとケープμで接続される
ようになつ九。ところが、プリント板の素子モジューμ
搭載密度の高度化に従いシェルフ曲面でパックパネル相
互を接続すべきコネクタ接続グμの本数も増えケープ／
Ｌ’実装工数を著しく増大させるという問題点が生じて
来た。
本発明は以上の問題点に対処し、Ｖ工μフ前面のコネク
タ接続を削減することによって高密度口シック回路の実
装工数を減少せしめることを目的としてなされた発明で
あって、重畳した上段および下段Ｖ工／Ｌ／７に対応し
て該Ｖ工μ７に配設されたロジック回路用上段および下
段パックバネ／Ｌ’δ隣接する下縁および上級をそれぞ
れプリント板１段分所定幅で切欠き、該切欠き部を満し
得る連結回路用パックパネルを配設すると共に、該パッ
クバネμに連結回路パターンを含んだ複数のプリント板
を保合するようにしたことを特徴とするものである。
タ接続を削減することによって高密度口シック回路の実
装工数を減少せしめることを目的としてなされた発明で
あって、重畳した上段および下段Ｖ工／Ｌ／７に対応し
て該Ｖ工μ７に配設されたロジック回路用上段および下
段パックバネ／Ｌ’δ隣接する下縁および上級をそれぞ
れプリント板１段分所定幅で切欠き、該切欠き部を満し
得る連結回路用パックパネルを配設すると共に、該パッ
クバネμに連結回路パターンを含んだ複数のプリント板
を保合するようにしたことを特徴とするものである。
以下本発明の好ましい実施例について従来の実施例と対
比して詳細に説明する。
比して詳細に説明する。
第１図、第２図および４８図は従来の電子回路の実装構
造を説明するシェルフユニットの真正面図、側断面図お
よび真正面図、第４図および第６図は本発明による実装
方法を説明する表正面図および裏正面図であって、それ
ぞれ第１図と第４図および第８図と第５図が対応するも
のである。図において、１上は上段Ｖ工〃フ、１下は下
段Ｖ工〜７．２上は本発明の上段バックバネμ、２下は
本発明の下段バッタバネ！、２住は従来の上段バ’／
り／（＄μ、２′下は従来の下段パックバネμ、８は連
結用パックパネル、４はプリント板群、６は連結用プリ
ント板群、６はディスクリート配線群。
造を説明するシェルフユニットの真正面図、側断面図お
よび真正面図、第４図および第６図は本発明による実装
方法を説明する表正面図および裏正面図であって、それ
ぞれ第１図と第４図および第８図と第５図が対応するも
のである。図において、１上は上段Ｖ工〃フ、１下は下
段Ｖ工〜７．２上は本発明の上段バックバネμ、２下は
本発明の下段バッタバネ！、２住は従来の上段バ’／
り／（＄μ、２′下は従来の下段パックバネμ、８は連
結用パックパネル、４はプリント板群、６は連結用プリ
ント板群、６はディスクリート配線群。
７はコネクタケーブル群を示したものである。
第１図から第８図に示す従来の実装方法の場合／＜ ’
、１り／＜ ＊ ／ｌ／ ｇ’上、２′下はそれぞれＶ
工ｐ）１上。
、１り／＜ ＊ ／ｌ／ ｇ’上、２′下はそれぞれＶ
工ｐ）１上。
ｌ下に装架されたプリント板群４と保合し、かつパック
バネ〃ユニッＦの裏面ａに所定のディスクリート配線群
６を施すととによって個別のロジック回路を形成しシェ
ルフユニットとして完成したものであって、該ｖｘｌｖ
フユニット相互の配線はダクを等を這わせてなされる。
バネ〃ユニッＦの裏面ａに所定のディスクリート配線群
６を施すととによって個別のロジック回路を形成しシェ
ルフユニットとして完成したものであって、該ｖｘｌｖ
フユニット相互の配線はダクを等を這わせてなされる。
これに対比し、本発明においては、パックパネルを第５
図のように相隣接する。それぞれプリンを板１段組等分
所定幅切欠いたパックバネ／ｌ／２上、２下に改造し、
切欠き部を満し得る大きさで上下のシェルフユニットの
連結回路パターンを有する連結用パックバネμ８が配設
され、該パックバネｌｖ８に第４図に示したシェルフ１
上、１下の斜線で示した部分から連結回路を補完すべき
回路パターンを含んだ連結用プリント板ｄ保合するよう
にしたものである。連結用プリント板群６は通常のプリ
ント板４の２板分の大きさを有し、パンクバネ／ｌ／２
上又は２下とパックバネ／Ｌ／８との接続を司る。
図のように相隣接する。それぞれプリンを板１段組等分
所定幅切欠いたパックバネ／ｌ／２上、２下に改造し、
切欠き部を満し得る大きさで上下のシェルフユニットの
連結回路パターンを有する連結用パックバネμ８が配設
され、該パックバネｌｖ８に第４図に示したシェルフ１
上、１下の斜線で示した部分から連結回路を補完すべき
回路パターンを含んだ連結用プリント板ｄ保合するよう
にしたものである。連結用プリント板群６は通常のプリ
ント板４の２板分の大きさを有し、パンクバネ／ｌ／２
上又は２下とパックバネ／Ｌ／８との接続を司る。
以上説明した新しい電子回路の実装構造によれば第４図
の如く第１図のようなＶ工μフユニット前面のコネクタ
配線群を排除することが可能となり電子回路実装工数を
削減し得る効果がある。
の如く第１図のようなＶ工μフユニット前面のコネクタ
配線群を排除することが可能となり電子回路実装工数を
削減し得る効果がある。
第１図、第２図および第８図は従来の回路実装構造を説
明する真正面図、側断面図および裏正面図、第４図およ
び第５図は本発明の回路実装構造を説明する表正面図お
よび裏正面図を示す。 図において、１上は上段Ｖ工μフ、ｌ下は下段Ｖ二〜フ
、２上は上段パックバネ／ｌ／、 ２下は下段パックバ
ネ〜、８は連結用パックバネμ、４はプリント板群、６
は連結用プリント板群、６はディスクリート配線、７は
コネクタケーブル群を示したものである。 と憬１− 代理人 弁理士 松 岡 朱四部−戸二−Ｑｒ山−
′＝惇、１
明する真正面図、側断面図および裏正面図、第４図およ
び第５図は本発明の回路実装構造を説明する表正面図お
よび裏正面図を示す。 図において、１上は上段Ｖ工μフ、ｌ下は下段Ｖ二〜フ
、２上は上段パックバネ／ｌ／、 ２下は下段パックバ
ネ〜、８は連結用パックバネμ、４はプリント板群、６
は連結用プリント板群、６はディスクリート配線、７は
コネクタケーブル群を示したものである。 と憬１− 代理人 弁理士 松 岡 朱四部−戸二−Ｑｒ山−
′＝惇、１
Claims (1)
- 電子機器のロジック回路実装構造において、重畳した上
段および下ｆｌｙ工μ７に対応して該Ｖ工ｐフに配設さ
れたロジック回路用上段および下段パックバネ！の隣接
する下縁および上縁をそれぞれプリント板１段分所定幅
で切欠き、該切欠き部を満し得る連結回路用パックバネ
μを配設すると共に、該バックバネμに連結回路パター
ンを含んだ複数のプリント板を停会するようにしたこと
を特徴とする電子回路の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13582781A JPS5837995A (ja) | 1981-08-28 | 1981-08-28 | 電子回路の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13582781A JPS5837995A (ja) | 1981-08-28 | 1981-08-28 | 電子回路の実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5837995A true JPS5837995A (ja) | 1983-03-05 |
| JPS6248400B2 JPS6248400B2 (ja) | 1987-10-13 |
Family
ID=15160710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13582781A Granted JPS5837995A (ja) | 1981-08-28 | 1981-08-28 | 電子回路の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5837995A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01179490U (ja) * | 1988-06-08 | 1989-12-22 | ||
| US8763425B2 (en) | 2008-02-06 | 2014-07-01 | Ihi Corporation | Turbo compressor with multiple stages of compression devices |
-
1981
- 1981-08-28 JP JP13582781A patent/JPS5837995A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01179490U (ja) * | 1988-06-08 | 1989-12-22 | ||
| US8763425B2 (en) | 2008-02-06 | 2014-07-01 | Ihi Corporation | Turbo compressor with multiple stages of compression devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6248400B2 (ja) | 1987-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5130894A (en) | Three-dimensional circuit modules | |
| US2951184A (en) | Printed wiring assembly | |
| EP0339154B1 (en) | Memory card | |
| JPS6115395A (ja) | 半導体チツプ用モジユ−ル | |
| JPS5837995A (ja) | 電子回路の実装構造 | |
| US3260982A (en) | Flat cable strain relief | |
| JPH08213777A (ja) | 電子回路基板用ラック | |
| EP0238915B1 (de) | Verbindungs- und Schaltungsanordnung | |
| JP3067385B2 (ja) | 多層印刷配線基板の配線構造 | |
| CN2428942Y (zh) | 印刷电路板组件 | |
| JPS59141294A (ja) | プリント板間のフラツトケ−ブル接続方法 | |
| JPH0622007B2 (ja) | バスを２つ含む情報システムアーキテクチャ | |
| JPH05335761A (ja) | プリント板ユニット挿抜構造 | |
| JPH06333662A (ja) | 多品種対応熱圧着接続方法 | |
| JPS60127797A (ja) | 多層プリント配線基板 | |
| JPS62265797A (ja) | バツクボ−ド構造 | |
| JPH034068Y2 (ja) | ||
| JPS5911694A (ja) | カ−ドフレ−ム | |
| JP2608915B2 (ja) | Ｉｃ実装装置 | |
| JPS62135216A (ja) | 床下ケ−ブル配線方法 | |
| JPS6147687A (ja) | プリント配線板の実装方法 | |
| JPS62122197A (ja) | 多層プリント配線板 | |
| JPS6074366A (ja) | 電源供給構造 | |
| JPS60202992A (ja) | 電子回路実装方法 | |
| JPS5833898A (ja) | シエルフユニツトのプリント板ガイドレ−ルの構造 |