JPS5837561B2 - Simple predictive control device - Google Patents

Simple predictive control device

Info

Publication number
JPS5837561B2
JPS5837561B2 JP3664777A JP3664777A JPS5837561B2 JP S5837561 B2 JPS5837561 B2 JP S5837561B2 JP 3664777 A JP3664777 A JP 3664777A JP 3664777 A JP3664777 A JP 3664777A JP S5837561 B2 JPS5837561 B2 JP S5837561B2
Authority
JP
Japan
Prior art keywords
output
switching
calculation circuit
deviation
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3664777A
Other languages
Japanese (ja)
Other versions
JPS53122068A (en
Inventor
良一 村田
敏勝 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Priority to JP3664777A priority Critical patent/JPS5837561B2/en
Publication of JPS53122068A publication Critical patent/JPS53122068A/en
Publication of JPS5837561B2 publication Critical patent/JPS5837561B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Feedback Control In General (AREA)

Description

【発明の詳細な説明】 この発明は、系の状態変化の大小によってそれぞれの制
御に有利な2つの操作量演算回路を用いて、この状態変
化の大小に応じてその切換を自動的に判定して安定した
制御を行なう制御装置において、2つの操作量演算回路
の切換の実行の基準となる切換偏差を系の変化の状況に
応じて変えるとともに、切換に際して操作量のリセット
機能を付加した簡易予測制御装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention uses two manipulated variable calculation circuits that are advantageous for control depending on the magnitude of a change in the state of the system, and automatically determines switching depending on the magnitude of the change in state. In a control device that performs stable control, the switching deviation, which is the standard for switching between the two manipulated variable calculation circuits, is changed according to the change in the system, and a simple prediction function is added that resets the manipulated variable at the time of switching. Regarding a control device.

第1図は従来の簡易予測制御装置を示すブロック図であ
る。
FIG. 1 is a block diagram showing a conventional simple predictive control device.

この第1図における1は制御対象である。1 in FIG. 1 is a controlled object.

この制御対象1の状態量の将来(リード・タイムをII
−J t s lは整数、Jtは離散時間系のタイム・
ステップ巾)生じるべき値を予測装置2を用いて予測し
て、予測値2aを得る。
The future state quantity of this controlled object 1 (lead time is II
−J t s l is an integer, Jt is the time value in the discrete time system.
Step width) A predicted value 2a is obtained by predicting the value to be generated using the prediction device 2.

この予測値2aと目標値発生器3から出力さる目標値3
aとの差、すなわち、リード・タイムit−At先の制
御偏差4aを減算器4によって求める。
This predicted value 2a and the target value 3 output from the target value generator 3
The subtractor 4 calculates the difference from the lead time it-At, that is, the control deviation 4a ahead of the lead time it-At.

この結果、制御偏差4aが零となるような操作量6aを
係数器5、積分器6を用いて求める。
As a result, the manipulated variable 6a that makes the control deviation 4a zero is determined using the coefficient unit 5 and the integrator 6.

また、予測の精度を上げるために、パルス巾n−1t,
パルス間隔A−Ji(n<A?)のパルスを発生するパ
ルス発生器7および掛算器8を用いて、リード・タイム
II−At時間のうち、n−1t時間だけ操作量6aを
変えるようにしている。
In addition, in order to improve the accuracy of prediction, the pulse width n-1t,
Using a pulse generator 7 that generates pulses with a pulse interval A-Ji (n<A?) and a multiplier 8, the manipulated variable 6a is changed by n-1t time out of the lead time II-At time. ing.

このような従来の簡易予測制御装置は常に操作量が変化
する場合に比べて、予測の精度がよい。
Such a conventional simple predictive control device has better prediction accuracy than a case where the manipulated variable constantly changes.

すなわち、ある時点において、リード・タイムl・At
時間先の状態量を予測する場合、先の時点までにどのよ
うに操作量が変化するのか、全く分らないときより、操
作量が一定で動力)ないときの方が予測の精度がよい。
That is, at a certain point in time, the lead time l At
When predicting a state quantity in the future, prediction accuracy is better when the manipulated variable is constant and there is no power than when it is completely unknown how the manipulated variable will change up to the next point in time.

また、目標値3aや外乱Aの大きいときには、精度のよ
い予測側を用いて奨来生ずると考えられる制御偏差4a
(予測値)を零にするような操作量6aを制御対象1に
印加するものであるから、現実にTJsp偏差が生じて
から制御動作を開始する古典的フィードバック制御に比
べて格段に制御性が向上する。
In addition, when the target value 3a or the disturbance A is large, the control deviation 4a that is thought to occur by using a highly accurate prediction side
Since the operation amount 6a that makes the (predicted value) zero is applied to the controlled object 1, the controllability is much better than the classical feedback control, which starts the control operation after the TJsp deviation actually occurs. improves.

しかし、その反面、極く微少な外乱Aが加わった場合や
整定状態近傍に達した場合に,少しの制御偏差でも生じ
れば、敏感な制御動作が間歇的(リードタイムl・At
時間のうち,n−At時間だけ操作量の変更を行なうこ
と)に行なわれるため、操作量や制御量1aが若干振動
的になることがある。
However, on the other hand, if even a small control deviation occurs when an extremely small disturbance A is added or when a stable state is reached, sensitive control operations may become intermittent (lead time l・At
Since the operation amount is changed for n-At time), the operation amount and the control amount 1a may become slightly oscillatory.

一方、微小変動、整定状態に重きを置き、制御系の感度
を下げると、大きな外乱が加わた場合などに、制御性が
悪くなると云う欠点を有する。
On the other hand, if the sensitivity of the control system is lowered by placing emphasis on minute fluctuations and a stable state, there is a drawback that controllability deteriorates when a large disturbance is applied.

このような欠点を改善するために、大きな外乱、目標値
変化に対して有効な第1図に示すごとき予測制御系と微
少変動整定状態に対して安定な制御回路とを切換論理演
算回路を用いて自動的に切り換え、変動幅の大小によっ
てそれぞれの操作量演算回路の利点を引き出す方策も考
えられる。
In order to improve these drawbacks, a logic operation circuit is used to switch between the predictive control system shown in Figure 1, which is effective against large disturbances and target value changes, and the control circuit that is stable against small fluctuations in the settled state. It is also conceivable to automatically switch between the two and bring out the advantages of each manipulated variable calculation circuit depending on the magnitude of the fluctuation range.

この場合における上記自動切換は制御偏差の予測値と予
め設定した切換偏差との大小を比較することによって行
なうが、ゲインの高い予測制御系を用いるとき、制御対
象のレベルが変わって、一巡ゲインが高くなり、制御系
に振動が生じたり、あるいは予測装置で考慮されていな
かった何等力)の擾乱が加わって予測がうまく行かない
で、操作信号が急に大きくなったりすることが場合によ
ってあり得る。
In this case, the above automatic switching is performed by comparing the predicted value of the control deviation with a preset switching deviation, but when using a predictive control system with a high gain, the level of the controlled object changes and the round-trip gain changes. In some cases, the prediction may not go well due to vibrations in the control system, or disturbances (such as some force not taken into account by the prediction device) may cause the operation signal to suddenly increase. .

まγこ、このような予測制御系の大きな外乱に対する大
きな優越性を発揮できるのは、予測制御系で求められる
操作量の可動範囲が制限されていない場合、あるいは制
限されてはいるが、制限値を越えることのない場合であ
る。
However, the predictive control system can exhibit great superiority against large disturbances if the range of movement of the manipulated variable required by the predictive control system is not limited, or if it is limited but not restricted. This is a case where the value is not exceeded.

この発明は、上記従来の欠点を除去するためになされた
もので、制御対象の制御量、操作信号および外乱の各信
号を入力して予測リード・タイム13−1t先(Ilは
整数、Atは離時間系タイム・ステップ巾)の制御量の
予測値を出力する予測装置と、予測リード・タイム!!
−At先の目標値と制御量の予測値とによる制御偏差の
予測値の変動の大きいときに使用されこの制御偏差の予
測値の定数倍された値を上記予測リード・タイムl−A
tのうちn−jt時間( n<A )だけ積分して上記
操作信号の変更を行ないかつその他の時間では操作信号
を変えずに保持するゲインの大きい第1の操作量演算回
路と、上記制御偏差の予測値の変動の小さいときに使用
されこの制御偏差の予測値に比例積分動作を加えて常に
操作信号の量を変更することにより制御動作の間歇性を
除去するゲインの小さい第2の操作量演算回路と、上記
制御偏差の予測値の絶対値と予め設定しに切換偏差との
差を指標として上記第1の操作量演算回路と第2の操作
量演算回路のいずれを使用するかを自動判定しかつ誤動
作防止のために上記リード・タイムl・jj1時間過去
の判定結果とのつき合ゎせを行なうとともに2度同じ結
果が続けば第1または第2の操作量演算回路のいずれを
使用するかの切換の実行を行なう切換論理演算回路と、
I!−At時間のサンプリング周期ごとにサンプリング
して上記操作信号が可動範囲の両端にきたとき異常が生
じたとして判定するとともにこの異常が2度続いたとき
のみ上記切換偏差の値を大きくしかつ異常が生じていな
いときには切換偏差を小さくする切換偏差演算回路と、
上記第1の操作量演算回路および第2の操作量演算回路
の切換時に上記操作信号を11#t時間過去の値と現在
の値との平均値にリセットする操作信号リセット回路を
よりなることを要旨とすることにより、古典的なフィー
ドバック制御に比べて飛躍的に制御性を向上させること
ができるとともに、外乱変化の微小な場合や整定状態に
充分近付いに場合に安定な匍脚を行なうことができる効
果に加えて、異常状態が生じても両操作量演算回路の切
換により脱することができ、しかも、この切換時に可動
範囲の端にある操作信号をリセットして安定化を計り、
制御精度の向上を期する簡易予測制御装置を提供するこ
とを目的とする。
This invention was made in order to eliminate the above-mentioned drawbacks of the conventional technology, and the control amount of the controlled object, the operation signal, and the disturbance signals are inputted to predict the predicted lead time 13-1t ahead (Il is an integer, At is A prediction device that outputs the predicted value of the controlled variable (separated time system time step width) and predicted lead time! !
- At is used when the predicted value of the control deviation due to the target value ahead and the predicted value of the controlled variable has a large variation, and the value obtained by multiplying the predicted value of the control deviation by a constant is used as the predicted lead time l-A.
a first manipulated variable calculation circuit with a large gain that changes the operation signal by integrating for n-jt time (n<A) out of t, and holds the operation signal unchanged at other times; A second operation with a small gain that is used when the fluctuation of the predicted value of the deviation is small and removes the intermittent nature of the control operation by adding a proportional-integral operation to the predicted value of the control deviation and constantly changing the amount of the operation signal. and determining which of the first manipulated variable calculation circuit and second manipulated variable calculation circuit to use, using the difference between the absolute value of the predicted value of the control deviation and the preset switching deviation as an index. In order to perform automatic judgment and prevent malfunction, it compares the judgment results with those of the past lead time l/jj 1 hour, and if the same result continues twice, either the first or second manipulated variable calculation circuit is activated. a switching logic operation circuit that executes switching of whether to use or not;
I! - When the operation signal reaches both ends of the movable range by sampling every sampling period of -At time, it is determined that an abnormality has occurred, and only when this abnormality continues twice, the value of the switching deviation is increased and the abnormality is detected. A switching deviation calculation circuit that reduces switching deviation when no switching deviation occurs;
The operation signal reset circuit includes an operation signal reset circuit that resets the operation signal to an average value of a value past 11 #t times and a current value when switching between the first operation amount calculation circuit and the second operation amount calculation circuit. By using this method, controllability can be dramatically improved compared to classical feedback control, and stable swinging can be performed when the disturbance change is small or when the stable state is sufficiently approached. In addition to the effects that can be achieved, even if an abnormal condition occurs, it can be overcome by switching between the two manipulated variable calculation circuits, and at the time of this switching, the operation signal at the end of the movable range is reset and stabilized.
The purpose of the present invention is to provide a simple predictive control device that aims to improve control accuracy.

次に、図面に基づきこの発明の簡易予測制御装置の実施
例について説明する。
Next, an embodiment of the simple predictive control device of the present invention will be described based on the drawings.

第2図はその一実施例を示すブロック図である。FIG. 2 is a block diagram showing one embodiment thereof.

この第2図の11は制御対象である。Reference numeral 11 in FIG. 2 is the object to be controlled.

この制御対象11には外乱源12よりの外乱に12aを
受けたときの将来(リード・タイムをl−At,Itは
整数.Jtは離散時間系タイム・ステップ巾とする)の
制御量を予測装置13によって予測するようになってい
る。
This controlled object 11 predicts the control amount in the future (lead time is l-At, It is an integer, Jt is the time step width in the discrete time system) when it receives a disturbance 12a from the disturbance source 12. The prediction is made by the device 13.

この予測装置13には、予測に必要な情報、すなわち、
外乱源12からの外乱12a(現在制御対象11に印加
されている外乱信号または将来印加される予定の先行信
号を含む)、制御対象11の現在の状態を検出した制御
量11aの検出信号11bおよびリミッタ14で発生し
た操作量の操作信号14aが導入されるようになってい
る。
This prediction device 13 includes information necessary for prediction, that is,
A disturbance 12a from the disturbance source 12 (including a disturbance signal currently applied to the controlled object 11 or a preceding signal scheduled to be applied in the future), a detection signal 11b of the controlled variable 11a that detects the current state of the controlled object 11, and An operation signal 14a of the operation amount generated by the limiter 14 is introduced.

この予測装置13の出力信号、すなわち、予測値13a
は符号変換器15に導き、そこで符号変換した後、加算
器16の第1の入力端に加えられるようになっている。
The output signal of this prediction device 13, that is, the predicted value 13a
is led to a code converter 15 where the code is converted and then added to a first input terminal of an adder 16.

加算器16の他方の入力端には目標値先行発生器17か
らリード・タイムl・At先の目標値17aが導入され
るようになっている。
The other input terminal of the adder 16 receives a target value 17a ahead of the lead time l·At from the target value advance generator 17.

したがって、加算器16は符号変換器15の出力と、リ
ード・タイムIl−1t先の目標値17aとを加算する
Therefore, the adder 16 adds the output of the code converter 15 and the target value 17a ahead of the lead time Il-1t.

すなわち、リード・タイム13−it先の目標値17a
と制御量11aの予測値13aとの制御偏差の予測値を
算出するようになっている。
In other words, the target value 17a ahead of lead time 13-it
A predicted value of the control deviation between the predicted value 13a of the control amount 11a and the predicted value 13a of the controlled amount 11a is calculated.

加算器16の出力16aは2つのスイッチ18.19の
各固定端子aおよび絶対値演算増幅器20の入力端に送
出するようになっている。
The output 16a of the adder 16 is sent to each fixed terminal a of two switches 18, 19 and to the input of an absolute value operational amplifier 20.

上記スイッチ18.19はそれぞれ固定端子a,bおよ
び可動端子Cを有しており、各スイッチ18.19の固
定端子bは零設定器21Aの出力端に接続されている。
The switches 18, 19 each have fixed terminals a, b and a movable terminal C, and the fixed terminal b of each switch 18, 19 is connected to the output end of the zero setter 21A.

この零設定器21Aは「O」なる値を発生するものであ
る。
This zero setter 21A generates the value "O".

まだ、スイッチ18の可動端子CはR−Sフリップ・フ
ロップ回路21(以下FFと略称する)の出力21aに
より切換制御されるようになっている。
Still, the movable terminal C of the switch 18 is controlled by the output 21a of the R-S flip-flop circuit 21 (hereinafter abbreviated as FF).

このFF 21からは出力2lbも否定要素22に送出
されるようになっている。
An output of 2 lb is also sent from this FF 21 to the negative element 22.

この否定要素22の出力22aは上記スイッチ19の可
動端子Cの開閉制御を行なうようになっている。
The output 22a of this negative element 22 is adapted to control the opening and closing of the movable terminal C of the switch 19.

スイッチ18の可動端子Cは掛算器23の一方の入力端
に接続されている。
A movable terminal C of the switch 18 is connected to one input end of the multiplier 23.

この掛算器23の他方の入力端には加算器24の出力も
導入されるようになっている。
The output of the adder 24 is also introduced into the other input terminal of the multiplier 23.

加算器24の一方の入力端には、パルス発生器25の出
刃端が接続されている。
A cutting end of a pulse generator 25 is connected to one input end of the adder 24 .

加算器24の他方の入力端にはパルス発生器26の出力
端が接続されている。
The output end of the pulse generator 26 is connected to the other input end of the adder 24 .

パルス発生器25の出力25a ,25bはそれぞれ後
述するスイッチ27.28に送出するようになっている
Outputs 25a and 25b of the pulse generator 25 are sent to switches 27 and 28, respectively, which will be described later.

パルス発生器25は高さ1、パルス巾Jt,パルス間隔
A−Jtのパルスを発生するものであり、また、パルス
発生器26は高さ1、パルス巾(n−1)Jt,パルス
間隔II−Atのパルスを発生するものである。
The pulse generator 25 generates pulses with a height of 1, a pulse width Jt, and a pulse interval A-Jt, and a pulse generator 26 has a height of 1, a pulse width (n-1) Jt, and a pulse interval II. -At pulse is generated.

このパルス発生器26のパルスの立ち上がりはパルス発
生器25のパルスの立ち上がりに対してJtだけ遅れて
いるものである。
The rising edge of the pulse from the pulse generator 26 lags behind the rising edge of the pulse from the pulse generator 25 by Jt.

上記掛算回路23の出力端は係数器29を通してリミツ
タ付加算積分器30の一方の入力端に接続されている。
The output terminal of the multiplication circuit 23 is connected through a coefficient multiplier 29 to one input terminal of a limiter addition integrator 30.

一方、スイッチ19の可動端子Cは係数器31および3
2を通してリミッタ付加算積分器30の他方の入力端に
接続されている。
On the other hand, the movable terminal C of the switch 19 is connected to the coefficient multipliers 31 and 3.
2 to the other input terminal of the limiter addition integrator 30.

リミツタ付加算積沙器30の出力端は加算器33の一方
の入力端に接続されており、この加算器33の他方の入
力端には係数器31の出力端が接続されている。
The output terminal of the limiter addition multiplier 30 is connected to one input terminal of an adder 33, and the output terminal of the coefficient multiplier 31 is connected to the other input terminal of the adder 33.

加算器33の出力33aは上記リミツタ14の入力端に
送出するようになっている。
The output 33a of the adder 33 is sent to the input terminal of the limiter 14.

このリミツタ14は加算器33の出力33aに上限リミ
ットを付して操作信号14aを上述したように、制御対
象11および予測装置13に送出するようになっている
This limiter 14 attaches an upper limit to the output 33a of the adder 33 and sends an operation signal 14a to the controlled object 11 and the prediction device 13 as described above.

力)クシで、点線で包囲して示すごとく、掛算器23、
係数器29、リミッタ付加算積分器30、加算器33、
リミツタ14、パルス発生器25.26、加算器24と
により、第1の操作量演算回路OP1が構成されている
force) As shown by enclosing the dotted line with a comb, the multiplier 23,
Coefficient unit 29, limiter addition integrator 30, adder 33,
The limiter 14, the pulse generators 25 and 26, and the adder 24 constitute a first manipulated variable calculation circuit OP1.

また、一点鎖線で包囲して示すごとく、係数器31,3
2、リミツタ付加算積分器30、加算器33、リミツタ
14とにより第2の操作量演算回路OP2が構成されて
いる。
Also, as shown surrounded by a dashed line, coefficient units 31 and 3
2. Limiter addition integrator 30, adder 33, and limiter 14 constitute a second manipulated variable calculation circuit OP2.

なお、上記係数器29は設定倍率klを有しており、係
数器31は設定倍率kpを有しているものであり、制御
対象11に供給される操作信号14aが増大するとき、
制御量が増大ならば、正の値を、そして、減少ならば負
の値の設定倍率を有するものである。
Note that the coefficient multiplier 29 has a set magnification kl, and the coefficient multiplier 31 has a set multiplier kp, and when the operation signal 14a supplied to the controlled object 11 increases,
If the control amount increases, it has a positive value, and if it decreases, it has a negative value.

上述のごとく、制御偏差の予測値力)ら操作信号14a
を作る回路には、 (a)、加算器16−スイッチ18一掛算器23、パル
ス発生器25 .26−加算器24一掛算器23一係数
器29−IJミツタ付加算積分器30−加算器33−I
Jミツタ14の系統と、(b)、加算器16−スイッチ
19一係数器31一係数器32−IJミツタ付加算積分
器3〇一加算器33、係数器31一加算器33−リミツ
タ14の系統、 との2系統がある(実際には、後述するごとく、この両
系統が同時に作用することはない)。
As mentioned above, the predicted value of control deviation) and the operation signal 14a
The circuit that makes the circuit includes (a) an adder 16 - a switch 18 - a multiplier 23, a pulse generator 25 . 26 - Adder 24 - Multiplier 23 - Coefficient unit 29 - IJ Mitsuta addition integrator 30 - Adder 33 - I
J Mitsuta 14 system, (b), adder 16 - switch 19 - coefficient unit 31 - coefficient unit 32 - IJ Mitsuta addition integrator 30 - adder 33, coefficient unit 31 - adder 33 - limiter 14. There are two systems;

この(a)の系統を通って一巡する場合と(b)の系統
を通って一巡する場合とがあるが、(a)の系統を(b
)の系統に比べて一巡ゲインが数倍以上大きくなるよう
に、上記設定倍率kl,kpを調整するようにしている
There are cases where the route goes through the system (a) and there are cases where the route goes through the system (b).
) The set magnifications kl and kp are adjusted so that the round-trip gain is several times larger than that of the system.

1 なお、係数器32の設定倍率〒1は正の値を与え、また
、リミツタ14の上限Ul,下限L1は換算量の可動範
囲を与えるものである。
1 The setting magnification 〒1 of the coefficient unit 32 gives a positive value, and the upper limit Ul and lower limit L1 of the limiter 14 give a movable range of the converted amount.

さて、上記絶対値演算増幅器20の出力20aは加算器
34の一方の入力端に導入され、加算器34の他方の入
力端には符号変換器35の出力が導入されるようになっ
ている。
Now, the output 20a of the absolute value operational amplifier 20 is introduced into one input terminal of the adder 34, and the output of the code converter 35 is introduced into the other input terminal of the adder 34.

この加算器34の出力34aは関数発生器36の入力端
に導入されるようになっている。
The output 34a of this adder 34 is introduced into the input terminal of a function generator 36.

この関数発生器36の関数は図に示すごとく、加算器3
4の出力34aが負ならば、「1」、また、加算器34
の出力34aが正または「O」ならば、r−IJなる関
数である。
The function of this function generator 36 is as shown in the figure.
If the output 34a of the adder 34 is negative, it is "1", and the adder 34
If the output 34a of is positive or "O", it is a function r-IJ.

この関数発生器36の出力36aは無駄時間要素37に
導入されるようになっている。
The output 36a of this function generator 36 is introduced into a dead time element 37.

この無駄時間要素37の出力y1および関数発生器36
の出力y2はそれぞれ排他的論理和要素38の一方およ
び他方の入力端に導入されるようになっている。
The output y1 of this dead time element 37 and the function generator 36
The output y2 of is introduced into one and the other input terminals of the exclusive OR element 38, respectively.

さらに、無駄時間要素3Tの出力37aおよび関数発生
器36の出力36aは加算器39の各入力端に導入され
るようになっている。
Furthermore, the output 37a of the dead time element 3T and the output 36a of the function generator 36 are introduced into respective inputs of the adder 39.

排他的論理和要素38の出力y3は否定要素40を介し
て上記スイッチ27の固定端子aに送出されるようにな
っている。
The output y3 of the exclusive OR element 38 is sent to the fixed terminal a of the switch 27 via the negation element 40.

また、加算器39の出力端は上記スイッチ28の固定端
子aに接続されている。
Further, the output terminal of the adder 39 is connected to the fixed terminal a of the switch 28.

両スイッチ27.28はそれぞれ固定端子a.bおよび
可動端子Cを有している。
Both switches 27 and 28 each have a fixed terminal a. b and a movable terminal C.

両スイッチ27.28の固定端子bは常に零を出力する
零設定器41の出力y3が導入されるようになっている
The output y3 of the zero setter 41, which always outputs zero, is introduced into the fixed terminals b of both switches 27 and 28.

スイッチ27 .28の各可動端子Cはそれぞれ先にも
触れγこように、パルス発生器25の出力25a,25
bを切換信号として切り換えられるようになっている。
Switch 27. Each of the 28 movable terminals C is connected to the output 25a, 25 of the pulse generator 25 as mentioned above.
It is possible to switch using b as a switching signal.

すなわち、パルス発生器25の出力25a,25bが「
1」ならば、両スイッチ27.28の各可動端子Cは固
定端子aと導通となり、パルス発生器25の出力25a
,25bが「0」ならば、可動端子Cと固定端子bは
それぞれ導通となるものである。
That is, the outputs 25a and 25b of the pulse generator 25 are "
1'', each movable terminal C of both switches 27 and 28 becomes electrically connected to the fixed terminal a, and the output 25a of the pulse generator 25
, 25b are "0", the movable terminal C and the fixed terminal b are electrically connected.

このスイッチ28の可動端子Cからy1がFF21の第
1人力端に送出し、スイッチ27の可動端子Cは出力y
2を第2人力端に送出するようになっている。
The movable terminal C of this switch 28 sends out y1 to the first human power end of the FF 21, and the movable terminal C of the switch 27 outputs y1.
2 is sent to the second human power end.

さらに、FF21の第3人力端には零設定器41の出力
)y3が導入されるようになっている。
Furthermore, the output y3 of the zero setter 41 is introduced into the third manual power end of the FF 21.

そして、このFF21の出力21aは上述のように、ス
イッチ18に送出され、この出力21aが「1」のとき
、スイッチ18の可動端子Cは固定端子aと導通となる
As described above, the output 21a of the FF 21 is sent to the switch 18, and when the output 21a is "1", the movable terminal C of the switch 18 is electrically connected to the fixed terminal a.

FF2’lの出力21aが「O」のとき、i スイッチ
18の可動端子Cは固定端子bと導通となるように、こ
の出力21bによりスイッチ18が切換制御されるよう
になっている。
When the output 21a of the FF 2'l is "O", the switch 18 is controlled by the output 21b so that the movable terminal C of the i switch 18 is electrically connected to the fixed terminal b.

さらに、FF21の出力21bは否定要素22で反転さ
れ、この否定要素22の出力22aが「1」のとき、冫
スイッチ19の可動端子19cは固定端子aと導通で
、否定要素22の出力22aが「0」のとき、スイッチ
19の可動端子Cは固定端子bと導通である。
Furthermore, the output 21b of the FF 21 is inverted by the negative element 22, and when the output 22a of this negative element 22 is "1", the movable terminal 19c of the switch 19 is electrically connected to the fixed terminal a, and the output 22a of the negative element 22 is At "0", the movable terminal C of the switch 19 is electrically connected to the fixed terminal b.

つまり、スイッチ18と19は逆の動作を行なうもので
ある。
In other words, switches 18 and 19 perform opposite operations.

かくして、間隔の粗い破線でi 包囲して示すごとく、
スイッチ1 8 . 1 9,絶対値演算増幅器20、
符号変換器35、加算器34、関数発生器36、無駄時
間要素37、排他的論理和要素38、加算器39、否定
要素40、零設定器41、スイッチ27.28 FF
21、否定要ア 素22とにより、切換論理演算回路S
Eが構或されている。
Thus, as shown by surrounding i with coarsely spaced dashed lines,
Switch 1 8. 1 9, absolute value operational amplifier 20,
Code converter 35, adder 34, function generator 36, dead time element 37, exclusive OR element 38, adder 39, negation element 40, zero setter 41, switch 27.28 FF
21, negation element A and 22, the switching logic operation circuit S
E is constructed.

この切換論理演算回路SEは、上記加算器16の出力端
に現われる制御偏差16aの予測値を目標として、第1
の操作量演算回路OP1または第5 2の操作量演算回
路OP2のいずれを用いるべき力)を自動判定し、かつ
予め定められた条件のもとにスイッチ18.19の切換
を実行して、第1の操作量演算回路OP1または第2の
操作量演算回路OP2を用いる力)を選択するものであ
る〇フ 次に、この発明の大きな特徴をなす切換偏差
演算回路SEEおよび切換時の操作信号リセット回路O
Lの部分の構成について述べる。
This switching logic operation circuit SE sets the predicted value of the control deviation 16a appearing at the output terminal of the adder 16 as a target, and
It automatically determines which of the operation amount calculation circuit OP1 or the fifth operation amount calculation circuit OP2 should be used, and switches the switches 18 and 19 under predetermined conditions. 〇F Next, the switching deviation calculation circuit SEE, which is a major feature of this invention, and the operation signal reset at the time of switching are selected. circuit O
The configuration of the L portion will be described.

このうち、まず、前者の切換偏差演算回路から説明する
Of these, the former switching deviation calculation circuit will be explained first.

上記リミツタ14の出力端に現われ、制御対象11およ
び予測装置13に送出される操作信号14aの一部は加
算器42の一方の入力端に送出されるようになっている
とともに、符号変換器43を通して加算器44の一方の
入力端に送出するようになっている。
A part of the operation signal 14a appearing at the output end of the limiter 14 and sent to the controlled object 11 and the prediction device 13 is sent to one input end of the adder 42, and a part of the operation signal 14a is sent to the code converter 43. The signal is sent to one input terminal of the adder 44 through the input terminal.

加算器42の他方の入力端には定数発生器45の出力が
導入されるようになっている。
The output of the constant generator 45 is introduced into the other input terminal of the adder 42.

この定数発生器45はー(U1−α)なる値を設定する
ものである。
This constant generator 45 sets a value of -(U1-α).

また、加算器44の他方の入力端には定数発生器46の
出力が導入されるようになっている。
Further, the output of the constant generator 46 is introduced to the other input terminal of the adder 44.

この定数発生器46は(’L?+α)なる値を設定する
ものである。
This constant generator 46 sets a value ('L?+α).

ここで、U1,L1.αの関係は、上記リミツタ付加算
積分器30のリミツタの上下限値(リミツタ14の上下
限値でもある)をそれぞれU1,L1とし、適当な正の
値をαとするものである。
Here, U1, L1. The relationship of α is such that the upper and lower limits of the limiter of the limiter addition integrator 30 (also the upper and lower limits of the limiter 14) are respectively U1 and L1, and a suitable positive value is α.

加算器42.44の出力はそれぞれ関数発生器47.4
8の入力端に接続されている。
The outputs of adders 42, 44 are respectively output to function generators 47, 4.
It is connected to the input terminal of 8.

この関数発生器47.48に加算器42.44の出力が
導入されると、後述する関数演算を行なった後、関数発
生器47,48の出力は加算器49に送出されるように
なっている。
When the outputs of the adders 42 and 44 are introduced into the function generators 47 and 48, the outputs of the function generators 47 and 48 are sent to the adder 49 after performing the function operation described later. There is.

関数発生器47.48はいずれも、入力が「負」または
「0」ならば、出力は「O」、入力が「正」ならば、出
力が「1」なる関数である。
Each of the function generators 47 and 48 is a function whose output is "O" if the input is "negative" or "0", and whose output is "1" if the input is "positive".

加算器49の出力は直接論理積要素50の第1の入力端
に送出されるようになっている。
The output of adder 49 is sent directly to a first input of AND element 50 .

また、加算器49の出力は無駄時間要素51を介して第
2の入力端に送出するようになっている。
Further, the output of the adder 49 is sent to a second input terminal via a dead time element 51.

したがって、論理積要素50は加算器49の出力と無駄
時間要素51の出力との論理積をとるもので、この論理
積要素50の内容は上述の2つの入力がともに「1」で
あるとき、出力が「1」となり、いずれか一方が「O」
のときおよび両者が「O」のときは出力は「0」となる
ものである。
Therefore, the AND element 50 takes the AND of the output of the adder 49 and the output of the dead time element 51, and the contents of this AND element 50 are as follows: When the above two inputs are both "1", The output becomes "1" and one of them becomes "O"
When , and when both are "O", the output is "0".

この論理積要素50の出力端はスイッチ52の固定端子
aに接続されている。
The output end of this AND element 50 is connected to a fixed terminal a of a switch 52.

このスイッチ52は固定端子a,bgよび可動端子Cを
有しており、固定端子bには零設定器53の出力端が接
続されている。
This switch 52 has fixed terminals a, bg and a movable terminal C, and the output end of a zero setter 53 is connected to the fixed terminal b.

この零設定器53は「O.Jなる値を常に発生するもの
である。
This zero setter 53 always generates the value ``O.J''.

そして、スイッチ52は上述のパルス発生器25の出力
25cを切換信号として切換を行なうものであり、この
パルス発生器25の出力25aが「1」ならば、固定端
子aと可動端子Cとが導通する。
The switch 52 performs switching using the output 25c of the pulse generator 25 as a switching signal, and if the output 25a of the pulse generator 25 is "1", the fixed terminal a and the movable terminal C are electrically connected. do.

まTこ、パルス発生器25の出力25aが「0」ならば
、固定端子bと可動端子Cとが導通するように、可動端
子Cが切換制御されるようになっている。
If the output 25a of the pulse generator 25 is "0", the movable terminal C is controlled to be switched so that the fixed terminal b and the movable terminal C are electrically connected.

このスイッチ52の可動端子CはRSFF54の第1の
入力端に信号y1を送出するようになっている。
The movable terminal C of this switch 52 is configured to send a signal y1 to the first input terminal of the RSFF 54.

RSFF54の第2の入力端には上記パルス発生器25
の出力y2(出力25a〜25cと同様)が導入される
ようになっている。
The pulse generator 25 is connected to the second input terminal of the RSFF 54.
The output y2 (same as outputs 25a to 25c) is introduced.

RSFF54の第3の入力端には零設定器53の出力y
3が導入されるようになっている。
The output y of the zero setter 53 is connected to the third input terminal of the RSFF 54.
3 is about to be introduced.

RSFF54の真理値表は第3図に示されている。The truth table for RSFF 54 is shown in FIG.

RSFF54の出力は否定要素55で反転された後、加
算器56の一方の入力端に送出されるようになっている
The output of the RSFF 54 is inverted by a negation element 55 and then sent to one input terminal of an adder 56.

加算器56の他方の入力端には、定数発生器57の出力
が導入されるようになっている。
The output of the constant generator 57 is introduced into the other input terminal of the adder 56.

この定数発生器57は負の値(一r,O<r<1とする
)を発生するものである。
This constant generator 57 generates a negative value (-r, O<r<1).

加算器56の出力端はスイッチ58の固定端子aに接続
されている。
The output end of the adder 56 is connected to a fixed terminal a of a switch 58.

スイッチ58は固定端子a,bおよび可動端子Cを有し
ている。
The switch 58 has fixed terminals a, b and a movable terminal C.

このスイッチ58の固定端子bには上記零設定器53の
出力端が接続されており、可動端子Cは係数器59を介
してリミツタ付積分器60の入力端に接続されている。
The fixed terminal b of this switch 58 is connected to the output end of the zero setter 53, and the movable terminal C is connected to the input end of an integrator with limiter 60 via a coefficient unit 59.

スイッチ58は上記パルス発生器25の出力25d(出
力25a〜25cと同様)を切換信号として切換制御さ
れるようになっている。
The switch 58 is controlled by using the output 25d (same as the outputs 25a to 25c) of the pulse generator 25 as a switching signal.

すなわち、この出力25dが「1」のとき、スイッチ5
8の可動端子Cと固定端子aとが導通となり、出力25
dがrOJのとき、可動端子と固定端子bとが導通する
ように切換制御されるようになっている。
That is, when this output 25d is "1", the switch 5
8 movable terminal C and fixed terminal a become electrically connected, and the output is 25.
When d is rOJ, switching control is performed so that the movable terminal and fixed terminal b are electrically connected.

また、係数器59は設定倍率k2>Oを有するものであ
る。
Further, the coefficient unit 59 has a set magnification k2>O.

この係数器59の出力がリミツタ付積分器60に導入さ
れると、このリミツタ付積分器60はそれを積分して、
切換偏差εsetを作るようになっている。
When the output of this coefficient unit 59 is introduced into an integrator with a limiter 60, this integrator with a limiter 60 integrates it.
A switching deviation εset is created.

このリミツタ付積分器60に付されている上下限値(そ
れぞれU2,L2とする)は切換偏差εsetの可動範
囲を与えるものである。
The upper and lower limit values (U2 and L2, respectively) attached to this integrator with limiter 60 give the movable range of the switching deviation εset.

そして、切換偏差εsetは上記の切換論理演算回路S
Eにおける符号変換器35の入力端に送出するようにな
っている。
Then, the switching deviation εset is determined by the switching logic operation circuit S
The signal is sent to the input end of the code converter 35 at E.

次に、操作信号リセット回路OLの構成について説明す
る。
Next, the configuration of the operation signal reset circuit OL will be explained.

この操作信号リセット回路における無駄時間要素61の
入力端および加算器62の一方の入力端にはそれぞれリ
ミツタ14力)ら出力される操作信号14aが導入され
るようになっている。
In this operation signal reset circuit, the operation signal 14a output from the limiter 14 is introduced into the input terminal of the dead time element 61 and one input terminal of the adder 62, respectively.

加算器62の他方の入力端には無駄時間要素61の出力
が導入されるようになっている。
The output of the dead time element 61 is introduced into the other input terminal of the adder 62.

無駄時間要素61はリード・タイム11−At時間の無
駄時間を有するものである。
The dead time element 61 has a dead time of lead time 11-At time.

加算器62の出力端は係数器63を介してスイッチ64
の固定端子aに接続されている、スイッチ64は固定端
子aと可動端子bとで構成されている。
The output terminal of the adder 62 is connected to a switch 64 via a coefficient unit 63.
The switch 64, which is connected to the fixed terminal a, is composed of a fixed terminal a and a movable terminal b.

この可動端子bは上記リミツタ付加算積分器30のリセ
ット端子に接続されている。
This movable terminal b is connected to the reset terminal of the limiter addition integrator 30.

一方、上記切換論理演算回路SEの最終出力端、すなわ
ち、FF21の出力端は無駄時間要素65の入力端およ
び排他的論理和要素66の一方の入力端に接続されてい
る。
On the other hand, the final output terminal of the switching logic operation circuit SE, ie, the output terminal of the FF 21, is connected to the input terminal of the dead time element 65 and one input terminal of the exclusive OR element 66.

排他的論理和要素66の他方の入力端は無駄時間要素6
5の出力端が接続されている。
The other input terminal of the exclusive OR element 66 is the dead time element 6
The output end of 5 is connected.

この排他的論理和要素66の出力で上記スイッチ64を
オン,オフ制御するようになっている。
The output of this exclusive OR element 66 turns on and off the switch 64.

上記無駄時間要素65はJtなる時間の無駄時間を有す
るものである。
The dead time element 65 has a dead time of Jt.

また、排他的論理和要素66の演算内容はFF21の出
力と無駄時間要素65の出力との2人力が等しいときに
限り、「O」を出力し、その他の場合は「1」を出力す
るものである。
Moreover, the operation content of the exclusive OR element 66 is such that it outputs "O" only when the output of the FF 21 and the output of the dead time element 65 are equal, and outputs "1" in other cases. It is.

この出力をスイッチ64の切換信号として、スイッチ6
4のオン・オフを行なうようになっている。
This output is used as a switching signal for the switch 64, and the switch 6
4 on/off.

すねわち、排他的論理和要素66の出力が「1」のとき
、スイッチ64はオンの状態となり、係数器63の値を
リミッタ付加算積分器30に伝達させるようになってい
る。
That is, when the output of the exclusive OR element 66 is "1", the switch 64 is turned on and the value of the coefficient multiplier 63 is transmitted to the limiter addition integrator 30.

このリミツタ付加積分器30はリセット機能を有するも
のを用い、スイッチ64がオンの状態のときに限り、リ
セット機能が働くようになっている。
The limiter-added integrator 30 has a reset function, and the reset function is activated only when the switch 64 is on.

次に、以上のように構成されたこの発明の簡易予測匍脚
装置の動作について説明する。
Next, the operation of the simple predictive swinging device of the present invention configured as described above will be explained.

まず、制御対象11が外乱源12力)らの外乱12aを
受けたときの制御量11aのリード・クイムl−Jt先
の予測値13a1すなわち、予測装置13の出力がリー
ド・タイム12−jt先の目標値17a1つまり、先行
目標値発生器17の出力より小さい場合、制御偏差の予
測値(すなわち、加算器16の出力16a)は正になる
First, when the controlled object 11 receives a disturbance 12a from a disturbance source 12), the predicted value 13a1 of the control amount 11a ahead of the lead time l-Jt, that is, the output of the prediction device 13 is the lead time 12-jt ahead. When the target value 17a1 is smaller than the output of the preceding target value generator 17, the predicted value of the control deviation (that is, the output 16a of the adder 16) becomes positive.

以下、説明を簡略にするため、制御偏差の予測値が正の
場合のみについて述べる。
Hereinafter, in order to simplify the explanation, only the case where the predicted value of the control deviation is positive will be described.

いま、第1の操作量演算回路OP1の使用時において、
FF21の出力21aが「1」の場合には、スイッチ1
8の可動端子Cは固定端子aと導通となっており、加算
器16の出力端が掛算器23に接続され、第1の操作量
演算回路OP1が生かされる。
Now, when using the first manipulated variable calculation circuit OP1,
When the output 21a of FF21 is "1", switch 1
The movable terminal C of 8 is electrically connected to the fixed terminal a, and the output end of the adder 16 is connected to the multiplier 23, so that the first operation amount calculation circuit OP1 is utilized.

また、このとき、FF21の出力2lbも「1」である
が、この出力2lbは否定要素22により、否定要素2
2の出力22aは「0」となるので、スイッチ19の可
動端子Cは固定端子bと導通している。
Also, at this time, the output 2lb of the FF 21 is also "1", but this output 2lb is caused by the negation element 22.
Since the output 22a of the switch 19 becomes "0", the movable terminal C of the switch 19 is electrically connected to the fixed terminal b.

したがって、零設定器21Aから「0」なる値がスイッ
チ19を通って、係数器31.32に加わるので、この
係数器31 .32の出力はいずれも零、すなわち、第
2の操作量演算回路OP2はカットされている。
Therefore, the value "0" from the zero setter 21A passes through the switch 19 and is applied to the coefficient multipliers 31.32. The outputs of 32 are all zero, that is, the second manipulated variable calculation circuit OP2 is cut off.

この状態において、加算器24の出力が「1」のとき、
掛算器23は加算器16の出力16aを受けて、加算器
24の出力「1」と掛算を行なう。
In this state, when the output of the adder 24 is "1",
The multiplier 23 receives the output 16a of the adder 16 and multiplies it with the output "1" of the adder 24.

しかし、加算器24の出力は「1」であるから、掛算器
23の出力は加算器16の出力16aの値をそのまま正
の値として出力して、係数器29に送出される。
However, since the output of the adder 24 is "1", the output of the multiplier 23 is sent to the coefficient unit 29 by directly outputting the value of the output 16a of the adder 16 as a positive value.

これにより、係数器29は設定倍率k1の正または負に
よってそれぞれ正または負の出力を出す。
As a result, the coefficient unit 29 outputs a positive or negative output depending on whether the set magnification k1 is positive or negative.

設定倍率k1が正ならば、リミツタ付加算積分器30の
出力は増加し、加算器33の出力も増大し、この加算器
33の出力はリミツタ14に導入される。
If the set magnification k1 is positive, the output of the limiter addition integrator 30 increases, the output of the adder 33 also increases, and the output of this adder 33 is introduced into the limiter 14.

このリミツタ14において、加算器33の出力が上限に
かf))らなければ、リミツタ14の出力端より出力、
すなわち、操作信号14aが増加し、制御対象11およ
び予測装置13に送出される。
In this limiter 14, if the output of the adder 33 does not reach the upper limit f)), an output from the output terminal of the limiter 14,
That is, the operation signal 14a increases and is sent to the controlled object 11 and the prediction device 13.

このため、制御対象11の制御量11aが増加する方向
に向かい、リード・タイム!l−At先の目標値に極力
一致させるように働く。
Therefore, the control amount 11a of the controlled object 11 tends to increase, leading to lead time! l-At works to match the target value as much as possible.

次に、加算器24の出力が「0」の場合について述べる
と、この加算器24の出力「0」が掛算器23に加わる
Next, describing the case where the output of the adder 24 is "0", the output "0" of the adder 24 is added to the multiplier 23.

まfこ、加算器16の出力16aがスイッチ18を通し
てこの掛算器23に加わるが、加算器24の出力が「0
」であるから、掛算器23の出力も「O」であり、係数
器29の出力も「O」となり、リミツタ付加算積分器3
0の出力はホールドされる。
The output 16a of the adder 16 is applied to the multiplier 23 through the switch 18, but the output of the adder 24 is "0".
”, the output of the multiplier 23 is also “O”, the output of the coefficient unit 29 is also “O”, and the limiter addition integrator 3
An output of 0 is held.

したがって、加算器33、リミツタ14の出力がそれぞ
れ前の状態にホールドされるので、操作信号14aは変
化しない。
Therefore, the outputs of the adder 33 and limiter 14 are held at their previous states, so the operation signal 14a does not change.

今度は、FF21の出力21a,2lbがrOJになっ
て、第2の操作量演算回路OP2を使用する場合につい
て説明する。
Next, a case will be described in which the outputs 21a and 2lb of the FF 21 become rOJ and the second manipulated variable calculation circuit OP2 is used.

この場合、FF21の出力21aが「O」となることに
より、スイッチ18の可動端子18cは固定端子18a
力)ら固定端子18bに切り換わる。
In this case, since the output 21a of the FF 21 becomes "O", the movable terminal 18c of the switch 18 becomes the fixed terminal 18a.
power) is switched to the fixed terminal 18b.

したがって、零設定器21A力)ら「O」なる値がスイ
ッチ18を通して掛算器23に加わるので、この掛算器
23の出力はrOJとなり、係数器29の出力も「O」
となる。
Therefore, the value "O" from the zero setter 21A is applied to the multiplier 23 through the switch 18, so the output of the multiplier 23 becomes rOJ, and the output of the coefficient multiplier 29 also becomes "O".
becomes.

このため、実質的に第1の掛算量演算回路OP1はカッ
トされる。
Therefore, the first multiplication amount calculation circuit OP1 is substantially cut off.

一方FF21の出力21bも「0」であるが、この出力
2lbは否定要素22で反転され、否定要素22の出力
22aは「1」となる。
On the other hand, the output 21b of the FF 21 is also "0", but this output 2lb is inverted by the negation element 22, and the output 22a of the negation element 22 becomes "1".

これにより、スイッチ19の可動端子Cは固定端子bか
ら固定端子aに切り換わる。
As a result, the movable terminal C of the switch 19 is switched from the fixed terminal b to the fixed terminal a.

その結果、加算器16の出力16aがスイッチ19を通
して係数器31に入力される。
As a result, the output 16a of the adder 16 is input to the coefficient multiplier 31 through the switch 19.

しγこがって、前述と同様にして、加算器16の出力1
6a、すなわち、制御偏差の予測値が正であると、係数
器31の出力はその設定倍率kpの正または負によって
、それぞれ正または負の値となる。
Then, in the same manner as described above, the output 1 of the adder 16 is
6a, that is, when the predicted value of the control deviation is positive, the output of the coefficient multiplier 31 becomes a positive or negative value depending on whether the setting magnification kp is positive or negative, respectively.

いま、この設定倍率kpが正であるとすると、係数器3
1の出力が正となり、リミッタ付加算積分器30、加算
器33の出力が増加する。
Now, if this set magnification kp is positive, the coefficient unit 3
1 becomes positive, and the outputs of the limiter addition integrator 30 and the adder 33 increase.

そして、加算器33の出力33aがリミツタ14に入る
と,リミツタ14の上限にかからなければ、リミッタ1
4の出力、すなわち、操作信号14aが増大し、制御対
象11の制御量11aをリード・タイムl・,{1先に
目標値とほぼ一致させる。
Then, when the output 33a of the adder 33 enters the limiter 14, if it does not reach the upper limit of the limiter 14, the limiter 1
4, that is, the operation signal 14a increases, and the control amount 11a of the controlled object 11 is made to almost match the target value after a lead time l·,{1.

次に、上記スイッチ18.19の切換匍脚を行なう切換
論理演算回路SEの動作について説明する。
Next, the operation of the switching logic operation circuit SE which performs the switching operation of the switches 18 and 19 will be explained.

ここでは、まず、上記第1の操作量演算回路OP1およ
び第2の操作量演算回路OP2の切換条件を下記のごと
くに列挙し、次いで、この切換論理演算回路SEの作用
がその条件を実現するものであることを説明する。
Here, first, the switching conditions of the first manipulated variable calculation circuit OP1 and the second manipulated variable calculation circuit OP2 are listed as below, and then, the action of this switching logic calculation circuit SE realizes the conditions. Explain that it is a thing.

(切換条件1) 第1の操作量演算回路OP1と第2の操作量演算回路O
P2の切換はリード・タイムl−Jt時間のうち、最初
の1ステップだけで行ない、残り(A!−1)ステップ
では変えない。
(Switching condition 1) First manipulated variable calculation circuit OP1 and second manipulated variable calculation circuit O
The switching of P2 is performed only in the first step of the lead time l-Jt, and is not changed in the remaining (A!-1) steps.

(切換条件2) 原則として、リード・タイムII−At先の制御偏差の
予測値が予め設定した切換偏差より大きければ、第1の
操作量演算回路OP1を用い、切換偏差より小さければ
、第2の操作量演算回路OP2を用いる。
(Switching condition 2) In principle, if the predicted value of the control deviation ahead of lead time II-At is larger than the preset switching deviation, the first manipulated variable calculation circuit OP1 is used; if it is smaller than the switching deviation, the second The operation amount calculation circuit OP2 is used.

(切換条件3) ただし、第1の操作量演算回路OP1カ)ら第2の操作
量演算回路OP2へ、あるいはその逆への切換はリード
・タイム!!−At過去の信号との対照を行ない、2度
同じ切換信号が続いγこときに限り、実施する。
(Switching condition 3) However, switching from the first manipulated variable calculation circuit OP1 to the second manipulated variable calculation circuit OP2, or vice versa, takes lead time! ! -At is compared with past signals, and is carried out only when the same switching signal continues twice.

(切換条件4) 第1の操作量演算回路OP1を使用するとき、操作量(
操作信号14aに相当)は常に変えるのではなく、リー
ド・タイムII−At時間のうち、先頭のn−Jt時間
だけとし、以後(Il−n)・At時間は一定に保持す
る。
(Switching condition 4) When using the first manipulated variable calculation circuit OP1, the manipulated variable (
(corresponding to the operation signal 14a) is not always changed, but is set only for the first n-Jt time of the lead time II-At time, and thereafter (Il-n)·At time is held constant.

これは予測値の精度を上げるためである。This is to improve the accuracy of predicted values.

そして、第2の操作量演算回路OP2を使用するときは
、操作量を常に変更する。
When using the second manipulated variable calculation circuit OP2, the manipulated variable is always changed.

さて、次に、第2図の実施例における切換論理演算回路
SEの作用が上記(切換条件1)を実現するものである
ことを説明する。
Next, it will be explained that the operation of the switching logic operation circuit SE in the embodiment of FIG. 2 realizes the above (switching condition 1).

この場合、パルス発生器25の発生するパルスの1周期
分を説明すれば十分であり、この1周期中の第1ステッ
プ、すなわち、O≦t<Jtにおいては、パルス発生器
25の出力25a ,25bが「1」である。
In this case, it is sufficient to explain one period of the pulse generated by the pulse generator 25, and in the first step in this one period, that is, O≦t<Jt, the output 25a of the pulse generator 25, 25b is "1".

したがって、スイッチ27.28はそれぞれ可動端子C
が固定端子aと導通となる。
Therefore, the switches 27, 28 each have a movable terminal C
is electrically connected to fixed terminal a.

これにより、絶対値演算増幅器20、符号変換器35、
加算器34、関数発生器36、無駄時間要素37、排他
的論理和要素38、加算器39、否定要素40で演算さ
れる内容(後程詳述する)をFF21の入力端(スイッ
チ28の出力y1が導入)、第2の入力端(スイッチ2
7の出力y2が導入)に接続し、第3図(FF21の入
出力関係を示す図)および第4図(排他的論理和要素3
8の真理値表を示す)に示す論理にしたがって切換を行
なう。
As a result, the absolute value operational amplifier 20, the sign converter 35,
The contents calculated by the adder 34, the function generator 36, the dead time element 37, the exclusive OR element 38, the adder 39, and the negation element 40 (described in detail later) are input to the input terminal of the FF 21 (the output y1 of the switch 28). is introduced), the second input end (switch 2
3 (a diagram showing the input/output relationship of FF21) and FIG. 4 (exclusive OR element 3
The switching is performed according to the logic shown in the truth table of No. 8).

一方、リード・タイム13−At時間中の第2ステップ
以降、すなわち、At≦t<ll−1tにおいては、パ
ルス発生器25の出力25a,25bは「O」であるの
で、スイッチ27.28の各可動端子Cはそれぞれ固定
端子bと導通となる。
On the other hand, after the second step during the lead time 13-At, that is, when At≦t<ll-1t, the outputs 25a and 25b of the pulse generator 25 are "O", so the switches 27 and 28 are Each movable terminal C is electrically connected to the fixed terminal b.

したがって、このスイッチ27 .28は零設定器41
からの「O」の値をFF21の第1の入力端ないし第3
の入力端にそれぞれ伝達する。
Therefore, this switch 27. 28 is a zero setter 41
from the first input terminal to the third input terminal of FF21.
are transmitted to the input terminals of the respective input terminals.

このため、FF21の出力は前ステップがrOJならば
「O」、「1」ならば「1」と第1ステップ以外で第1
の操作量演算回路OP1と第2の操作量演算回路OP2
の切換が行なわれることはない。
Therefore, the output of FF21 is "O" if the previous step is rOJ, "1" if it is "1", and the output of FF21 is "1" if the previous step is rOJ.
The manipulated variable calculation circuit OP1 and the second manipulated variable calculation circuit OP2
No switching is performed.

次に、(切換条件2)および(切換条件3)をまとめて
説明す乙。
Next, I will explain (switching condition 2) and (switching condition 3) together.

ただし上記のごとク、(切換条件1)の満たされること
を確認したので、各周期の第1ステップだけを説明すれ
ば十分である。
However, since it has been confirmed that (switching condition 1) is satisfied as described above, it is sufficient to explain only the first step of each cycle.

いま、パルス発生器25の出力25a .25bは各周
期の第1ステップでは「1」であるので、スイッチ27
.28の可動端子Cはいずれも固定端子aと導通して
いる。
Now, the output 25a of the pulse generator 25. 25b is "1" in the first step of each cycle, so the switch 27
.. All of the 28 movable terminals C are electrically connected to the fixed terminal a.

この状態において、リード・タイムl−jjt過去に関
数発生器36の出力がr−IJであった場合について述
べる。
In this state, a case where the output of the function generator 36 was r-IJ after lead time l-jjt will be described.

この場合は、それ以前において、絶対値演算増幅器20
で求めた制御偏差の予測値(すなわち、加算器16の出
力16a)の絶対値(出力20a)が符号変換器35の
入力よりも大きく、加算器34の出力34aの出力が正
、関数発生器3Tの出力が「−1」であった場合であり
、無駄時間要素3Tの出力は「−1」である。
In this case, before that, the absolute value operational amplifier 20
The absolute value (output 20a) of the predicted value of the control deviation (i.e., the output 16a of the adder 16) obtained in is larger than the input of the code converter 35, the output of the output 34a of the adder 34 is positive, and the function generator This is a case where the output of 3T is "-1", and the output of dead time element 3T is "-1".

また、リード・タイムil−At過去に関数発生器36
の出力が「−1」であった場合において、絶対値演算増
幅器20の出力20aが切換誤差(誤差設定器35の出
力35a)より大きいときについて述べる。
Also, the lead time il-At past the function generator 36
A case where the output 20a of the absolute value operational amplifier 20 is larger than the switching error (output 35a of the error setter 35) will be described when the output of the absolute value operational amplifier 20 is "-1".

このときは、加算器34の出力34aは正,関数発生器
36の出力は「−1」、排他的論理和要素38は入力が
「−1」であるから、出力は「O」である。
At this time, the output 34a of the adder 34 is positive, the output of the function generator 36 is "-1", and the input to the exclusive OR element 38 is "-1", so the output is "O".

したがって、否定要素40の出力は「1」となる。Therefore, the output of the negation element 40 is "1".

まTこ、加算器39の出力は「−2」である。However, the output of the adder 39 is "-2".

これにより、FF21の第1の入力端、すなわち、スイ
ッチ28を経た加算器39の出力y1が負であり、FF
21の第2の入力端(スイッチ2γを経た否定要素40
の出力y2)は正であるから、FF21の出力21a,
2lbは「1」となり、すでに述べたごとく、スイッチ
18の可動端子Cが固定端子aに導通する。
As a result, the first input terminal of the FF 21, that is, the output y1 of the adder 39 via the switch 28 is negative, and the FF
21 second input terminal (negation element 40 via switch 2γ
Since the output y2) of FF21 is positive, the output 21a of FF21,
2lb becomes "1", and as already mentioned, the movable terminal C of the switch 18 is electrically connected to the fixed terminal a.

その結果、第1の操作量演算回路OP1が生かされるこ
とになる。
As a result, the first manipulated variable calculation circuit OP1 is utilized.

これと同時に、否定要素22の出力22aは「O」とな
るので、スイッチ19の可動端子Cは固定端子bと導通
となる。
At the same time, the output 22a of the negative element 22 becomes "O", so the movable terminal C of the switch 19 becomes electrically connected to the fixed terminal b.

これにより、零設定器21Aからの「0」の値がスイッ
チ19を通して係数器31に加わるので、第2の操作量
演算回路OP2は実質上カットされる。
As a result, the value "0" from the zero setter 21A is applied to the coefficient unit 31 through the switch 19, so that the second manipulated variable calculation circuit OP2 is substantially cut off.

これより明ら力)なように、(切換条件2)、(切換条
件3)が満たされるものである。
From this, it is clear that (switching condition 2) and (switching condition 3) are satisfied.

次に、リード・タイムII−At過去に関数発生器36
の出力が「−1」であった場合において、絶対値演算増
幅器20の出力20aが切換誤差より小さい場合につい
て述べる。
Next, the function generator 36
A case will be described in which the output 20a of the absolute value operational amplifier 20 is smaller than the switching error when the output of the absolute value operational amplifier 20 is "-1".

この場合、加算器34の出力34aが負となり、関数発
生器36の出力は「1」、排他的論理和要素38の入力
は「−1」と「1」であり、その出力は「1」となる。
In this case, the output 34a of the adder 34 is negative, the output of the function generator 36 is "1", the inputs of the exclusive OR element 38 are "-1" and "1", and the output is "1". becomes.

したがって、否定要素40の出力は「0」となる。Therefore, the output of the negation element 40 is "0".

この出力はスイッチ27を通してFF21の第2の入力
端にy2=0として加わる。
This output is applied to the second input terminal of the FF 21 through the switch 27 as y2=0.

一方、加算器39の出力は「0」であり、この出力はス
イッチ28を通してFF21の第1の入力端にy1=0
として加わる。
On the other hand, the output of the adder 39 is "0", and this output is passed through the switch 28 to the first input terminal of the FF 21 (y1=0).
Join as.

そして,FF21の第3の入力端には零設定器41から
y3=0が加わっているので、結局FF21の第1の入
力端ないし第3の入力端はyi=o .yz=o ,y
3=oとなり、その出力y4(出力21a,2lbに相
当)は前ステップの値y4aがOならば、y4=o,y
4a=1ならば、y4=1である。
Since y3=0 is added from the zero setter 41 to the third input terminal of the FF 21, the first to third input terminals of the FF 21 eventually become yi=o. yz=o,y
3=o, and the output y4 (corresponding to outputs 21a, 2lb) is y4=o, y if the value y4a of the previous step is O.
If 4a=1, then y4=1.

このため、第1の操作量演算回路OP1は切り換わるこ
とはない。
Therefore, the first manipulated variable calculation circuit OP1 is not switched.

次に、リード・タイムll−1t過去に関数発生器36
の出力が「1」であった場合について説明する。
Then, in the past lead time ll-1t, the function generator 36
The case where the output is "1" will be explained.

これは、リード・タイムl−At過去において、絶対値
演算増幅回路20で求めた制御偏差の予測値の絶対値が
切換偏差(後述するが、リミツタ付積分器60の出力)
より小さく、加算器34の出力は負で、関数発生器36
の出力が「1」であった場合であるから、無駄時間要素
37の出力は「1」である。
This means that in the past lead time l-At, the absolute value of the predicted value of the control deviation obtained by the absolute value operational amplifier circuit 20 is the switching deviation (as will be described later, the output of the integrator with limiter 60).
smaller, the output of adder 34 is negative and the output of function generator 36
Since this is the case where the output of is "1", the output of the dead time element 37 is "1".

このリード・タイムl−At過去に関数発生器36の出
力が「1」であった場合において、絶対値演算増幅器2
0の出力が切換偏差より大きいときについて述べる。
If the output of the function generator 36 was "1" in the past during this lead time l-At, the absolute value operational amplifier 2
The case where the output of 0 is larger than the switching deviation will be described.

このときは、加算器34の出力は正で、関数発生器36
の出力は「−1」であり、排他的論理和要素38の入力
は「1」と「−1」であり、したがって、その出力は「
1」である。
At this time, the output of the adder 34 is positive, and the output of the function generator 36
The output of is "-1" and the inputs of exclusive OR element 38 are "1" and "-1", therefore its output is "
1”.

このため、否定要素40の出力は「O」となり、この出
力はスイッチ27を通してFF21の第2の入力端にy
2=0として加わる。
Therefore, the output of the negation element 40 becomes "O", and this output is passed through the switch 27 to the second input terminal of the FF 21.
Add as 2=0.

また、加算器39の出力は「0」であり、この出力はス
イッチ28を通してFF21の第1の入力端にy1=0
として加わる。
Further, the output of the adder 39 is "0", and this output is passed through the switch 28 to the first input terminal of the FF 21, y1=0.
Join as.

そして、FF21の第3の入力端には零設定器41から
Y3=Oが加わっている。
Further, Y3=O is applied from the zero setter 41 to the third input terminal of the FF 21.

この結果、FF21の第1の入力端ないし第3の入力端
はy i=0 , y 2=O − ’/ 3=Oとな
って,FF21の出力は前ステップの値を保持する。
As a result, the first to third input terminals of the FF 21 become y i=0, y 2=O − '/3=O, and the output of the FF 21 maintains the value of the previous step.

すなわち、この場合も、(切換条件2)の判定結果(関
数発生器36の出力36a)が2度同じ値をとらなかっ
たので、切り換えないと云う(切換条件3)を満足する
That is, in this case as well, since the determination result (output 36a of the function generator 36) of (switching condition 2) did not take the same value twice, the condition (switching condition 3) of not switching is satisfied.

次に、リード・タイムl−j:it過去に関数発生器3
6の出力が「1」であった場合において、絶対値演算増
幅回路2cの出力が切換偏差より小さい場合について説
明する。
Next, the lead time l-j: it is past the function generator 3
A case where the output of the absolute value operational amplifier circuit 2c is smaller than the switching deviation when the output of the absolute value operational amplifier circuit 2c is "1" will be described.

この場合は、加算器34の出力は負で、関数発生器36
の出力は「1」、加算器39の出力は「2」となる。
In this case, the output of adder 34 is negative and function generator 36
The output of the adder 39 is "1", and the output of the adder 39 is "2".

したがって、FF21の第1の入力端にはy’i=z>
oの信号が加わる力)ら、FF21の出力はrOJとな
り、上記の第2の操作量演算回路OP2の使用時の項で
述べた作用にしたがって、第1の操作量演算回路OP1
を実質的にカットし、第2の操作量演算回路OP2を生
かす。
Therefore, at the first input terminal of FF21, y'i=z>
o), the output of FF21 becomes rOJ, and according to the action described in the section when using the second manipulated variable calculation circuit OP2, the first manipulated variable calculation circuit OP1
is substantially cut, and the second manipulated variable calculation circuit OP2 is utilized.

以上の説明から明らかなように、(切換条件2),(切
換条件3)の実現が可能である。
As is clear from the above description, (switching condition 2) and (switching condition 3) can be realized.

最後に(切換条件4)について述べる。Finally, (switching condition 4) will be described.

この場合、第1の操作量演算回路OP1を使用するとき
には、FF21の出力が「1」で、否定要素22の出力
が「O」になり、スイッチ18の可動端子Cは固定端子
aに導通で、スイッチ19の可動端子Cは固定端子bと
導通となって、第1の操作量演算回路OP1が生かされ
、第2の操作量演算回路OP2がカットされることは前
述の通りである。
In this case, when using the first manipulated variable calculation circuit OP1, the output of the FF 21 is "1", the output of the negative element 22 is "O", and the movable terminal C of the switch 18 is not electrically connected to the fixed terminal a. As described above, the movable terminal C of the switch 19 is electrically connected to the fixed terminal b, so that the first operation amount calculation circuit OP1 is utilized and the second operation amount calculation circuit OP2 is cut off.

そして、パルス発生器25より発生するパルスは先に触
れたように、高さ1、パルス巾Jt,周期11−1t,
初期作動時間Oであり、また、パルス発生器26より発
生するパルスは高さ1、パルス巾(n 1)・Jt,
周期11−1t,初期動作時間Jtである。
As mentioned earlier, the pulses generated by the pulse generator 25 have a height of 1, a pulse width of Jt, a period of 11-1t,
The initial operating time is O, and the pulse generated by the pulse generator 26 has a height of 1, a pulse width (n 1)・Jt,
The period is 11-1t, and the initial operation time is Jt.

これらのパルスはそれぞれ加算器24に加わり、加算器
24の出力は各周期l・Jtのうち、初めのnステップ
(n−Jt)だけ「1」となり、それ以外はrOJであ
る。
Each of these pulses is applied to an adder 24, and the output of the adder 24 is "1" for the first n steps (n-Jt) of each cycle lJt, and is rOJ for the rest.

したがって、各周期l−ltのうち、初めのnステップ
だけ前述した第1の操作量演算回路OP1の使用時にお
ける加算器24の出力が「1」のときの場合の作用、す
なわち、操作量の変更が行なわれる場合である。
Therefore, in each cycle l-lt, only the first n steps correspond to the operation when the output of the adder 24 is "1" when the first manipulated variable calculation circuit OP1 is used, that is, the operation amount is This is the case when changes are made.

それ以外では、第1の操作量演算回路OP1の使用時に
おける加算器24の出力が「O」のときの場合の操作量
ホールド作用が実現できる。
Other than that, it is possible to realize the manipulated variable hold effect when the output of the adder 24 is "O" when the first manipulated variable calculation circuit OP1 is used.

一方、第2の操作量演算回路OP2を使用すべきときは
FF21の出力が「O」で、否定要素22の出力が「1
」となっている場合である。
On the other hand, when the second manipulated variable calculation circuit OP2 should be used, the output of the FF21 is "O" and the output of the negative element 22 is "1".
”.

この場合には、スイッチ18の可動端子Cは固定端子b
に導通で、スイッチ19の可動端子Cは固定端子aに導
通である。
In this case, the movable terminal C of the switch 18 is the fixed terminal B.
The movable terminal C of the switch 19 is electrically connected to the fixed terminal a.

したがって、第1の操作量演算回路OP1がカットされ
、第2の操作量演算回路OP2が生かされることは前述
した通りである。
Therefore, as described above, the first manipulated variable calculation circuit OP1 is cut and the second manipulated variable calculation circuit OP2 is utilized.

そして、この場合には、ほかに条件がないので、FF2
1の出力が「O」であれば、常に第2の操作量演算回路
OP2が生力)される。
In this case, since there are no other conditions, FF2
If the output of OP2 is "O", the second manipulated variable calculation circuit OP2 is always activated.

上記の説明からも明らかなように、(切換条件4)も満
たされることになる。
As is clear from the above description, (switching condition 4) is also satisfied.

さて、次に、この発明の重要な特徴をなす切換偏差演算
回路および切換信号リセット回路の部分の動作について
述べる。
Next, the operation of the switching deviation calculation circuit and switching signal reset circuit, which are important features of the present invention, will be described.

このうち、まず、前者の切換偏差演算回路の場合から説
明を行なう。
Of these, the former switching deviation calculation circuit will be explained first.

CI,l 切換偏差演算回路 ここでは、まず、切換偏差εsetを変える条件を述べ
、次にこの切換偏差演算回路の作用がその条件を具備す
るものであることを説明する。
CI,l Switching Deviation Calculation Circuit Here, we will first describe the conditions for changing the switching deviation εset, and then explain how the operation of this switching deviation calculation circuit satisfies those conditions.

切換偏差変更条件 (4)切換偏差εsetの変更は各周期(周期l・Jt
)の第1ステップで行ない、残り(Il−1)・Jt時
間では行なわない。
Conditions for changing the switching deviation (4) The switching deviation εset is changed at each cycle (period l・Jt
) is performed in the first step, and is not performed in the remaining (Il-1)·Jt time.

(B) 操作量y(リミツタ14の出力)がl・,J
t時間をサンプリングタイムとして2度続いて両端領域
(y>U1−αまたはyくL1+α)に入れば、切換偏
差εsetを大きくし、その他の場合には切換偏差εs
etを小さくする。
(B) The manipulated variable y (output of limiter 14) is l・,J
If the sampling time is set to t and enters both end regions (y>U1-α or y>L1+α) twice, the switching deviation εset is increased, and in other cases, the switching deviation εs is increased.
Decrease et.

〔条作Nの説明〕[Explanation of row crop N]

条件(4)については、パルス発生器25の1周期分I
I−At時間だけを説明すれば充分である。
Regarding condition (4), one period of the pulse generator 25 I
It is sufficient to explain only the I-At time.

1周期中の第1ステップにおいては、パルス発生器25
の出力が「1」であるので、スイッチ58はこのパルス
発生器25の出力25dにより、可動端子Cと固定端子
aが導通となる。
In the first step in one cycle, the pulse generator 25
Since the output of the switch 58 is "1", the movable terminal C and the fixed terminal a of the switch 58 are brought into conduction by the output 25d of the pulse generator 25.

これにより、加算器42、関数発生器47、.加算器4
4、関数発生器48、加算器49、無駄時間要素51、
論理積要素50、スイッチ52、零設定器53、RSF
F54、否定要素55、加算器56、定数発生器57で
演算された結果(内容については条件(B)の説明で述
べる)が係数器59、リミツタ付積分器60へ伝達され
、切換偏差εsetの変更を行なう。
As a result, the adder 42, the function generator 47, . Adder 4
4, function generator 48, adder 49, dead time element 51,
AND element 50, switch 52, zero setter 53, RSF
The results calculated by F54, negation element 55, adder 56, and constant generator 57 (the contents will be described in the explanation of condition (B)) are transmitted to coefficient unit 59 and integrator with limiter 60, and the switching deviation εset is Make changes.

1周期中の第2ステップ以後の(x−i)・Jt時間で
は、パルス発生器25の出力はrOJであるので、スイ
ッチ58はこのパルス発生器25の出力25dにより、
可動端子Cは固定端子bと導通となる。
At the (x-i)·Jt time after the second step in one cycle, the output of the pulse generator 25 is rOJ, so the switch 58 is activated by the output 25d of the pulse generator 25.
The movable terminal C is electrically connected to the fixed terminal b.

したがって、スイッチ58の可動端子Cには零設定器5
3からのIOjなる値が伝達されるので、係数器59の
出力は「0」であり、このため、リミツタ付積分器60
の出力は変化なく、切換偏差εsetの値も変わらない
Therefore, the movable terminal C of the switch 58 is connected to the zero setter 5.
Since the value IOj from 3 is transmitted, the output of the coefficient multiplier 59 is "0", and therefore the integrator with limiter 60
The output of is unchanged, and the value of the switching deviation εset is also unchanged.

以上の作用により、条件(4)が実現できる。Condition (4) can be realized by the above action.

〔条件(B)の説明〕 まずRSFF54の出力が各周期中、第1ステップ以外
では変化しないことを示す。
[Explanation of condition (B)] First, it will be shown that the output of the RSFF 54 does not change during each cycle except at the first step.

各周期の第1ステップ以外では、パルス発生器25の出
力25cは「O」であるので、スイッチ52の可動端子
Cは固定端子bと導通となり、したがって、可動端子C
には零設定器53から「0」なる値が加わっている。
Since the output 25c of the pulse generator 25 is "O" except for the first step of each cycle, the movable terminal C of the switch 52 is electrically connected to the fixed terminal b, and therefore the movable terminal C
The value “0” is added from the zero setter 53.

その結果,RSFF54の第1の入力端は「O」、また
、第2の入力端はパルス発生器25の出力25dにょり
rOJ、第3の入力端は零設定器53の出力により「0
」であって、第1ないし第3の入力端はいずれも10j
である。
As a result, the first input terminal of the RSFF 54 is set to "O", the second input terminal is set to "0" by the output 25d of the pulse generator 25, and the third input terminal is set to "0" by the output of the zero setter 53.
”, and the first to third input terminals are all 10j
It is.

したがって、第5図の真理値表にしたがえば、その出力
は前ステップの値がrOJならば「O」、「1」ならば
「1」と変化することはない。
Therefore, according to the truth table of FIG. 5, the output will not change to "O" if the value of the previous step is rOJ, and to "1" if it is "1".

上述のごとく、条件(A)が満足され、また、RSFF
54の出力が第1ステップ以外では変化しないことを示
したので、条件旧)については各周期の第1ステップだ
けに注目して説明すれば充分である。
As mentioned above, condition (A) is satisfied and RSFF
Since it has been shown that the output of 54 does not change in steps other than the first step, it is sufficient to explain the condition (old) by focusing only on the first step of each cycle.

操作信号y(リミツタ14の出力、すなわち、操作信号
140)がy>U1−αまたはyくL1+αのとき、y
>01−α( y<L1+α)ならば、加算器42と4
4の出力はそれぞれ正(負)および負(正)であるので
、関数発生器47′j6よび48の出力はそれぞれ1(
0)およびO(1)である。
When the operation signal y (output of the limiter 14, that is, the operation signal 140) is y>U1−α or y−L1+α, y
>01-α (y<L1+α), adders 42 and 4
Since the outputs of 4 are positive (negative) and negative (positive), respectively, the outputs of function generators 47'j6 and 48 are 1 (
0) and O(1).

なお、ここで、括弧内はy<L 1 十αの場合である
Note that here, the value in parentheses is the case where y<L 1 +α.

したがって、加算器49の出力は3,>U1−αの場合
もyくL1+αの場合も「1」になる。
Therefore, the output of the adder 49 becomes "1" both when 3>U1-α and when L1+α.

一方、操作信号yがL1+α≦y<u’i一αならば、
加算器42および43の出力はいずれも負または「0」
である。
On the other hand, if the operation signal y is L1+α≦y<u'i−α,
The outputs of adders 42 and 43 are both negative or "0"
It is.

よって、関数発生器47.48の出力はいずれも「0」
であり、加算器49の出力も「O」になる。
Therefore, the outputs of function generators 47 and 48 are both "0".
Therefore, the output of the adder 49 also becomes "O".

以上のように、加算器49の出力が「1」かrOJ力)
よって、それぞれ操作信号が両端領域(y>U1−αま
たはy<Ll+α)に入っているかいないかを判定でき
るものである。
As mentioned above, whether the output of the adder 49 is "1" or
Therefore, it is possible to determine whether or not each operation signal falls within the both end regions (y>U1-α or y<Ll+α).

また、無駄時間l−,!ftを有する無駄時間要素51
は上記加算器42一関数発生器47一加算器49と、加
算器44一関数発生器48一加算器49との系統を用い
て演算しy.=A−Jt時間前の値を現時点の出力とす
る。
Also, wasted time l-,! Dead time element 51 with ft
is calculated using the system of adder 42, function generator 47, and adder 49, and adder 44, function generator 48, and adder 49. = A - The value from Jt time ago is set as the current output.

したがって、論理積要素50はl−At時間前の判定結
果と現時点の判定結果をつき合わせる作用をする。
Therefore, the AND element 50 functions to compare the determination result from l-At time ago with the determination result at the present time.

すなわち、2度続いて操作信号yが両端領域に入れば、
この論理積要素50の入力は2つとも「1」になり、そ
の出力は「1」、その他の場合には、2人力のいずれ力
)一方または両方が「O」であるので、出力は「O」と
なる。
In other words, if the operation signal y enters the both end regions twice in succession,
Both inputs of this AND element 50 are "1", and the output is "1"; in other cases, one or both of the two inputs is "O", so the output is "1". O”.

次にスイッチ52、零設定器53、RSFF54、否定
要素55、加算器56、定数発生器57,スイッチ58
、係数器59、リミツタ付積分器60の系統の作用につ
いて述べるが、各周期の第1ステップでは、パルス発生
器25の出力25c,25dは「1」であるノテ、スイ
ッチ52.58はいずれも、可動端子Cと固定端子aと
が導通となっており、また、RSFF54の第2の入力
端に導入される信号y2が「1」であることを前提とし
て、次の2つの場合に分けて説明する。
Next, switch 52, zero setter 53, RSFF 54, negative element 55, adder 56, constant generator 57, switch 58
, the coefficient unit 59, and the integrator with limiter 60. Note that in the first step of each cycle, the outputs 25c and 25d of the pulse generator 25 are "1", and the switches 52 and 58 are all set. , assuming that the movable terminal C and the fixed terminal a are electrically connected, and that the signal y2 introduced to the second input terminal of the RSFF54 is "1", the following two cases are considered. explain.

(1)論理積要素50の出力が「1」のとき、RSFF
54の第1人力は「1」、すなわち、正となるので、第
5図の真理値表にしたがって、このRSFF 5 4の
出力は「O」、否定要素55の出力は「1」、加算器5
6の出力は「1」、定数発生器57の定数一rは0 <
rく1、としたので、oa1−rs係数発生器59は
その設定倍率k2を正としたので、係数器59の出力は
正、したがって、リミツタ付積分器60の出力が増大す
る。
(1) When the output of the AND element 50 is "1", RSFF
Since the first human power of RSFF 54 is "1", that is, positive, according to the truth table of FIG. 5
The output of the constant generator 57 is "1", and the constant r of the constant generator 57 is 0 <
Since r is 1, the set magnification k2 of the oa1-rs coefficient generator 59 is positive, so the output of the coefficient multiplier 59 is positive, and therefore the output of the integrator with limiter 60 increases.

([1)論理積要素50の出力が「0」のとき、RSF
F54の第1,第2の入力端はそれぞれrOJ [
j(y1=o,y2=x)であるので、RSFF 5
4の出力は「1」、否定要素55の出力は「O」、加算
器56の出力は−rで負、係数器59の出力は一k2r
で負となる。
([1) When the output of the AND element 50 is “0”, RSF
The first and second input terminals of F54 are rOJ [
j (y1=o, y2=x), so RSFF 5
The output of 4 is "1", the output of negation element 55 is "O", the output of adder 56 is negative at -r, and the output of coefficient unit 59 is 1 k2r
becomes negative.

したがって、リミツタ付積分器60の出力、すなわち、
切換偏差εsetが減少する。
Therefore, the output of the integrator with limiter 60, that is,
The switching deviation εset decreases.

以上のごとく、条件(B)も実現できるものである。As described above, condition (B) can also be realized.

なお、リミツタ付積分器60に対しタリミツタは切換偏
差εsetが実際的な意味をもたない値(たとえば、切
換偏差εsetが負の値になったり、正の膨大な値にな
ったりする)に防ぐためのものである。
In contrast to the integrator with limiter 60, the limiter prevents the switching deviation εset from becoming a value that has no practical meaning (for example, the switching deviation εset becomes a negative value or a huge positive value). It is for.

(n) 操作信号リセット回路 次に、この操作信号リセット回路の動作について説明す
る。
(n) Operation signal reset circuit Next, the operation of this operation signal reset circuit will be explained.

無駄時間要素61はl−At時間過去の操作信号を現時
点の出力として出し、これに加算器62で現時点の操作
信号を加え、その結果を係数器63でJ 0. 5 j
を掛ける。
The dead time element 61 outputs the operation signal of l-At time past as the current output, the adder 62 adds the current operation signal to this, and the result is sent to the coefficient unit 63 as J0. 5 j
Multiply by

すなわち、操作量の現時点とIt−At時間前の値との
平均値をとる。
That is, the average value of the manipulated variable at the current time and the value before It-At time is taken.

この値とスイッチ64の切換によって、操作量のリセッ
ト信号としてリミツタ付加算積分器30の出力をリセッ
トする。
This value and switching of the switch 64 reset the output of the limiter addition integrator 30 as a reset signal for the manipulated variable.

このリセットがなされるのは、スイッチ64がオンの状
態、すなわち、可動端子bと固定端子aが導通になった
とき行なわれるが、この状態は次のようにして判定する
This reset is performed when the switch 64 is on, that is, when the movable terminal b and the fixed terminal a are electrically connected, and this state is determined as follows.

第1の操作量演算回路OP1を用いるか、第2の操作量
演算回路OP2を用いるかはFF21の出力が「1」か
「O」による。
Whether the first manipulated variable calculation circuit OP1 or the second manipulated variable calculation circuit OP2 is used depends on whether the output of the FF 21 is "1" or "O".

したがって、切換が行なわれる時点の判定はFF21の
前ステップの値と現時点の値が変化する時点を見付けれ
ばよい。
Therefore, the time point at which switching is to be performed can be determined by finding the time point at which the value of the previous step of the FF 21 and the current value change.

この前ステップのFF21の出力はJtなる無駄時間を
有する無駄時間要素65から出力される。
The output of the FF 21 in the previous step is output from a dead time element 65 having a dead time Jt.

そして、排他的論理和要素66は2人力が異なるときに
は「1」を出力し、2人力が同じときには「0」を出力
するので、この排他的論理和要素66の出力が「1」の
とき、スイッチ64をオンの状態にする。
The exclusive OR element 66 outputs "1" when the two manpowers are different, and outputs "0" when the two manpowers are the same, so when the output of the exclusive OR element 66 is "1", Switch 64 is turned on.

つまり、スイッチ64の可動端子bが固定端子aと導通
する。
In other words, the movable terminal b of the switch 64 is electrically connected to the fixed terminal a.

これにより、係数器63の出力がスイッチ64を経てリ
ミツタ付加算積分器30をリセットする。
As a result, the output of the coefficient multiplier 63 passes through the switch 64 and resets the limiter addition integrator 30.

上述の説明より明らかなように、この発明においては、
ゲインの高い第1の操作量演算回路OP1を用いている
とき、制御対象のレベルが変わって、そのゲインが高す
ぎる状態になったため、制御系に大きな振動を生じたり
、また、予測装置13で考慮されていな力)つた何等力
)の擾乱が加わって、予測がうまく行かない場合が生じ
得る。
As is clear from the above explanation, in this invention,
When the first manipulated variable calculation circuit OP1 with a high gain is used, the level of the controlled object changes and the gain becomes too high, causing large vibrations in the control system and causing problems in the prediction device 13. There may be cases where predictions do not go well due to the addition of disturbances due to forces that have not been taken into account.

このような異常状態を操作信号の大きさによって判定し
、一時的にゲインの低い第2の操作量演算回路を用いて
安定化を計り、異常状態を脱する効果を奏する。
Such an abnormal state is determined based on the magnitude of the operation signal, and the second manipulated variable calculation circuit with a low gain is temporarily used to stabilize the abnormal state, thereby producing an effect of escaping the abnormal state.

換言すれば、異常状態が生じた場合を操作信号yがその
上下限両端領域に入っている(y>Ui−αまたはy<
L1+α)場合として判定し、このとき、第1の操作量
演算回路OPIを用いると、ゲインの高い敏感な制御動
作がなされ、異常状態を助長するおそれがあるので、切
換偏差εsetを大きくして、ゲインの低い第2の操作
量演算回路OP2に切り換わりやすくし、しかも切換時
に振動したり、可動範囲の端にある操作信号をリセット
して安定化を計り、異常状態を脱することができる。
In other words, when an abnormal state occurs, the operation signal y is within the upper and lower limits (y>Ui-α or y<
L1+α), and in this case, if the first manipulated variable calculation circuit OPI is used, a sensitive control operation with a high gain will be performed, which may aggravate the abnormal state, so the switching deviation εset is increased. It is possible to easily switch to the second operation amount calculation circuit OP2 with a low gain, and also to reset the operation signal that vibrates at the time of switching or is at the end of the movable range to stabilize it and escape from an abnormal state.

一方、異常状態の生じてないとき(L?+α≦y≦U1
−αのとき)には、切換偏差εsetを小さくすること
によって、制御性の高い第1の操作量演算回路OP1を
できるだけ多くの時間使用できるようになり、制御性を
高めることができる。
On the other hand, when no abnormal condition occurs (L?+α≦y≦U1
-α), by reducing the switching deviation εset, the first manipulated variable calculation circuit OP1 with high controllability can be used for as long as possible, and controllability can be improved.

これは、前記のように、aの系統すなわち第1の操作量
演算回路を用いた場合の一巡ゲインは、bの系統すなわ
ち第2の操作量演算回路を用いた場合の一巡ゲインに比
べ数倍以上大きくなるように、設定倍率Kl,Kpが調
整されている。
This means that, as mentioned above, the round-trip gain when using system a, that is, the first manipulated variable calculation circuit, is several times larger than the round-trip gain when using system b, that is, the second manipulated variable calculation circuit. The set magnifications Kl and Kp are adjusted so that the magnifications Kl and Kp become larger than the above.

換言すれば、第1の操作量演算回路OP1のゲインが大
きすぎていわゆる制御系のハンチングを生じた場合でも
、第2の操作量演算回路OP2はOP1に比べて数分の
1のゲインにしてある。
In other words, even if the gain of the first manipulated variable calculation circuit OP1 is too large and causes what is called hunting in the control system, the second manipulated variable calculation circuit OP2 has a gain that is a fraction of that of OP1. be.

したがって、一巡ゲインが低いことによって、第2の操
作量演算回路OP2を用いるならば、ハンチングを生ず
ることなく安定に制御ができることになる。
Therefore, if the second manipulated variable calculation circuit OP2 is used, stable control can be performed without causing hunting due to the low round-trip gain.

以上詳述しγこように、この発明の簡易予測制御装置に
よれば、制御対象の制御量、操作信号および外乱の各信
号を入力して予測リード・タイムl・Jt先(lは整数
、Atは離散時間系タイム・ステップ巾)の匍脚量の予
測値を出力する予測装置と、予測リード・タイム11−
At先の目標値と制御量の予測値とによる制御偏差の予
測値の定数倍された値を上記予測リード・タイム11−
Atのうちn−At時間(n<A?)だけ積分して上記
操作信号の変更を行ないかつその他の時間では操作信号
を変えずに保持するゲインの大きい第1の操作量演算回
路と、上記制御偏差の予測値に比例積分動作を加えて常
に操作信号の量を変更することにより制御動作の間歇性
を除去するゲインの小さい第2の操作量演算回路と、上
記制御偏差の絶対値が下記切換偏差演算回路で算出され
る切替偏差より大きい力)小さいかを上記第1の操作量
演算回路と第2の操作量演算回路のいずれを使用するか
の基本的な判定条件とかつ誤動作防止のために上記リー
ド・タイムII−At時間過去の判定結果とのつき合わ
せを行なうとともに2度同じ判定結果が続けば第1また
は第2の操作量演算回路のいずれを使用するかの切換の
実行を行なう切換論理演算回路と、Il−lt時間のサ
ンプリング周期ごとにサンプリングして上記操作信号が
可動範囲の両端近傍にきたとき異常が生じたとして判定
するとともにこの異常が2度続いたときのみ上記?!1
m偏差の予測値が大きいか小さいかを判定するためのい
き値である切換偏差の値を大きくし力)っ異常が生じて
いないときには切換偏差を小さくする切換偏差演算回路
と、上記第1の操作量演算回路および第2の操作量演算
回路の切換時に上記操作信号をII−It時間過去の値
と現在の値との平均値にリセットする操作信号リセット
回路とよりなることを要旨としているので、古典的フィ
ードバック制御に比べて飛躍的に制御性を向上させるこ
とができるとともに、外乱変化の微小な場合や整定状態
に充分近付いた場合に安定な制御を行なうことができる
効果に加えて、異常状態が生じても両操作量演算回路の
切換により脱することができ、しかもこの切換時に可動
範囲の端にある操作信号をリセットして安定化を計るこ
とができるなど、制御精度の向上を飛躍できるものであ
る。
As described in detail above, γ As described above, according to the simple predictive control device of the present invention, the control amount of the controlled object, the operation signal, and the disturbance signals are inputted and the predicted lead time l Jt ahead (l is an integer, At is a prediction device that outputs a predicted value of the amount of crawling legs (time step width in a discrete time system), and a predicted lead time 11-
The value obtained by multiplying the predicted value of the control deviation by the target value of At destination and the predicted value of the control amount by a constant is calculated as the predicted lead time 11-
a first manipulated variable calculation circuit with a large gain that changes the operation signal by integrating for n-At time (n<A?) of At, and holds the operation signal unchanged at other times; A second manipulated variable calculation circuit with a small gain that eliminates intermittent control operation by constantly changing the amount of the operation signal by adding proportional integral operation to the predicted value of the control deviation, and the absolute value of the control deviation described above The basic judgment condition for determining whether to use the first manipulated variable calculating circuit or the second manipulated variable calculating circuit and to prevent malfunctions is to determine whether the switching deviation is smaller than the switching deviation calculated by the switching deviation calculating circuit. Therefore, the lead time II-At time is compared with the past judgment results, and if the same judgment result continues twice, it is necessary to switch whether to use the first or second manipulated variable calculation circuit. The switching logic operation circuit performs sampling every sampling period of Il-lt time, and when the above-mentioned operation signal comes near both ends of the movable range, it is determined that an abnormality has occurred, and only when this abnormality continues twice, does the above-mentioned? ! 1
a switching deviation calculation circuit that increases the value of the switching deviation, which is a threshold value for determining whether the predicted value of the m deviation is large or small, and reduces the switching deviation when no abnormality has occurred; The gist of the present invention is to include an operation signal reset circuit that resets the operation signal to the average value of the past value of II-It time and the current value when switching between the operation amount calculation circuit and the second operation amount calculation circuit. , it is possible to dramatically improve controllability compared to classical feedback control, and in addition to the effect of being able to perform stable control when the disturbance change is minute or when the stable state is sufficiently approached, it is also possible to prevent abnormalities. Even if a situation occurs, it can be overcome by switching between the two manipulated variable calculation circuits, and when switching, the operation signal at the end of the movable range can be reset and stabilized, greatly improving control accuracy. It is possible.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の簡易予測制御装置の構成を示すブロック
図、第2図はこの発明の簡易予測制御装置の一実施例の
構成を示すブロック図、第3図はこの発明の簡易予測制
御装置の切換論理演算回路におけるRSフリツプ・フロ
ツプ回路の動作を説明するための入出力の関係を示す図
、第4図はこの発明の簡易予測制御装置の切換論理演算
回路における排他的論理和要素の動作を説明するための
真理値表を示す図、第5図はこの発明の簡易予測制御装
置の切換偏差演算回路におけるRSフリップ・フロツプ
回路の動作を説明するための真理値表を示す図である。 11・・・・・・匍脚対象、12・・・・・・外乱源、
13・・・・・・予測装置、14・・・・・・リミツタ
、16,24,33.34.39.42,44,49.
56・・・・・・加算器、17・・・・・・先行目標値
発生器、1B.19.27.2B,52.58.64・
・・・・・スイッチ、20・・・・・・絶対値演算増幅
器、21A,41.53・・・・・・零設定器,21.
54・・・・・・RSフリツプ・フロツプ回路、23・
・・・・・掛算器、25 . 26・・・・・・パルス
発生器、29,31 .32.59・・・・・・係数器
、30・・・・・・リミツタ付加算積器、36.47.
48・・・・・・関数発生器、37.51,61.65
・・・・・・無駄時間要素、38.66・・・・・・排
他的論理和要素、OP1・・・・・・第1の操作量演算
回路、OP2・・・・・・第2の操作量演算回路、SE
・・・・・・切換論理演算回路、OL・・・・・・操作
信号リセット回路、SEE・・・・・・切換偏差演算回
路。
FIG. 1 is a block diagram showing the configuration of a conventional simple predictive control device, FIG. 2 is a block diagram showing the configuration of an embodiment of the simple predictive control device of the present invention, and FIG. 3 is a block diagram showing the configuration of a simple predictive control device of the present invention. Figure 4 shows the operation of the exclusive OR element in the switching logic operation circuit of the simple predictive control device of the present invention. FIG. 5 is a diagram showing a truth table for explaining the operation of the RS flip-flop circuit in the switching deviation calculation circuit of the simple predictive control device of the present invention. 11...Tropod target, 12...Disturbance source,
13... Prediction device, 14... Limiter, 16, 24, 33.34.39.42, 44, 49.
56... Adder, 17... Advance target value generator, 1B. 19.27.2B, 52.58.64・
...Switch, 20...Absolute value operational amplifier, 21A, 41.53...Zero setter, 21.
54...RS flip-flop circuit, 23.
...Multiplier, 25. 26... Pulse generator, 29, 31. 32.59...Coefficient unit, 30...Limiter addition integrator, 36.47.
48...Function generator, 37.51, 61.65
...Dead time element, 38.66...Exclusive OR element, OP1...First manipulated variable calculation circuit, OP2...Second Manipulated amount calculation circuit, SE
...Switching logic calculation circuit, OL...Operation signal reset circuit, SEE...Switching deviation calculation circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 制御対象の制御量、操作信号および外乱の各信号を
入力して予測リード・タイムII−At先(lは整数、
Jtは離散時間系タイム・ステップ巾)の制御量の予測
値を出力する予測装置と、予測リード・タイムjl−A
t先の目標値と制御量の予測値とによる制御偏差の予測
値の定数倍された値を上記予測リード・タイム13−A
tのうちn・Jt時間(n<A)だけ積分して上記操作
信号の変更を行ないかつその他の時間では操作信号を変
えずに保持するゲインの大きい第1の操作量演算回路と
、上記制御偏差の予測値に比例積分動作を加えて常に操
作信号の量を変更することにより制御動作の間歇性を除
去するゲインの小さい第2の操作量演算回路と、上記制
御偏差の絶対値が下記切換偏差演算回路で算出される切
替偏差より大きいか小さいかを上記第1の操作量演算回
路と第2の操作量演算回路のいずれを使用する力)の基
本的な判定条件としかつ誤動作防止のために上記リード
・タイム13−Jt時間過去の判定結果とのつき合わせ
を行ない、2妾同じ判定結果が続けば第1または第2の
操作量演算回路のいずれを使用する力)の切換の実行を
行なう切換論理演算回路と、l・At時間のサンプリン
グ周期ごとにサンプリングして上記操作信号が可動範囲
の両端近傍にきたとき異常が生じたとして判定するとと
もにこの異常が2度続いたときのみ上記制御偏差の予測
値が大きいか小さいかを判定するための閾値である切換
偏差の値を大きくしかつ異常が生じていないときには切
換偏差を小さくする切換偏差演算回路と、上記第1の操
作量演算回路および第2の操作量演算回路の切換時に上
記操作信号をl−At時間過去の値と現在の値との平均
値にリセットする操作信号リセット回路とよりなる簡易
予測制御装置。
1 Input the control amount of the controlled object, the operation signal, and the disturbance signal to calculate the predicted lead time II-At destination (l is an integer,
Jt is a prediction device that outputs a predicted value of a controlled variable (time step width in a discrete time system), and a predicted lead time jl-A.
The predicted lead time 13-A is calculated by multiplying the predicted value of the control deviation by the target value t ahead and the predicted value of the controlled variable by a constant.
a first manipulated variable calculation circuit with a large gain that changes the operation signal by integrating it for n·Jt time (n<A) out of t, and holds the operation signal unchanged at other times; A second manipulated variable calculation circuit with a small gain that eliminates intermittent control operation by constantly changing the amount of the operation signal by adding a proportional integral operation to the predicted value of the deviation, and the absolute value of the above control deviation is switched as follows. Whether the switching deviation is larger or smaller than the switching deviation calculated by the deviation calculation circuit is used as a basic judgment condition for determining which of the first manipulated variable calculation circuit and the second manipulated variable calculation circuit should be used, and to prevent malfunctions. The above lead time 13-Jt time is compared with the past judgment results, and if the same judgment results continue, execution of switching is performed to use either the first or second manipulated variable calculation circuit. The switching logic circuit performs sampling at every sampling period of l·At time and determines that an abnormality has occurred when the above-mentioned operation signal comes near both ends of the movable range, and performs the above-mentioned control only when this abnormality continues twice. A switching deviation calculation circuit that increases the value of the switching deviation, which is a threshold value for determining whether the predicted value of the deviation is large or small, and reduces the switching deviation when no abnormality has occurred; and the first manipulated variable calculation circuit. and an operation signal reset circuit that resets the operation signal to an average value of a value l-At time past and a current value when switching the second operation amount calculation circuit.
JP3664777A 1977-03-31 1977-03-31 Simple predictive control device Expired JPS5837561B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3664777A JPS5837561B2 (en) 1977-03-31 1977-03-31 Simple predictive control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3664777A JPS5837561B2 (en) 1977-03-31 1977-03-31 Simple predictive control device

Publications (2)

Publication Number Publication Date
JPS53122068A JPS53122068A (en) 1978-10-25
JPS5837561B2 true JPS5837561B2 (en) 1983-08-17

Family

ID=12475632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3664777A Expired JPS5837561B2 (en) 1977-03-31 1977-03-31 Simple predictive control device

Country Status (1)

Country Link
JP (1) JPS5837561B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0345249A (en) * 1989-07-12 1991-02-26 Aloka Co Ltd Ultrasonic diagnosing device
JPH0419860B2 (en) * 1983-10-11 1992-03-31 Hitachi Ltd
JPH0431267B2 (en) * 1986-08-11 1992-05-26
JPH059097B2 (en) * 1983-10-24 1993-02-04 Hitachi Ltd

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59160205A (en) * 1983-03-03 1984-09-10 Toshiba Corp Sample value pid control device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0419860B2 (en) * 1983-10-11 1992-03-31 Hitachi Ltd
JPH059097B2 (en) * 1983-10-24 1993-02-04 Hitachi Ltd
JPH0431267B2 (en) * 1986-08-11 1992-05-26
JPH0345249A (en) * 1989-07-12 1991-02-26 Aloka Co Ltd Ultrasonic diagnosing device

Also Published As

Publication number Publication date
JPS53122068A (en) 1978-10-25

Similar Documents

Publication Publication Date Title
Hollot et al. Analysis and design of controllers for AQM routers supporting TCP flows
Eker Second-order sliding mode control with experimental application
KR880003229A (en) Adaptive Process Control
Iannelli et al. Dither for smoothing relay feedback systems
ATE190139T1 (en) MODEL-BASED PREDICTIVE CONTROL DEVICE AND METHOD
Chae et al. Robust mode delay-dependent ℋ∞ control of discrete-time systems with random communication delays
JP6545428B1 (en) Control device of power converter
JPS5837561B2 (en) Simple predictive control device
KR20180093331A (en) Method for stabilization of nonlinear system including singular perturbation
Mirkin et al. 2DOF controller parametrization for systems with a single I/O delay
Roberts A brief overview of model predictive control
JP2002229605A (en) Feedback control device
Yamagishi et al. Output feedback stabilization of sampled-data systems by first-order hold input
Gomma et al. Time Varying Weighting Generalized Predictive Control (TGPC) with prediction to performance, stability and robustness
JPS58191004A (en) Searching circuit of extreme value
JPH044602B2 (en)
JP2000047703A (en) Time proportional type control apparatus
Genesio et al. A view on limit cycle bifurcations in relay feedback systems
KR102551390B1 (en) Control device, control method and control program
SU1092461A2 (en) Control system
Rossiter Stable prediction for unstable independent models
Zhou et al. Hysteresis Quantizer-Based Event-Triggered Control of Nonlinear Networked Control Systems
JPS6014362B2 (en) Variable sampling period control method
JP2001022404A (en) Time proportional controller
JP2001290504A (en) Controller