JPS5836793B2 - Protection circuit for discharge display device - Google Patents

Protection circuit for discharge display device

Info

Publication number
JPS5836793B2
JPS5836793B2 JP51035271A JP3527176A JPS5836793B2 JP S5836793 B2 JPS5836793 B2 JP S5836793B2 JP 51035271 A JP51035271 A JP 51035271A JP 3527176 A JP3527176 A JP 3527176A JP S5836793 B2 JPS5836793 B2 JP S5836793B2
Authority
JP
Japan
Prior art keywords
circuit
electrode
electrodes
drive signal
discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51035271A
Other languages
Japanese (ja)
Other versions
JPS52119030A (en
Inventor
英二 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Okaya Electric Industry Co Ltd
Original Assignee
Okaya Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Okaya Electric Industry Co Ltd filed Critical Okaya Electric Industry Co Ltd
Priority to JP51035271A priority Critical patent/JPS5836793B2/en
Publication of JPS52119030A publication Critical patent/JPS52119030A/en
Publication of JPS5836793B2 publication Critical patent/JPS5836793B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Gas-Filled Discharge Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 所謂プラズマ放電を利用した放電表示装置なるものはす
でに知られてお0、その一例を第1図について説明する
と、この第1図は放電表示装置に使用される放電表示管
であG’)、1 a , 1 b,Ic,1dはX電極
であって、この場合は横方向に延長されている。
DETAILED DESCRIPTION OF THE INVENTION Discharge display devices using so-called plasma discharge are already known, and an example thereof will be explained with reference to FIG. 1. In the tube, 1a, 1b, Ic, and 1d are X electrodes, which in this case extend in the lateral direction.

2a,2b>2c,2d,2eは夫夫Y電極であって、
この場合は縦方向に延長されてお0、X及びYの両電極
は互いに交差する状態に於いて対向して配置されている
2a, 2b>2c, 2d, 2e are husband Y electrodes,
In this case, the 0, X, and Y electrodes are extended in the vertical direction and are arranged to face each other in a state where they intersect with each other.

3は両X及びY電極間に介在された絶縁材,よわなるス
ペーサであって、4はこのスペーサ3に設けられた透孔
である。
3 is a spacer made of an insulating material interposed between both the X and Y electrodes, and 4 is a through hole provided in this spacer 3.

よってX電極及びY電極の交点に於ける放電はこの透孔
4を通じて行なわれる。
Therefore, discharge at the intersection of the X electrode and the Y electrode occurs through the through hole 4.

5はX電極の後方に配置されたスペーサ、6は更にその
後方に配置されたベースガラスである。
5 is a spacer placed behind the X electrode, and 6 is a base glass placed further behind it.

7はウインドガラスと称されるものであって、その内面
はブラックマスクにて覆われてお0、上述したX電極及
びY電極の交点に対応する部分に於いて透明部分8が形
或されている。
Reference numeral 7 denotes a window glass, the inner surface of which is covered with a black mask, and a transparent portion 8 is formed at a portion corresponding to the intersection of the above-mentioned X electrode and Y electrode. There is.

従って両電極の放電はこのウインドガラス7の透明部分
8を通じてその外部よ0見ることができる。
Therefore, the discharge of both electrodes can be seen from the outside through the transparent portion 8 of the window glass 7.

尚X及びY電極に於いても夫々その交点に位置する所に
於いて透孔が設けられている。
Note that through holes are also provided in the X and Y electrodes at their respective intersection points.

この上うな構或に於いてY電極2a,2b,2c・・・
・・・を順次走査即ち時分割によわ順次例えば接地し、
一方この走査と同期してX電極1a,1b,Ic・・・
・・・のいずれか1つ又は2つ或いはそれ以上を同時に
選択してこれに高電圧を印加することによってこの高圧
の印加されたX電極即ち選択されたX電極と現在接地さ
れているY電極との交点に於いて夫々放電が生ずる。
Furthermore, in this structure, Y electrodes 2a, 2b, 2c...
. . . are sequentially scanned, that is, sequentially grounded in a time-division manner,
Meanwhile, in synchronization with this scanning, X electrodes 1a, 1b, Ic...
. . . by simultaneously selecting one, two or more of them and applying a high voltage thereto, the X electrode to which this high voltage is applied, that is, the selected X electrode and the currently grounded Y electrode. A discharge occurs at each intersection.

従って今このY電極2a,2b,2c・・・・・・の時
分割的な接地即ち走査と同期しなからX電極に対する選
択をなし、これをくO返して行うことによって、この放
電に基すいて全体として図形又は数字或いは文字などの
表示をなすことが可能となるものである。
Therefore, by synchronizing with the time-divisional grounding or scanning of the Y electrodes 2a, 2b, 2c, etc., and then selecting the X electrode and repeating this process repeatedly, based on this discharge, It is possible to display figures, numbers, characters, etc. as a whole.

尚第1図ではX電極は4本、Y電極は5本丈け示されて
いる。
In FIG. 1, four X electrodes and five Y electrodes are shown.

第2図はこの装置による表示の一例を示すものであって
、白丸印は各X電極とY電極との交点の位置を示し、黒
丸印はその交点に於し・で放電している部分を示してい
る。
Figure 2 shows an example of the display by this device, where the white circles indicate the positions of the intersections between each X electrode and the Y electrode, and the black circles indicate the areas where discharge is occurring at the intersections. It shows.

尚、第2図に於いては数字の8とアルファベットのAを
表示した場合を示してお0、又1つの数字又は文字を7
つのX電極と5つのY電極とのなす35個の交点即ち3
5ドツドをもって表示するようにしている。
In addition, in Figure 2, the case where the number 8 and the alphabet A are displayed is shown as 0, and one number or letter is shown as 7.
35 intersections between 1 X electrode and 5 Y electrodes, that is 3
It is displayed using 5 dots.

尚文字又は数字等を表示する場合は、それら間の1つの
Y電極を休止させて文字、数字間の間隔となしている。
When displaying characters or numbers, one Y electrode between them is paused to provide an interval between the characters or numbers.

更に第2図に於いてはこのような文字を表示するX電極
の他にその下方に位置して1個のX電極を設け、これを
カーソル表示用の電極として使用している場合を示して
いる。
Furthermore, Fig. 2 shows the case where, in addition to the X electrode for displaying such characters, one X electrode is provided below the X electrode, and this is used as an electrode for displaying a cursor. There is.

このような放電表示装置によれば、上述したように複数
のX電極を、複数のY電極の走査に同期しながら選択し
、これをくり返し行うことによって所望の数字などを表
示できる。
According to such a discharge display device, a desired number or the like can be displayed by selecting a plurality of X electrodes in synchronization with the scanning of a plurality of Y electrodes and repeating this process as described above.

第3図はこの様な表示管の駆動回路の一例を示したもの
で、10は放電表示管を示す。
FIG. 3 shows an example of a drive circuit for such a display tube, and numeral 10 indicates a discharge display tube.

尚、本例に於いてはX電極は7本を使用した場合を示し
ている。
In this example, seven X electrodes are used.

Y電極は図に於いては10本のみしか示していないが、
これは通常百数十本又は数百本程度用いられる。
Although only 10 Y electrodes are shown in the figure,
Usually, about 100-odd or several hundred pieces are used.

11はY電極の走査の為のカソード駆動信号の発生回路
であって、出力端子11a,1lb,11c・・・・・
・・よ0は第4図κ,B’,C’,・・・・・・に示す
如く時間を互に異にするスイッチング信号Sa ,Sb
,Sc・・・・・・が得られる。
11 is a cathode drive signal generating circuit for scanning the Y electrode, and includes output terminals 11a, 1lb, 11c...
. . 0 is the switching signal Sa, Sb with different times as shown in Fig. 4 κ, B', C', . . .
, Sc... are obtained.

このスイッチング信号Sa,Sb,Sc・・・・・・の
時間巾は例えば100μ秒に選ぶことができる。
The time width of the switching signals Sa, Sb, Sc, . . . can be selected to be, for example, 100 μsec.

このスイッチング信号SaySby・・・・・・は夫々
スイッチング用トランジスタ1 2 a t 1 2
b ,1 2 cのベースに供給され、これら信号が供
給された状態に於いて各トランジスタ12 a t 1
2b ,1 2c・・・・・・は夫々オン(導通)シ
、従って各コレクタは接地されるように構戊されている
This switching signal SaySby...... is the switching transistor 1 2 a t 1 2, respectively.
b and 1 2 c, and in a state where these signals are supplied, each transistor 12 a t 1
2b, 1, 2c, . . . are each turned on (conducting), and therefore each collector is configured to be grounded.

尚この各トランジスタ12a,12b,12c・・・・
・・のコレクタには電源端子13よOの直流電圧が抵抗
器14a,14b,14c・・・・・・を通じて夫々印
加されてお0、従って常時はこれらコレクタは夫々高電
位(ほゾ端子13の電位)にあるが、上述したスイッチ
ング信号1 2 a ,1 2 b・・・・・・の到来
によってこれが接地電位となるものである。
Note that each of these transistors 12a, 12b, 12c...
The DC voltage from the power supply terminal 13 to O is applied to the collectors of the terminals 13 through resistors 14a, 14b, 14c, . However, upon arrival of the switching signals 1 2 a , 1 2 b . . . described above, this becomes the ground potential.

尚これら各トランジスタ12a,12b・・・・・・の
コレクタは上述したY電極に夫々接続されている。
Note that the collectors of each of these transistors 12a, 12b, . . . are connected to the above-mentioned Y electrodes, respectively.

15はアノード駆動信号の発生回路であって、これには
X電極l a t 1 b・・・・・・1gの数に応じ
た出力端子1 5 a > 1 5 bt 15c・・
・・・・15gを有し、これらはスイッチングトランジ
スタ1 6 a > 1 6 b・・・・・・16gの
ベースに接続されている。
Reference numeral 15 denotes an anode drive signal generation circuit, which includes output terminals 15a > 15bt 15c corresponding to the number of X electrodes l a t 1 b . . . 1g.
. . 15g, which are connected to the base of the switching transistor 1 6 a > 1 6 b . . . 16 g.

このようなアノード駆動信号発生回路15の出力端子1
5a,15b・・・・・・15gよわは上述したカソー
ド駆動信号発生回路11よOの信号Sa ,Sb・・・
・・・と同期して例えば第4図A,B,C・・・・・・
Gに示す如き文字、数字、図形等の形或信号Ea,Eb
・・・・・・Egが得られる。
Output terminal 1 of such anode drive signal generation circuit 15
5a, 15b...15g are the signals Sa, Sb...
For example, in synchronization with..., Fig. 4 A, B, C...
Letters, numbers, figures, etc. shapes or signals Ea, Eb as shown in G
...Eg is obtained.

この信号Ea,Eb・・・・・・Egは常時は高電圧に
あ0、従ってトランジスタ1 6 a ,1 6 b・
・・・・・16gは常時はオン(導通)状態にあ0、信
号Sa ,Sb・・・・・・と同期していずれか1つ又
は2つ以上の信号が必要な時間内に於て零電位とな01
この期間はトランジスタをオフ(不導通)する様になす
ものである。
These signals Ea, Eb...Eg are always at a high voltage, so the transistors 16a, 16b,
...16g is always on (conducting), and in synchronization with the signals Sa, Sb..., any one or more signals are received within the required time. Zero potential 01
During this period, the transistor is turned off (non-conductive).

尚信号Saが得られている期間( 11〜t2)を出力
1とし、得られていない期間を出力Oとする。
Note that the period (11 to t2) in which the signal Sa is obtained is set as output 1, and the period in which the signal Sa is not obtained is set as output O.

信号Sb ,Sc・・・・・,Ea ,Eb・・・・・
Egについても同様とする。
Signals Sb, Sc..., Ea, Eb...
The same applies to Eg.

又電源端子13は夫々抵抗器17a,18a,17b,
18b117c,18c・・・・・17g,18gよO
なる直列回路を通じてトランジスタ16a,16b,1
6C−−−−−16gのコレクタに接続され、それらの
エミツタは接地されている。
Further, the power supply terminal 13 is connected to resistors 17a, 18a, 17b, respectively.
18b117c, 18c...17g, 18g O
Transistors 16a, 16b, 1 through a series circuit of
6C---16g are connected to the collectors, and their emitters are grounded.

更に直列に接続された抵抗器例えば17aと18aとの
接続点はX電極1aに接続されている。
Further, a connection point between resistors connected in series, for example 17a and 18a, is connected to the X electrode 1a.

以下同様にしてX電極1b,1c・・・・・1gは夫々
対応する抵抗器の接続点に夫々接続されている。
Thereafter, the X electrodes 1b, 1c, . . . , 1g are connected to the connection points of the corresponding resistors in the same manner.

端子13にはX電極及びY電極間で放電開始に必要な電
圧即ち放電開始電圧以上の電圧例えば300■が供給さ
れてお0、トランジスタ16aがオンのときは抵抗器1
7aと18aとの接続点の電圧は放電維持電圧以下のプ
レバイアス電圧例えば150■となる様に抵抗器17a
,18aの抵抗値が決められている。
The terminal 13 is supplied with a voltage necessary for starting a discharge between the X electrode and the Y electrode, that is, a voltage higher than the starting voltage, for example, 300 cm, and when the transistor 16a is on, the resistor 1
The resistor 17a is set so that the voltage at the connection point between 7a and 18a is a pre-bias voltage lower than the discharge sustaining voltage, for example, 150 cm.
, 18a are determined.

他の対応する部分も同様である。The same applies to other corresponding parts.

従ってこれらトランジスタ16a,16b・・・・16
gのオン状態では放電は生じない。
Therefore, these transistors 16a, 16b...16
No discharge occurs in the on state of g.

今信号Saが1であってこれと同期して信号E a ,
Ed ,Egが夫々1とな01従ってトランジスタ1
2aがオンであり、トランジスタ16a,16d及び1
6gが夫々オフであるとき(第4図の時点t1〜t2期
間)では、ほゾ端子13の電圧がX電極1a,Id及び
1gに印加され、Y電極2aのみが接地されるので、こ
の期間ではX電極1a,1d,1g(!:Y電極2aの
交点にて放電を生ずることになる。
Now the signal Sa is 1, and in synchronization with this, the signal E a ,
Ed and Eg are each 1, so transistor 1
2a is on, transistors 16a, 16d and 1
6g are off (period t1 to t2 in FIG. 4), the voltage of the tenon terminal 13 is applied to the X electrodes 1a, Id and 1g, and only the Y electrode 2a is grounded, so during this period Then, a discharge will occur at the intersection of the X electrodes 1a, 1d, 1g (!: Y electrode 2a).

以下信号Sb,Sc,Sd・・・・・・と同期して信号
Ea,Eb,・・・・・・Egが1又はOとなることに
よってY電極2b,2c・・・・・と選択されたX電極
との間で放電を生じ、この動作がくO返されることによ
って、表示管10に於で数字、文字又は図形等の表示が
なされる。
Thereafter, the Y electrodes 2b, 2c, etc. are selected as the signals Ea, Eb,...Eg become 1 or O in synchronization with the signals Sb, Sc, Sd... A discharge is generated between the X electrode and the X electrode, and this operation is repeated, thereby displaying numbers, characters, figures, etc. on the display tube 10.

この様な構成に於で、何らかの原因でカソード駆動信号
発生回路11が故障し、ある特定の端子例えば11aに
信号Saが得られた状態で走査動作が停止したときは、
Y電極2aのみが連続して放電(即ち直流点火)するこ
とにな01シかるときはこのY電極が短時間にスパツタ
してしまい、これが表示管の内面に被着して汚染し、又
は局部的な発熱によってガラスが破損する等して不良品
となることがある。
In such a configuration, if the cathode drive signal generation circuit 11 fails for some reason and the scanning operation stops while the signal Sa is obtained at a certain terminal, for example, 11a,
If only the Y electrode 2a is to discharge continuously (that is, direct current ignition), this Y electrode will sputter in a short period of time, and this will adhere to the inner surface of the display tube, contaminating it, or causing local damage. The glass may be damaged due to excessive heat generation, resulting in a defective product.

本発明はこの様な欠点を回避したもので、以下本発明に
よる保護回路を第5図について説明すると、本例に於で
第3図との対応部分には同一符号を附してその説明を省
略する。
The present invention avoids such drawbacks, and the protection circuit according to the present invention will be explained below with reference to FIG. 5. In this example, parts corresponding to those in FIG. Omitted.

本発明に於では、Y電極の順次の走査の為の駆動信号発
生回路11の動作状態を検出する検出回路19を設け、
駆動信号発生回路11の不動作状態にて得られる検出回
路19よ0の出力にて制御回路20を制御し、この制御
回路20よOの出力信号にてX及びY電極間に印加され
る電圧を降下させる様にしたものである。
In the present invention, a detection circuit 19 is provided to detect the operating state of the drive signal generation circuit 11 for sequential scanning of the Y electrodes,
The control circuit 20 is controlled by the output of the detection circuit 19-0 obtained when the drive signal generation circuit 11 is in an inactive state, and the voltage applied between the X and Y electrodes is determined by the output signal of the control circuit 20-0. It is designed to descend.

検出回路19は本例では、信号発生回路11の少くとも
ある1つの端子例えば11jよOの出力をコンデンサ2
1を通じて整流回路22に供給し、この整流出力即ち直
流電圧E1を比較回路23に供給して基準電圧源24の
電圧E2と比較させ、E1〉E2の状態で比較回路23
よO出力がある(出力1とする)様に構威した場合であ
る。
In this example, the detection circuit 19 connects the output of at least one terminal of the signal generation circuit 11, for example, 11j to O, to a capacitor 2.
1 to the rectifier circuit 22, and the rectified output, that is, the DC voltage E1, is supplied to the comparator circuit 23 to be compared with the voltage E2 of the reference voltage source 24, and when E1>E2, the comparator circuit 23
This is a case where the configuration is such that there is a 0 output (output 1).

又制御回路20は電源端子13と抵抗器17a,17b
・・・・・・17gとの間にインピータンス町変素子と
してトランジスタ25のコレクターエミツタを接続し、
端子13を抵抗器26−27ースイッチングトランジス
タ28のコレクターエミツタの直列回路を通じて接地し
、抵抗器26と27との接続点をトランジスタ25のベ
ースに接続して構或した場合を示している。
The control circuit 20 also includes a power supply terminal 13 and resistors 17a and 17b.
・・・・・・Connect the collector emitter of transistor 25 as an impedance change element between it and 17g,
A case is shown in which the terminal 13 is grounded through a series circuit of resistors 26-27 and the collector-emitter of a switching transistor 28, and the connection point between the resistors 26 and 27 is connected to the base of the transistor 25.

尚図面に示す実施例では、Y電極2a,2b,2c・・
・・・・に対して、同時に2個以上の電極が走査(即ち
接地)されていないかどうかを検知する誤走査検出回路
29を設けてお0、この回路29は、電源端子13をブ
リッジ回路30を構戊する抵抗器30a及び30bの直
列回路を通じて接地すると共に抵抗器30c及び30d
の直列回路を通じて接地し、抵抗器30a及び30bの
接続点Pと、抵抗器30c及び30dの接続点Qとに得
られる電圧■2及び■ を比較器31に供給し、■,≦
■,の状態で比較器31より出力が得られる(出力1と
する)様に構成してお0、この出力1によっても上述し
た制御回路20を制御する様にしている。
In the embodiment shown in the drawings, Y electrodes 2a, 2b, 2c...
... is provided with an erroneous scanning detection circuit 29 that detects whether two or more electrodes are being scanned (i.e., grounded) at the same time, and this circuit 29 connects the power supply terminal 13 to a bridge circuit. 30 is grounded through a series circuit of resistors 30a and 30b, and resistors 30c and 30d.
The voltages ■2 and ■ obtained at the connection point P of the resistors 30a and 30b and the connection point Q of the resistors 30c and 30d are supplied to the comparator 31, and ■,≦
The configuration is such that an output is obtained from the comparator 31 (output 1) in the state (2), and this output 1 also controls the control circuit 20 described above.

32はアンド回路であ01この出力をインバータ33を
通じて匍1御回銘20のトランジスタ28のベースに供
給する様にしている。
32 is an AND circuit which supplies the output of 01 through an inverter 33 to the base of the transistor 28 of 匍1 and 20.

更に本例ではアンド回路32の出力をスイッチング用ト
ランジスタ34のベースに供給する様になし、トランジ
スタ16a,16b,16c・・・・・・16gのエミ
ツタをこのトランジスタ34のコレクターエミッタを通
じて接地している。
Furthermore, in this example, the output of the AND circuit 32 is supplied to the base of the switching transistor 34, and the emitters of the transistors 16a, 16b, 16c, . . . , 16g are grounded through the collector emitter of this transistor 34. .

次にこの回路の動作を説明する。Next, the operation of this circuit will be explained.

正常の動作状態では駆動信号発生回811よOは第3図
の説明で述べた様に、各端子11a,1lb・・・・・
・11jよ0は順次第4図に示す如き信号Sa)Sb
,Sc・・・・・・が得られてお01従ってY電極2a
,2b,2c・・・・・・は順次接地される。
In normal operating conditions, the drive signal generation circuits 811 and 0 are connected to each terminal 11a, 1lb, etc., as described in the explanation of FIG.
・11j to 0 are sequentially output as signals Sa)Sb as shown in Figure 4.
, Sc...01 is obtained, so the Y electrode 2a
, 2b, 2c, . . . are grounded in sequence.

よって端子11jにあっても所定の周期毎に信号Sa又
はsb或いは・・・・・・に示す如き信号が得られるも
のであるから、これがコンデンサ21を通じて整流回路
22に供給され、これよO所定の電圧E1が得られる。
Therefore, even at the terminal 11j, a signal Sa or sb or a signal as shown in . voltage E1 is obtained.

この場合E2はE1よO小に選ばれているから(E1〉
E2)、比較器23より出力1が得られる。
In this case, E2 is chosen to be O smaller than E1 (E1>
E2), output 1 is obtained from the comparator 23.

一方上述の如く正常動作状態ではトランジスター2a,
12b,12c・・・・・・のうち、常にいずれか1つ
のみがオン(導通)するものであるから、抵抗器14a
,14b,14c・・・・・・のうちいずれか1つのみ
がブリッジ回路30の抵抗器30dと並列に接続される
こととなり、この状態で点P及びQの電圧■及び■ は
Vp ≧■ に選ばれているから、比較器31の出力はp 1となる。
On the other hand, as mentioned above, under normal operating conditions, the transistors 2a,
Since only one of 12b, 12c, etc. is always turned on (conducting), the resistor 14a
, 14b, 14c..., only one of them is connected in parallel with the resistor 30d of the bridge circuit 30, and in this state, the voltages ■ and ■ at points P and Q are Vp ≧■ is selected, the output of the comparator 31 becomes p1.

この様に比較器23及び32の夫々の出力が1となる為
にその出力側に出力1が得られ、これによOトランジス
タ34はオンし、一方インバータ33を通じた出力(こ
れはOとなる)によ0制御回路20のトランジスタ28
はオフとなる。
In this way, since each output of the comparators 23 and 32 becomes 1, an output of 1 is obtained on the output side, which turns on the O transistor 34, while the output through the inverter 33 (which becomes O). ) of the transistor 28 of the control circuit 20
is off.

よってトランジスタ25はほとんど飽和に近い状態で導
通し、トランジスター 6 a t 1 6 b〜16
gのいずれか1つ又は2つ或いはそれ以上の選択された
ものがオフすることによって、このオフされたトランジ
スタに対応するX電極に対し、電源端子13に印加され
ている電圧に近い電圧(即ち放電開始以上の電圧)が印
加されることとな0、これとY電極との間で放電を開始
することになる。
Therefore, the transistor 25 conducts almost in a state close to saturation, and the transistors 6 a t 1 6 b ~ 16
By turning off one, two, or more selected ones of g, a voltage close to the voltage applied to the power supply terminal 13 (i.e., A voltage higher than the discharge start voltage is applied, and discharge starts between this voltage and the Y electrode.

今伺らかの原因で駆動信号発生回路11の動作が停止し
たとすると、駆動信号(第4図κ B/・・・・・・に
示す)は端子11a,1lb,11c・・・・・・のう
ちのいずれか1つの端子で得られた状態が継続すること
になる。
Assuming that the operation of the drive signal generation circuit 11 has stopped due to the cause mentioned above, the drive signals (shown in FIG. The state obtained at any one of the terminals will continue.

従ってこの場合は端子11jに信号が得られていなけれ
ば整流回路22の出力E1はE1<E2とな0、又端子
11jに信号が得られていても、これは直流電圧となる
のでコンデンサ21によO阻止されて整流回路22には
供給されない。
Therefore, in this case, if no signal is obtained at the terminal 11j, the output E1 of the rectifier circuit 22 will be 0 as E1<E2, and even if a signal is obtained at the terminal 11j, this will be a DC voltage, so the output E1 of the rectifier circuit 22 will be 0. It is blocked and is not supplied to the rectifier circuit 22.

よって回路11の動作が停止すればE1〈E2となり、
比較器23の出力はOとなる。
Therefore, if the operation of the circuit 11 stops, E1<E2,
The output of the comparator 23 becomes O.

これによりアンド回路32の出力はOとな01インバー
タ33の出力は1とな01 トランジスタ28がオンと
なる。
As a result, the output of the AND circuit 32 becomes O, the output of the 01 inverter 33 becomes 1, and the 01 transistor 28 is turned on.

従ってトランジスタ25のベースにはほゾ抵抗器26と
27とで分圧された電圧が印加されることにな0、この
トランジスタ25の内部インピーダンスが犬とな0、ト
ランジスタ25のエミツタの電位が放電維持電圧以下に
なされる。
Therefore, the voltage divided by the tenon resistors 26 and 27 is applied to the base of the transistor 25, the internal impedance of the transistor 25 is 0, and the potential of the emitter of the transistor 25 is discharged. This is done below the maintenance voltage.

従って放電管10による放電が停止されるので上述した
欠点が回避される。
Therefore, since the discharge by the discharge tube 10 is stopped, the above-mentioned drawbacks are avoided.

尚本例ではこの場合アンド回路32の出力がOとなるこ
とによ01 トランジスタ34をオフとし、端子13一
抵抗器17a,17b〜17gのいずれか一抵抗器18
a,18b〜18gのいずれか一オンしているトランジ
スタ15a,15b〜15gのうちのいずれか一トラン
ジスタ34を通じて流れようとする電流を遮断する様に
している。
In this example, in this case, the output of the AND circuit 32 becomes O, thereby turning off the 01 transistor 34, and connecting the terminal 13 to any one of the resistors 17a, 17b to 17g to the resistor 18.
The current flowing through any one of the transistors 34 among the transistors 15a, 15b to 15g which is turned on is cut off.

即ちこの場合この電流を遮断しない場合はトランジスタ
25の内部インピーダンスが増大する為にトランジスタ
25による発熱が犬となり、これが破壊されるおそれが
あるが、上述した様にトランジスタ34をオフすること
によって、この欠点を回避できるものである。
In other words, in this case, if this current is not cut off, the internal impedance of the transistor 25 will increase and the heat generated by the transistor 25 will increase, potentially destroying it. However, by turning off the transistor 34 as described above, this The drawbacks can be avoided.

尚駆動信号発生回路11が動作していても、何らかの原
因によT/′)2個又はそれ以上の端子において同時に
信号が得られることがあると、同時に2個又はそれ以上
のY電極が接地され、誤表示又は不明瞭な表示を行なう
こととなる。
Even if the drive signal generation circuit 11 is operating, if for some reason a signal is obtained at two or more terminals at the same time, two or more Y electrodes may be grounded at the same time. This may result in incorrect or unclear display.

しかし乍らこの様に例えば端子11aと1lbとよO同
時に信号が得られると、トランジスタ12aと12bと
がオンすることになるので、抵抗器14aと14bとの
2個の抵抗器がブリッジ回路30の抵抗器30dに並列
に挿入されることになり、従って点P及びQの電圧■及
び■ は■〉■ となり、比較器31よ0の出力がOと
pq なり、アンド回路22の出力がOとなる。
However, if a signal is obtained at the terminals 11a and 1lb at the same time, the transistors 12a and 12b will be turned on, so the two resistors 14a and 14b will be connected to the bridge circuit 30. Therefore, the voltages ■ and ■ at points P and Q become ■>■, the outputs of the comparators 31 and 0 become O and pq, and the output of the AND circuit 22 becomes O becomes.

よって上述の場合と同様に表示を停止させることができ
る。
Therefore, the display can be stopped in the same way as in the case described above.

以上説明した様に本発明によれば、駆動信号発生回路1
1がその動作を停止したとき、これに基ずいて一部分に
スバツタが生じ、損傷を受けるのを適切に回避すること
ができる特徴を有するものである。
As explained above, according to the present invention, the drive signal generation circuit 1
1 stops its operation, it is possible to appropriately avoid damage caused by splattering in a part based on this.

尚第5図に示す実症例によれば、駆動信号発生回路11
の端子11jに得られる出力をして動作状態を判知する
様にした場合であるが、これに限られることはない。
According to the actual case shown in FIG.
This is a case in which the operating state is determined by the output obtained from the terminal 11j of the terminal 11j, but the present invention is not limited to this.

又端子11a〜11j以外の点よOして動作状態を判知
する出力を得る様になすこともできる。
Further, it is also possible to obtain an output for determining the operating state by connecting terminals other than the terminals 11a to 11j.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の放電管の一例を示す一部分の斜視図、第
2図はその表示状態を示す一部分の正面図、第3図は従
来の表示装置の一例を示す接続図、第4図はその動作状
態の説明の為の波形図、第5図は本発明による放電表示
装置の保護回路図である。 1a,1b〜1gはX電極、2a,2b,2C・・・・
・はY電極、11及び15は駆動信号発生回路、19は
駆動信号発生回路の動作状態を検出する検出回路、20
は制御回路である。
Fig. 1 is a partial perspective view showing an example of a conventional discharge tube, Fig. 2 is a partial front view showing its display state, Fig. 3 is a connection diagram showing an example of a conventional display device, and Fig. 4 is a partial perspective view showing an example of a conventional discharge tube. FIG. 5 is a waveform diagram for explaining the operating state, and FIG. 5 is a protection circuit diagram of the discharge display device according to the present invention. 1a, 1b to 1g are X electrodes, 2a, 2b, 2C...
- indicates a Y electrode, 11 and 15 a drive signal generation circuit, 19 a detection circuit that detects the operating state of the drive signal generation circuit, 20
is the control circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 互いに交差する複数のY電極及び複数のY電極と、
該複数のY電極に順次時分割にて走査する如くーの所定
電位を与えるための複数の駆動信号を順次に発生するー
の駆動信号発生回路と、上記複数のX電極のうちの任意
のX電極を選択して該任意のX電極に上記走査に同期す
る如く他の所定電位を与えるための駆動信号を発生する
他の駆動信号発生回路とを有し、上記選択されたX電極
及び上記Y電極の交点に放電を生じさせて、文字、数字
、図形などを表示させるようにした放電表示装置に於い
て、上記一の駆動信号発生回銘からの上記複数の駆動信
号のうちの任意の一つの駆動信号がコンデンサを介して
供給される整流回路と、該整流回路の整流出力が基準電
圧とレベル比較される比較回路と、上記複数のX電極及
び上記複数のY電極間に夫々与える電圧を制御する制御
回路とを有し、上記一の駆動信号発生回路からいずれか
1つの駆動信号のみが発生する動作停止状態に於いて、
上記整流回路よ0の整流出力のレベル低下に基づく上記
比較回路からの比較出力によわ上記制御回路を制御して
、上記X電極及び上記Y電極の交点の放電を停止せしめ
るようにしたことを特徴とする放電表示装置の保護回路
1 A plurality of Y electrodes and a plurality of Y electrodes that intersect with each other,
a drive signal generation circuit that sequentially generates a plurality of drive signals for applying a predetermined potential to the plurality of Y electrodes in a time-division manner, and an arbitrary X electrode of the plurality of X electrodes; and another drive signal generation circuit for generating a drive signal for selecting an electrode and applying another predetermined potential to the arbitrary X electrode in synchronization with the scanning, the selected X electrode and the Y In a discharge display device that displays characters, numbers, figures, etc. by generating discharge at the intersections of electrodes, any one of the plurality of drive signals from the first drive signal generation time. a rectifier circuit to which two drive signals are supplied via a capacitor; a comparator circuit to which the rectified output of the rectifier circuit is level-compared with a reference voltage; and a control circuit for controlling, in an operation stopped state in which only one drive signal is generated from the one drive signal generation circuit,
The control circuit is controlled according to the comparison output from the comparison circuit based on a decrease in the level of the rectified output of the rectifier circuit to stop the discharge at the intersection of the X electrode and the Y electrode. protection circuit for discharge display devices.
JP51035271A 1976-03-31 1976-03-31 Protection circuit for discharge display device Expired JPS5836793B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51035271A JPS5836793B2 (en) 1976-03-31 1976-03-31 Protection circuit for discharge display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51035271A JPS5836793B2 (en) 1976-03-31 1976-03-31 Protection circuit for discharge display device

Publications (2)

Publication Number Publication Date
JPS52119030A JPS52119030A (en) 1977-10-06
JPS5836793B2 true JPS5836793B2 (en) 1983-08-11

Family

ID=12437116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51035271A Expired JPS5836793B2 (en) 1976-03-31 1976-03-31 Protection circuit for discharge display device

Country Status (1)

Country Link
JP (1) JPS5836793B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56120051A (en) * 1980-02-26 1981-09-21 Nec Corp Gas discharge indicator panel

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS458401Y1 (en) * 1965-08-02 1970-04-21

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS458401Y1 (en) * 1965-08-02 1970-04-21

Also Published As

Publication number Publication date
JPS52119030A (en) 1977-10-06

Similar Documents

Publication Publication Date Title
US4315259A (en) System for operating a display panel having memory
US7250724B2 (en) Plasma display panel including dummy electrodes in non-display area
US3987337A (en) Plasma display panel having additional discharge cells of a larger effective area and driving circuit therefor
JPS5836793B2 (en) Protection circuit for discharge display device
US3754230A (en) Plasma display system
JPH0771193B2 (en) Spot killer circuit
US4368465A (en) Method of actuating a plasma display panel
JPS5836794B2 (en) Protection circuit for discharge display device
US3891983A (en) Multi-position character display panel having display cathodes and auxiliary cathodes and circuits for operating the same
US3953762A (en) Circuit for supplying a specified one of plural external electrodes of a gas discharge display panel with unidirectional firing voltage pulses and for supplying others with pulses of a reduced voltage
JPS6313645Y2 (en)
EP0122072B1 (en) Gas-filled dot matrix display panel and operating system
JP5157112B2 (en) Plasma display device
JP2007133290A (en) Plasma display device
US6683588B1 (en) Low voltage driving apparatus and method for plasma display panel
US4047169A (en) Display panel having improved arrangement of reset cells for facilitating scanning of the panel
GB1404678A (en) Cold cathode discharge display apparatus
JPS597995A (en) Integrated gas discharge display panel
JPS5845035B2 (en) Denkiyokusousahoshiki
JPS6158039B2 (en)
JPS6158038B2 (en)
US20030107563A1 (en) Driving system and driving program for flat display apparatus
JPH1021008A (en) Optical touch switch device
USRE28338E (en) Circuit for operating multiple position display tubes
JPH0723834Y2 (en) Fluorescent display