JPS5834573Y2 - Muting circuit - Google Patents

Muting circuit

Info

Publication number
JPS5834573Y2
JPS5834573Y2 JP187577U JP187577U JPS5834573Y2 JP S5834573 Y2 JPS5834573 Y2 JP S5834573Y2 JP 187577 U JP187577 U JP 187577U JP 187577 U JP187577 U JP 187577U JP S5834573 Y2 JPS5834573 Y2 JP S5834573Y2
Authority
JP
Japan
Prior art keywords
turned
muting
switch element
capacitor
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP187577U
Other languages
Japanese (ja)
Other versions
JPS5396812U (en
Inventor
昇 竹村
Original Assignee
東洋通信工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東洋通信工業株式会社 filed Critical 東洋通信工業株式会社
Priority to JP187577U priority Critical patent/JPS5834573Y2/en
Publication of JPS5396812U publication Critical patent/JPS5396812U/ja
Application granted granted Critical
Publication of JPS5834573Y2 publication Critical patent/JPS5834573Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【考案の詳細な説明】 この考案は例えばテープレコーダ或いはステレオ再生増
幅器等に適用して好適なミューテング回路に関し、特に
電源のオン時とオフ時に発生するポツプノイズを除去し
ようとするものである。
[Detailed Description of the Invention] This invention relates to a muting circuit suitable for application to, for example, a tape recorder or a stereo reproduction amplifier, and is particularly intended to eliminate pop noise that occurs when the power is turned on and off.

一般にテープレコーダ等では記録、再生切換機構と連動
してミューテングスイッチが操作されるように構成され
ミューテングスイッチによって記録、再生等の切換に応
じて増幅器の信号路をショートし、切換時に発生するノ
イズがスピーカより放音されないようにしている。
Generally, in tape recorders, etc., a muting switch is operated in conjunction with the recording/playback switching mechanism, and the muting switch shorts out the signal path of the amplifier in response to switching between recording and playback, which occurs when switching. This prevents noise from being emitted from the speakers.

寸たステレオ再生用増幅福等では電源オン時に発生する
ポツプノイズが音としてスピーカから出力されないよう
に電源オン時点から成る一定時間増幅器の信号路をショ
ートするようにしたミューテング回路が用いられている
In small stereo amplifiers, etc., a muting circuit is used that shorts out the signal path of the amplifier for a certain period of time from when the power is turned on, so that the pop noise generated when the power is turned on is not output as sound from the speakers.

つ寸り従来のミューテング回路は記録再生切換スイッチ
の操作と連動するか、又は電源オン時のポツプノイズを
除去するものしか考えられていない。
Conventional muting circuits have only been designed to operate in conjunction with the operation of a recording/reproduction switch, or to remove pop noise when the power is turned on.

ところで実用上に督いては増幅器の電源をオフにすると
きもポツプノイズが発生する。
However, in practice, pop noise occurs even when the amplifier is turned off.

この考案の目的は増幅器に対する電源のオン時とオフ時
の双方に対してミューテング動作を行なうことができ、
またテープレコーダに応用するときは記録、再生切換操
作時にもミューテング動作を行なわせることができるミ
ューテング回路を提供するにある。
The purpose of this invention is to be able to perform muting operations both when the power to the amplifier is on and off.
Another object of the present invention is to provide a muting circuit that can perform a muting operation even when switching between recording and reproduction when applied to a tape recorder.

以下この考案の一実施例を図面について詳細に説明する
An embodiment of this invention will be described in detail below with reference to the drawings.

図はこの考案によるミューテング回路の一例を示し、図
中1及び2は信号入力端子であり、この例ではステレオ
再生用のテープレコーダにこの考案を適用した場合を示
す。
The figure shows an example of a muting circuit according to this invention. In the figure, 1 and 2 are signal input terminals, and this example shows a case where this invention is applied to a tape recorder for stereo reproduction.

即ち入力端子1と2にはステレオ信号がそれぞれ供給さ
れ、各ステレオ信号は増幅器3及び4にて増幅され、特
に図示しないが増幅器3及び4の出力側に接続されたス
ピーカ又は記録ヘッドにその増幅出力が供給される。
That is, stereo signals are supplied to input terminals 1 and 2, respectively, and each stereo signal is amplified by amplifiers 3 and 4. Although not particularly shown, the amplified signals are sent to speakers or recording heads connected to the output sides of amplifiers 3 and 4. Output is supplied.

増幅器3及び4の信号路と接地間には第1スイツチ素子
5及び6がそれぞれに接続される。
First switch elements 5 and 6 are connected between the signal paths of amplifiers 3 and 4 and ground, respectively.

この例では増副器3及び4の入力端子1及び2と接地間
に第1スイツチ素子5及び6を接続した場合を示す。
This example shows a case where first switch elements 5 and 6 are connected between input terminals 1 and 2 of amplifiers 3 and 4 and ground.

これら第1スイツチ素子5及び6はそれぞれ例えばNP
N型トランジスタを用いることができ、そのコレクタを
増幅器の信号路に接続し、エミッタを接地し、ベースを
共通接続し、ベースの共通接続点と接地間に第2スイツ
チ素子7を接続する。
These first switch elements 5 and 6 are, for example, NP
An N-type transistor can be used, the collector of which is connected to the signal path of the amplifier, the emitter connected to ground, the bases connected in common, and the second switch element 7 connected between the common connection point of the bases and ground.

第2スイツチ素子7のベースとエミッタ間には時定数回
路8を構成するコンデンサ9を接続し、コンデンサ9と
第2スイツチ素子7のベースとの接続点は時定数回路8
を構成する抵抗器10を通じて電源端子子Bに接続する
A capacitor 9 constituting a time constant circuit 8 is connected between the base and emitter of the second switch element 7, and the connection point between the capacitor 9 and the base of the second switch element 7 is connected to the time constant circuit 8.
It is connected to the power supply terminal B through the resistor 10 that constitutes the power supply terminal B.

時定数回路8を構成するコンデンサ9にはこれと並列に
ダイオード11と抵抗器12とより成る直列回路を接続
し、抵抗器12にはミューテングスイッチ13 全並列
接続する。
A series circuit consisting of a diode 11 and a resistor 12 is connected in parallel to the capacitor 9 constituting the time constant circuit 8, and a muting switch 13 is connected in parallel to the resistor 12.

またダイオード11と抵抗器12との接続点と正極電源
端子子Bとの間にはダイオード14と抵抗器15とコン
デンサ16とより戒る直列回路を接続する。
Further, a series circuit including a diode 14, a resistor 15, and a capacitor 16 is connected between the connection point between the diode 11 and the resistor 12 and the positive power supply terminal B.

またダイオード14と抵抗器15との接続点と第2スイ
ツチ素子7のコレクタ及び第1スイッチ素子5,6のベ
ースとの接続点間に抵抗器17を接続し、この抵抗器1
7とダイオード14との接続点と接地間にコンデンサ1
8を接続する。
Further, a resistor 17 is connected between the connection point between the diode 14 and the resistor 15 and the connection point between the collector of the second switch element 7 and the bases of the first switch elements 5 and 6.
Connect capacitor 1 between the connection point between 7 and diode 14 and ground.
Connect 8.

このような構成によれば、先ず増幅器3及び4に供給す
る電源をオンにすると電源端子子Bに正極電圧が印加さ
れる。
According to such a configuration, when the power supply to the amplifiers 3 and 4 is first turned on, a positive voltage is applied to the power supply terminal B.

このときコンデンサ9の充電電圧がい1だゼロボルトで
あるから第2スイツチ素子7はオフに保持されて居り、
第1コンデンサ18はダイオード14を通じて急速に充
電され、第1スイツチ素子5及び6がオンとなり、増幅
器3及び4の信号路をショートする。
At this time, since the charging voltage of the capacitor 9 is zero volts, the second switch element 7 is held off.
The first capacitor 18 is rapidly charged through the diode 14 and the first switch elements 5 and 6 are turned on, shorting the signal paths of the amplifiers 3 and 4.

電源オンの時点から時定数回路8を構成するコンデンサ
9の充電電圧は抵抗器10との時定数に従って漸次上昇
し、電源オン時点から成る時間経過後に第2スイツチ素
子7がオンにされる。
From the time the power is turned on, the charging voltage of the capacitor 9 constituting the time constant circuit 8 gradually rises in accordance with the time constant with the resistor 10, and the second switch element 7 is turned on after the time elapsed from the time the power is turned on.

第2スイツチ素子7がオンになると第1スイツチ素子5
及び6に対する順方向バイアス電流が第2スイツチ素子
7のコレクターエミッタ間を通じて側路され、第1スイ
ツチ素子5及び6はオフにされ増幅器3及び4の信号路
は接地から開放され入力端子1及び2に供給されるステ
レオ信号を増幅し、正常の動作状態に入る従って電源オ
ン時には時定数回路8の時定数に対応した時間だけ第1
スイツチ素子5と6がオンに保持され、ミューテング動
作を行ない電源オン時に発生するポツプノイズを除去す
ることができる。
When the second switch element 7 is turned on, the first switch element 5
and 6 are shunted through the collector-emitter of the second switch element 7, the first switch elements 5 and 6 are turned off and the signal paths of amplifiers 3 and 4 are disconnected from ground and the input terminals 1 and 2 When the power is turned on, the stereo signal supplied to the first circuit 8 is amplified and the stereo signal supplied to the first circuit 8 is amplified.
Switch elements 5 and 6 are kept on, and a muting operation is performed to eliminate pop noise that occurs when the power is turned on.

動作中ミューテングスイッチ13をオンにするとコンデ
ンサ9の充電電荷がダイオード11とミューテングスイ
ッチ13を通じて急速放電し、第2スイツチ素子7がオ
フとなる。
When the muting switch 13 is turned on during operation, the charge in the capacitor 9 is rapidly discharged through the diode 11 and the muting switch 13, and the second switch element 7 is turned off.

この結果第1スイツチ素子5と6がオンとなりミューテ
ング状態とすることができる。
As a result, the first switch elements 5 and 6 are turned on and a muting state can be achieved.

従ってテープレコーダ等では記録、再生操作機構と□ユ
ーテングスイッチ13とを連動させておくことによって
記録又は再生状態に転換する都度ミューテング状態とす
ることができる。
Therefore, in a tape recorder or the like, by interlocking the recording/playback operation mechanism and the □auto switch 13, the muting state can be set each time the recording or playback state is changed.

一方、電源をオフにした場合にはコンデンサ16の充電
電圧によってダイオード11と抵抗器12との接続点の
電位が急激に負電位となりコンデンサ9の充電電荷がダ
イオード11と抵抗器12を通じて急速に放電し第2ス
イツチ素子7がオフとなる。
On the other hand, when the power is turned off, the potential at the connection point between the diode 11 and the resistor 12 suddenly becomes negative due to the charging voltage of the capacitor 16, and the charge charged in the capacitor 9 is rapidly discharged through the diode 11 and the resistor 12. Then, the second switch element 7 is turned off.

このためコンデンサ18の放電電流は抵抗器17を通じ
て第1スイツチ素子5と6のベースに供給され、第1ス
イツチ素子5と6をオンにしミューテング状態となる。
Therefore, the discharge current of the capacitor 18 is supplied to the bases of the first switch elements 5 and 6 through the resistor 17, turning on the first switch elements 5 and 6 and placing them in a muting state.

コンデンサ18の放電は電源側に対してはダイオード1
4によって阻止されるため第1スイツチ素子5と6のベ
ース側にだけ与えられ電源オフ後の成る一定時間ミュー
テング状態を維持し、電源をオフにしたときに発生する
ポツプノイズを除去することができる。
The discharge of capacitor 18 is connected to diode 1 on the power supply side.
4, it is applied only to the base side of the first switch elements 5 and 6, and maintains the muting state for a certain period of time after the power is turned off, thereby making it possible to eliminate pop noise that occurs when the power is turned off.

以上説明した如くこの考案によれば電源をオンにしたと
きと、オフにしたとき及び動作中でもミューテングスイ
ッチ13をオンにすることによってミューテング状態に
することができ、あらゆる状態でのポツプノイズを除去
でき、その効果は実用上において頗る犬である。
As explained above, according to this invention, it is possible to enter the muting state by turning on the muting switch 13 when the power is turned on, when it is turned off, and even during operation, and pop noise can be removed in all conditions. , its effectiveness is of great practical importance.

尚上述ではステレオ再生増幅器にこの考案を適用した場
合を例示して説明したが、モノラール信号系にもこの考
案を適用できること容易に理解できよう。
Although the above explanation has been given by exemplifying the application of this invention to a stereo regenerative amplifier, it is easy to understand that this invention can also be applied to a monaural signal system.

またミューテングスイッチ13を附加しテープレコーダ
に応用した例を説明したが、テープレコーダ以外の場合
には必ずしもこのミューテングスイッチを必要とするも
のでないことも容易に理解できよう。
Furthermore, although an example has been described in which the muting switch 13 is added and applied to a tape recorder, it is easy to understand that this muting switch is not necessarily required in cases other than tape recorders.

lた上述ではミューテング用第1スイッチ素子5及び6
を増幅器3と4の入力端子1と2に接続するようにした
が増幅器3と4の段間に接続することもできる。
In the above description, the first switching elements 5 and 6 for muting are
are connected to the input terminals 1 and 2 of amplifiers 3 and 4, but they can also be connected between the stages of amplifiers 3 and 4.

【図面の簡単な説明】 図はこの考案の一実施例を示す接続図である。 3.4・・・増幅器、5,6・・・第1スイツチ素子、
7・・・第2スイツチ素子、 8・・・時定数回路、 14・・・ ダイオード、 18・・・コンデンサ。
BRIEF DESCRIPTION OF THE DRAWINGS The figure is a connection diagram showing an embodiment of this invention. 3.4... Amplifier, 5, 6... First switch element,
7... Second switch element, 8... Time constant circuit, 14... Diode, 18... Capacitor.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 信号路に対し並列接続されたミューテング用第1スイッ
チ素子と、該第1スイツチ素子の制御電極と接地間に接
続した第2スイツチ素子と、上記第1スイツチ素子の制
御電極に電源がオフとなったとき放電電流を供給してそ
のオフ時点から成る時間経過する1で上記第1スイツチ
素子をオンに保持するための第1コンデンサと、該第1
コンテンサに電源オン時に充電電流を供給し、電源オフ
時にこの第1コンデンサから電源に放電する放電電流を
阻止するダイオードと、上記第2スイツチ素子の制御電
極に接続され、電源オン時に上記第2スイツチ素子を成
る一定時間オフに保持させその後オンに保持させる時定
数回路と、上記第2スイツチ素子の制御電極と接地間に
接続され、記録又は再生機構の転換の都度オンにされる
ミューテングスイッチとを完備して成るミューテング回
路。
A first switch element for muting connected in parallel to the signal path, a second switch element connected between the control electrode of the first switch element and ground, and a control electrode of the first switch element are powered off. a first capacitor for supplying a discharge current to hold the first switch element on at 1 for a period of time consisting of its off point;
a diode that supplies a charging current to the capacitor when the power is turned on and blocks a discharging current from discharging from the first capacitor to the power supply when the power is turned off; a time constant circuit that holds the element off for a certain period of time and then turns on; and a muting switch that is connected between the control electrode of the second switch element and ground and that is turned on each time the recording or reproducing mechanism is switched. A muting circuit that is fully equipped with.
JP187577U 1977-01-10 1977-01-10 Muting circuit Expired JPS5834573Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP187577U JPS5834573Y2 (en) 1977-01-10 1977-01-10 Muting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP187577U JPS5834573Y2 (en) 1977-01-10 1977-01-10 Muting circuit

Publications (2)

Publication Number Publication Date
JPS5396812U JPS5396812U (en) 1978-08-07
JPS5834573Y2 true JPS5834573Y2 (en) 1983-08-03

Family

ID=28688910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP187577U Expired JPS5834573Y2 (en) 1977-01-10 1977-01-10 Muting circuit

Country Status (1)

Country Link
JP (1) JPS5834573Y2 (en)

Also Published As

Publication number Publication date
JPS5396812U (en) 1978-08-07

Similar Documents

Publication Publication Date Title
JPS5834573Y2 (en) Muting circuit
JPS5830248Y2 (en) muting circuit
JPS5810185Y2 (en) muting circuit
JPH0633578Y2 (en) Tape pre-coder miuteing circuit
JPH0320892Y2 (en)
JPH064401Y2 (en) Recording / playback switching circuit for tape recorder
JPH0316082Y2 (en)
JPS5822258Y2 (en) Tape recorder muting circuit
JPS643363B2 (en)
JPS5811077Y2 (en) switching circuit
JPH0320889Y2 (en)
JPH021731Y2 (en)
JPH0339929Y2 (en)
JPH0320931Y2 (en)
JPH0332093Y2 (en)
JPS5822257Y2 (en) Tape recorder muting circuit
JPS5853686Y2 (en) Tape recorder muting circuit
JPS6115672Y2 (en)
JPH0355122Y2 (en)
JPS634293Y2 (en)
JPS6241482Y2 (en)
JPS606891Y2 (en) tape recorder circuit
JPS5830250Y2 (en) tape recorder
JPH06152270A (en) Switching amplification circuit
JPS5932028Y2 (en) Tape recorder muting circuit