JPS5833741A - デイジタル入力回路の動作確認方式 - Google Patents
デイジタル入力回路の動作確認方式Info
- Publication number
- JPS5833741A JPS5833741A JP56131483A JP13148381A JPS5833741A JP S5833741 A JPS5833741 A JP S5833741A JP 56131483 A JP56131483 A JP 56131483A JP 13148381 A JP13148381 A JP 13148381A JP S5833741 A JPS5833741 A JP S5833741A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- input circuit
- circuit
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、情報地理装置のディジタル入力回路における
入力フィルタ部、入力ゲート部および絶縁部等の入力回
路の動作確認方式く関する。
入力フィルタ部、入力ゲート部および絶縁部等の入力回
路の動作確認方式く関する。
一般に、情報処理装置では、装置の外部からの入力信号
を入力回路部を介して中央処理装置に取込み、中央処理
装置にて所定の論理演算を行ない、誼演算結果を出力部
へ出力するという動作を行なっている。従って、入力信
号が誤まる(誤動作。
を入力回路部を介して中央処理装置に取込み、中央処理
装置にて所定の論理演算を行ない、誼演算結果を出力部
へ出力するという動作を行なっている。従って、入力信
号が誤まる(誤動作。
誤不動作)と、正しい演算処理結果が得られず、誤まっ
た信号が出力されることにもなるので、これらの動作が
正常であることを随時確認できることが望ましい。
た信号が出力されることにもなるので、これらの動作が
正常であることを随時確認できることが望ましい。
ところで、情報処理装置の入力回路は一般にノイズにさ
らされる機会が多く、とくに大地を帰路とするコモンモ
ードノイズの影響が大きい。このようなノイズの侵入を
鋳圧するには、入力回路と中央処理部とのコモンモード
ノイズを絶輪すればよく、そのために絶縁機能を有し、
無接点素子であるフォトカプラが広く採用されている。
らされる機会が多く、とくに大地を帰路とするコモンモ
ードノイズの影響が大きい。このようなノイズの侵入を
鋳圧するには、入力回路と中央処理部とのコモンモード
ノイズを絶輪すればよく、そのために絶縁機能を有し、
無接点素子であるフォトカプラが広く採用されている。
しかし、入力回路の絶縁部および絶縁部から外部の回路
はノイズ耐量の高い部品を使用しているにも拘らず、ノ
イズストレスの蓄積による部品不良1lit率が高くな
る。
はノイズ耐量の高い部品を使用しているにも拘らず、ノ
イズストレスの蓄積による部品不良1lit率が高くな
る。
第1図はこのようなディジタル入力回路の従来例を示す
回路図で、N (tXm )個の信号を入力するのK
l 十m個の7オトカプラを使用した共通絶縁形のディ
ジタル入力回路である。
回路図で、N (tXm )個の信号を入力するのK
l 十m個の7オトカプラを使用した共通絶縁形のディ
ジタル入力回路である。
同図において、R8oo−R81sは電流制限用抵抗、
BDoo−BDlsおよびB8oo〜B8tmはゲート
作用をするダイオードで、ダイオードBDoo〜BDI
3によって入力信号の供給ルートを、またBSoo−B
Sssによって側路ルートを形成する。R01〜Rst
、Rot〜R32は抵抗、CO〜C3は;ンデンサで、
これらによってそれぞれフィルタFo−Fsが形成され
ている。
BDoo−BDlsおよびB8oo〜B8tmはゲート
作用をするダイオードで、ダイオードBDoo〜BDI
3によって入力信号の供給ルートを、またBSoo−B
Sssによって側路ルートを形成する。R01〜Rst
、Rot〜R32は抵抗、CO〜C3は;ンデンサで、
これらによってそれぞれフィルタFo−Fsが形成され
ている。
PHDo〜PHDnは端子Do−Dsを介して中央処理
装置のデータバスへ信号を伝達するためのフォトカプラ
である。また、VEz4.VBoおよびVPoは入力回
路用電源、DBo〜DBsはデータバス、PH8o 、
PH8tは入力、1iLoo 〜Los 、 L1o
〜Lts上の入力信号群lN8GO,lN8G1を選択
するためのフォトカプラ、So 、 81は信号群選択
用パルス、Ioo〜IosおよびIIO〜113は入力
接点、DIoo〜DIO3、IHt。
装置のデータバスへ信号を伝達するためのフォトカプラ
である。また、VEz4.VBoおよびVPoは入力回
路用電源、DBo〜DBsはデータバス、PH8o 、
PH8tは入力、1iLoo 〜Los 、 L1o
〜Lts上の入力信号群lN8GO,lN8G1を選択
するためのフォトカプラ、So 、 81は信号群選択
用パルス、Ioo〜IosおよびIIO〜113は入力
接点、DIoo〜DIO3、IHt。
〜D11sは入力端子である。
同図において、信号NlN5GO,lN5GIの非選択
時は、信号群選択用パルス80.81はともに′″l”
で、したがって7オトカプラPH8o、PH8rはとも
にオン状態にある。このため、入力信号接点Ioo−;
Ilsが閉じても、腋信号電流はR8〜→BS〜→PH
8〜→VE〜へ流れてデータバスDk、フォトカプラP
HD〜側へは流れない。一方、信号読堰時には図示され
ない中央処理装置によって信号群選択用パルス8oまた
は81が”O’にされるので、7オトカプラPH8oま
たはPH81のいずれかyオフ状態となり、入力信号は
R8−→BD〜→D&−→F〜→PHD〜→VBoへ流
れ、熾子Do−wDsic信号が現われる。
時は、信号群選択用パルス80.81はともに′″l”
で、したがって7オトカプラPH8o、PH8rはとも
にオン状態にある。このため、入力信号接点Ioo−;
Ilsが閉じても、腋信号電流はR8〜→BS〜→PH
8〜→VE〜へ流れてデータバスDk、フォトカプラP
HD〜側へは流れない。一方、信号読堰時には図示され
ない中央処理装置によって信号群選択用パルス8oまた
は81が”O’にされるので、7オトカプラPH8oま
たはPH81のいずれかyオフ状態となり、入力信号は
R8−→BD〜→D&−→F〜→PHD〜→VBoへ流
れ、熾子Do−wDsic信号が現われる。
このように構成される入力回路の動作チェツタまたは不
良部品の検出等は従来から余り行われておらず、わずか
K)ツプルが発生したII岬に人手と時間をかけてその
原因を究明するという原始的な方法KMつているのが現
状である。
良部品の検出等は従来から余り行われておらず、わずか
K)ツプルが発生したII岬に人手と時間をかけてその
原因を究明するという原始的な方法KMつているのが現
状である。
本発明は上記に鎌みなされたもので、この種の入力回路
の動作確認または不良部品の*鱒な簡単な手段によって
効率よく行ないうるようKすることを目的とする。
の動作確認または不良部品の*鱒な簡単な手段によって
効率よく行ないうるようKすることを目的とする。
上記の目的は、本発明によれば、ディジタル入力回路の
入力線群に対応した数の試験用擬似信号供給手段と、入
力信号用電源のオン、オフ制御手段とを設け、該制御手
段にて電源をオフにした状態で各入力線群を順次選択し
て試験用擬似信号を与え、該信号を処理装置にて受信、
処理することにより入力回路の動作チェックまたは不良
部品の検出等を行ない得るよ5にして達成される。
入力線群に対応した数の試験用擬似信号供給手段と、入
力信号用電源のオン、オフ制御手段とを設け、該制御手
段にて電源をオフにした状態で各入力線群を順次選択し
て試験用擬似信号を与え、該信号を処理装置にて受信、
処理することにより入力回路の動作チェックまたは不良
部品の検出等を行ない得るよ5にして達成される。
以下、本発明の実施例を図面を参照して説明する。
第2図は本発明の実施例を示す回路構成図である。
第2図からも明らかなように、本発明のa路は第1図の
従来回路とはフォトカプラPHHTo 。
従来回路とはフォトカプラPHHTo 。
PHHTIおよび廻り込み防止用ダイオードBHTo。
〜BHTos 、 BHT16−BHTtsからなる試
験用擬似信号発生部および入力接点用電源Vmz4をオ
ン。
験用擬似信号発生部および入力接点用電源Vmz4をオ
ン。
オフするフォトカプラPHPを設けた点において異なっ
ている。擬似信号発生部PHHTo 、 PHHTt
+1それぞれ入力信号−IN8GO,lN8G1に対応
して設けられ、テスト(試験)用ノシルスHTOまたは
HTIの印加によって、いずれかの群に試験用擬似信号
が与えられる。また、フォトカプラPHPは入力信号群
lN8GO、lN8GIK対して共通に設けられ、電源
開閉用信号Pによって入力接点用電源VE24のオン、
オフを行なう。
ている。擬似信号発生部PHHTo 、 PHHTt
+1それぞれ入力信号−IN8GO,lN8G1に対応
して設けられ、テスト(試験)用ノシルスHTOまたは
HTIの印加によって、いずれかの群に試験用擬似信号
が与えられる。また、フォトカプラPHPは入力信号群
lN8GO、lN8GIK対して共通に設けられ、電源
開閉用信号Pによって入力接点用電源VE24のオン、
オフを行なう。
以下、入力回路における動作確認および不良部品検出の
方法について説明する。
方法について説明する。
l)まず、電源開閉用信号Pによって入力接点用電源V
Ez4をオフとし、試験信号HTo (HTt )を+
1”にしてフォトカプラPHHTo(PHHTl)をオ
ンとし、信号選択用パルス8o(81)を10″にして
フォトカブ2PH8o (PH8s )をオフにする。
Ez4をオフとし、試験信号HTo (HTt )を+
1”にしてフォトカプラPHHTo(PHHTl)をオ
ンとし、信号選択用パルス8o(81)を10″にして
フォトカブ2PH8o (PH8s )をオフにする。
つまり、入力信号群lN5GO(lN8GI)に属する
電流制限抵抗R8〜、ゲート用ダイオードBD〜、フィ
ル々F〜およびフォトカプラPHD〜を含む径路に擬似
信号を印加して端子Do−I)sが10”から+1’
Kなるか否かを確認する。次いで、試験信号HTo”(
H’t’t )を“0”Kして擬似信号を落すことによ
り、端子Do〜D3が″1”から@0′mになることを
確認する。すなわち、テスト信号HTo(HTl)の′
o#がら@″1#または″1”から@0”への変化によ
る端子DoxDsの変化の状態を調べることKよって、
久方回路が正しく動作しているか否かのチェックが可能
になるとともに、回路内の各素子の不良(R8−,R0
1〜R32、BD〜のオープン状態等)を検出すること
が可能となる。なお、この場合、テスト信号HTo (
HTl)が@″1”となってから端子Do−Dsの出力
が11” になる迄の時間を計測することによって、ノ
イズフィルタF2の不良、特にコンデンサc2の不良、
またはフォトカプラPHD〜の動作遅延不良を検出する
ことができる。
電流制限抵抗R8〜、ゲート用ダイオードBD〜、フィ
ル々F〜およびフォトカプラPHD〜を含む径路に擬似
信号を印加して端子Do−I)sが10”から+1’
Kなるか否かを確認する。次いで、試験信号HTo”(
H’t’t )を“0”Kして擬似信号を落すことによ
り、端子Do〜D3が″1”から@0′mになることを
確認する。すなわち、テスト信号HTo(HTl)の′
o#がら@″1#または″1”から@0”への変化によ
る端子DoxDsの変化の状態を調べることKよって、
久方回路が正しく動作しているか否かのチェックが可能
になるとともに、回路内の各素子の不良(R8−,R0
1〜R32、BD〜のオープン状態等)を検出すること
が可能となる。なお、この場合、テスト信号HTo (
HTl)が@″1”となってから端子Do−Dsの出力
が11” になる迄の時間を計測することによって、ノ
イズフィルタF2の不良、特にコンデンサc2の不良、
またはフォトカプラPHD〜の動作遅延不良を検出する
ことができる。
2)タイオードBD、−の不良にはオープンとショート
の2通りのモードがあり、オープンによる不良は上記1
)項のチェックによって検出可能であるが、ショートの
場合はl)項では検出することができないので、次のよ
うにする。
の2通りのモードがあり、オープンによる不良は上記1
)項のチェックによって検出可能であるが、ショートの
場合はl)項では検出することができないので、次のよ
うにする。
イマ、例えば入力信号群lN8GO(lN8G1)側の
ダイオードBDoo〜BD6 s (BDI o〜BD
ts)のいずれかyショートしているものとする。ここ
で、入力信号群lN5GO(lN8G1)側の7オトカ
プツPH8o(PH81)をオンにするとともに、テス
ト信号HT1(HTo )を″1”とし、フォトカプラ
PH8t(PH86)およびPHHTo(PHHTt)
をと−にオフにする。これによって、入力信号群lN5
GI(lN8GO)側の回路に擬似信号が流れることに
なるから、ダイオードBDoo 〜BDos (BI)
1o−BDtm )がシ’ff−トシていなければ、上
記1)項の場合と同様にして端子Do−Dsに擬似信号
が得られるととになる。
ダイオードBDoo〜BD6 s (BDI o〜BD
ts)のいずれかyショートしているものとする。ここ
で、入力信号群lN5GO(lN8G1)側の7オトカ
プツPH8o(PH81)をオンにするとともに、テス
ト信号HT1(HTo )を″1”とし、フォトカプラ
PH8t(PH86)およびPHHTo(PHHTt)
をと−にオフにする。これによって、入力信号群lN5
GI(lN8GO)側の回路に擬似信号が流れることに
なるから、ダイオードBDoo 〜BDos (BI)
1o−BDtm )がシ’ff−トシていなければ、上
記1)項の場合と同様にして端子Do−Dsに擬似信号
が得られるととになる。
しかるに、いまダイオードBDoo〜BDos (BD
l。
l。
〜BDrs)のいずれかがショートしているものとした
から、信号群lN8G1(lN8GO)K与えられた擬
似信号が1群(0詳)の抵抗R8〜およびダイオードB
D〜を介して0群(1群)のダイオードBD〜。
から、信号群lN8G1(lN8GO)K与えられた擬
似信号が1群(0詳)の抵抗R8〜およびダイオードB
D〜を介して0群(1群)のダイオードBD〜。
BS−に廻り込むととになるため、端子DO〜D3のい
ずれかが@0#のままとなり、これによってダイオード
BDoo 5−BDos (BDto〜BDtりのいず
れかがショートしていることがわかる。
ずれかが@0#のままとなり、これによってダイオード
BDoo 5−BDos (BDto〜BDtりのいず
れかがショートしていることがわかる。
なお、端子DO〜Dsにその都度現われる信号は図示さ
れないデータバスを介して中央処理装置に与えられ、線
処理装置によって所定の判断がなされるものである。以
上のように、本発!liKよれば、安価な部品を使用し
た簡単なテスト回路を入力回路部へ追加すること、およ
び模擬入力信号の状態を検知してテスト結果を判断する
機能を中央処理装置側に追加することにより、入力回路
部のオン。
れないデータバスを介して中央処理装置に与えられ、線
処理装置によって所定の判断がなされるものである。以
上のように、本発!liKよれば、安価な部品を使用し
た簡単なテスト回路を入力回路部へ追加すること、およ
び模擬入力信号の状態を検知してテスト結果を判断する
機能を中央処理装置側に追加することにより、入力回路
部のオン。
オフ動作の確認と部品不要の検出を容易に、かつ確実に
行なうことが可能である。中央lI&理装置側の機能動
作は、一般(はソフトウェアによって処理されており、
本発明を実現する追加機能もソフトウェアによって処理
することができるので、特別なハードウェアの追加は不
要である。
行なうことが可能である。中央lI&理装置側の機能動
作は、一般(はソフトウェアによって処理されており、
本発明を実現する追加機能もソフトウェアによって処理
することができるので、特別なハードウェアの追加は不
要である。
なお、上記の実施例では入力信号線数を4本とし、これ
を2群設けるよ5に:L、たが、この数に@られるもの
でなく、また擬似信号発生手段および電源切替手段等も
入力回路外(外部の試験器等)に設けるようKすること
がで鎗る。
を2群設けるよ5に:L、たが、この数に@られるもの
でなく、また擬似信号発生手段および電源切替手段等も
入力回路外(外部の試験器等)に設けるようKすること
がで鎗る。
第1図はディジタル入力回路の従来例を示す回路図、第
2図は本発明の実施例を示す回路図である。 符号説明 VE24 、 Vliio 、 VPo・・・入力E路
用電W、lN8GO。 lN8G1・・・入力信号群、Ion−Iss・・・入
力信号接点、Loo〜Lts・・・入力信号線、R8o
o−R8tm 、 Rot−R31。 Rot〜R3F・・抵抗、BDoo〜BDls 、 B
8oo〜B8os 。 BHToo〜BHTos・・・ダイオード、Co−Cs
・・・コンデンサ、Fo−Fs・・ノイズフィルタ、D
o〜Ds 、Dloo〜DI1m・・・端子、DBo〜
DBs−・・データバス、PHP、PHHTo 、PH
HTl、PH8o 、PH8s 、PHDo 〜PHD
s−・・フォトカプラ 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清
2図は本発明の実施例を示す回路図である。 符号説明 VE24 、 Vliio 、 VPo・・・入力E路
用電W、lN8GO。 lN8G1・・・入力信号群、Ion−Iss・・・入
力信号接点、Loo〜Lts・・・入力信号線、R8o
o−R8tm 、 Rot−R31。 Rot〜R3F・・抵抗、BDoo〜BDls 、 B
8oo〜B8os 。 BHToo〜BHTos・・・ダイオード、Co−Cs
・・・コンデンサ、Fo−Fs・・ノイズフィルタ、D
o〜Ds 、Dloo〜DI1m・・・端子、DBo〜
DBs−・・データバス、PHP、PHHTo 、PH
HTl、PH8o 、PH8s 、PHDo 〜PHD
s−・・フォトカプラ 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清
Claims (1)
- 【特許請求の範囲】 入力信号接点を含み、所定本数ずつに群分けされた入力
線群を共通線に対して複数群並列に接続し、入力接点用
電源の供給と処理装置からの入力線群選択信号とを受け
て前記接点信号を共通線を介して群毎に処理装置へ供給
するようにしたディジタル入力回路において、入力接点
用電源のオン。 オフ切替手段と、前記入力IIIIIP毎に試験用擬似
信号を供給する擬似信号供給手段とを設け、前記切讐手
IRKて入力接点用電源をオフにした状態で各入力線群
゛を順次選択して試験用擬似信号を流すととにより、入
力回路の動作チェックまたは不良部品の検出を可能なら
しめたことを特徴とするディジタル入力回路の動作確認
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56131483A JPS5833741A (ja) | 1981-08-24 | 1981-08-24 | デイジタル入力回路の動作確認方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56131483A JPS5833741A (ja) | 1981-08-24 | 1981-08-24 | デイジタル入力回路の動作確認方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5833741A true JPS5833741A (ja) | 1983-02-28 |
| JPS6150352B2 JPS6150352B2 (ja) | 1986-11-04 |
Family
ID=15059029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56131483A Granted JPS5833741A (ja) | 1981-08-24 | 1981-08-24 | デイジタル入力回路の動作確認方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5833741A (ja) |
-
1981
- 1981-08-24 JP JP56131483A patent/JPS5833741A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6150352B2 (ja) | 1986-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5754963A (en) | Method and apparatus for diagnosing and isolating faulty sensors in a redundant sensor system | |
| KR100190479B1 (ko) | 전기/전자스위치의기능감시장치 | |
| US4689551A (en) | Testing wiring harnesses | |
| JPS62245161A (ja) | スイッチ動作監視用の自己検査回路及びその自己検査方法 | |
| US6373262B1 (en) | Method and apparatus for testing a signal line | |
| US4130794A (en) | Methods and means for identifying and testing circuit connections | |
| CN101283282A (zh) | 电流测量电路和诊断电流测量电路中的故障的方法 | |
| US4373121A (en) | Maintenance termination device | |
| US3976939A (en) | Conductor identification in multiconductor cables | |
| JPS5833741A (ja) | デイジタル入力回路の動作確認方式 | |
| US4506255A (en) | Operation test circuit for fire detectors | |
| JPH07282702A (ja) | 時間プログラムに従ってスイッチング装置を操作する制御装置 | |
| JP4317590B2 (ja) | 中断のない発生器によるテストのための回路配置および方法 | |
| US4538106A (en) | Output transistor driver diagnostic system | |
| KR20160127840A (ko) | 장애 적응형 송수신기 | |
| US6505136B1 (en) | Method of testing an evaluation circuit | |
| US6928581B1 (en) | Innovative bypass circuit for circuit testing and modification | |
| US3590369A (en) | Switching means for automatic testing equipment | |
| US9742906B2 (en) | Method and device for testing in a DSL environment | |
| US3863032A (en) | Translator alarm | |
| CN119828058B (zh) | 多通道低输入阻抗a/d采样电路的自检系统和方法 | |
| SU1038947A1 (ru) | Многоканальное устройство дл контрол логических блоков | |
| JP2547721B2 (ja) | デバイス選択回路検定方式 | |
| SU390479A1 (ru) | Измерительная схема для проверки правильности монтажа электрожгутов | |
| SU1035803A2 (ru) | Обнаружитель ошибок пересчетного устройства |