JPS583276A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、更に詳しくは二
層構造の耐酸化膜を用いることによ）自己整合を可能と
する半導体装置の製造方法に関するものである。

半導体装置の製作にあたって、半導体素子の小形化が急
務であり、これによって、多量製造が可能となると共に
半導体装置の高速化と低消費電力化が図れる。半導体素
子の小型化によって製造プロセスが困１１になることは
避けなければならない。

バイポーラ・トランジスタを含む集積回路の製造におい
ては拡散工Ｓｔ数多く必要とし１例えば厘没拡散、エピ
タキシャル成長後のアイツレ−シーン拡散、コレクタコ
ンタクト拡散、ベース拡散。

抵抗拡散、エンツタ拡散等であって、従って素子寸法の
小形化は、これらの拡散工程にて実施する！スフ合せの
精度に依存することに表っている。

ところで、最近のバイポーラ・ＩＣにおいては。

エピタキシャル成長工Ｓｔ省くことによって瞥安価＆Ｉ
ＣＯ製作を可能とすることが提案され、一部の製品に実
用されている。これは三重拡散トランジスタを用い友も
ので、コレクタ、ベース、エイツタを順次拡散によシ形
成するものである。こｏｍ合ｔ　コレクタ、ベース、エ
ミッタの平面内での位置合せ誤差が三重拡散トランジス
タの寸法減縮會１ｉＩＩＪ＠している０ 仁のため、自己整合プロセスの導入が必要となるのであ
って９例えは特公１ｉｆｅ　５５−１７４９４号および
５５−１７４９５号公報においては所要素子面積の中空
部を備えた環状シリコン窒化膜パターンを形成し、この
中空部内に、３レタタ拡散を施こし。

更にシリプン酸化物マスタとの併用によシワベース拡散
およびエンツタ拡散を施こし、セルファラインのマスク
、とじて用いてきた環状シリコン窒化膜を永久的保護膜
として残存させるプロセスが開示されている。とのプロ
セスによれば；レクタとベース、更にはエンツー相互間
の七ルアアラインが可能となるのであるが、それはシリ
コン窒化膜の内縁部のみであって、ベース面積および工
ｔｙタ面積を一定にできるというものではない。即ち。

第１図を参照すると１６はＰＪＩシリコン基板、１７は
トランジスタ、１８はコレクタ領域、２（ｌシリコン窒
化膜の永久マスク、２２はベース領域。

２４はアイソレージ璽ン領域、２６は工々ツタ領域、２
８はコレクタコンタクト領竣、ｇｏ＃ｉコレクタ；ンタ
クト、３２は工きツタコンタクト、３４はベースコンタ
クト、４２はシ、リコン駿化Ｈｔ示しベースの左端、コ
レクタともにコレクタ１８に対し自己整合されていない
〇 この点については、三重拡散トランジスタを局部酸化法
管用いて製作しようとする場合において４生ずることで
あって、第２図を参照するとＰＭｉシリーン基板１６に
局部酸化でフィールド酸化膜１０を形成しこの酸化膜１
０をマスクとしてイオン注入によシコレクタ２８を形成
し更にペースｎ管形成していくものであるがベース２２
とコレクタ１８は酸化膜１０の内縁で自己整合されるの
みであってベース２２の左端とコレクタ１８とは自己整
合の関係にはなりておらず、ベース面積はマスクの位置
合せ誤差に従がい変化することになり素子畳性の変動を
招くばかりでなく製造プレセスの容易性と簡略化を阻害
する。

局部酸化構造に類似した構造にてイオン注入法を用いて
三重拡散トランジスタを構成する例としては１％開昭５
４−８８０８６があるが、これはレジストをマスクにコ
レクタ形成とペース形成會自己整合すゐものであるがレ
ジストマスクの形成に位置合せ誤差を伴なう０その結果
、同じくペーー＋輸口＋ｔｈｌ直Ｊ＋７ｙ　Ｌｙ４Ｌ−
従って９本発明の目的はまず第１にベースとコレクタを
完全に自己整合で龜る改喪された三重拡散トランジスタ
の製造方法を提供することである。

本発明の他の目的は、ベース面積を位置合せ誤差に影響
されることなく一定にできる壇込み酸化膜構造ｔ＊、は
Ｖ溝アイソレージ■ン構造の半導体装置の製造方法を提
供することである。

本発明の他の目的は、０ＭＯ８を自己整合にて製作でき
る半導体装置の製造方法を提供することである０ この目的は９本発明によれば、半導体素子の電極取出し
窓または拡散領域のみを覆う第１の耐酸化膜を一導電型
の半導体基板表面上に分離して設け１次いで該第１の耐
酸化展間の素子形成面積部分に第２の耐酸化膜を設け、
該第１および第２の耐酸化膜をマスクとして選択酸化を
行ない、半導体入面に紀１の酸化ＩＩＩ！を形成すると
共に、腋酸化展で囲まれる面積内に逆導電層半導体領域
を定め。

次いで、＃第２の耐酸化１Ｉｌｔ除去し、第１の耐酸化
膜をマスクとして選択酸化を行ない牛導体表面に第２の
酸化膜を形成し前記所定の電極取出し窓または拡散領域
を定め九ことを特徴とする半導体装置の製造方法とすゐ
ことＫより達成される。

本発明を概説すると本発明では所定ペース面積とコレク
タコンタクト面積をもつ耐酸化膜が、半導体基板表面に
配置される。これは同一の耐酸化ＭＫ対し１回のフォト
・プロ七スによりて、所定ペース面積部分とコレクタコ
ンタクト面積部分に耐酸化膜を残せばよいので、残され
た耐酸化膜は。

所定間横通〕の面積を持つ。隣接して残された耐酸化膜
の間隔はパターニングできる最小間隔に選ぶことができ
る。

尚、耐酸化膜の代表例はシリコン窒化膜であって、他の
材質であってもよく界面特性または膨張係数差を緩和す
るための下地酸化膜を設けてもよい０ この耐醸化膜で債われ彦い半導体基板表面は最終的には
２局部酸化によシ、酸化されるのであるがまずフィール
ド酸化膜形成のため、隣接して残された耐酸化膜の間隔
部分に両針酸化膜に重畳して第二層の耐酸化膜を設ける
。必要にょシチャネルカットのためのイオン注入を自己
整合にょシ。

又祉７オトψプロ七スを経るととＫより行なうことがで
きる。

下層の耐酸化膜および第二層の耐酸化膜をマスオン注入
を行なうととにょシ、コレクタを形成する。この際フィ
ールド酸化膜はイオン注入のマスクと働き自己整合によ
るコレクタ接合が可能となる０ 次に、第二層の耐酸化膜のみ除去し下層の耐酸化膜間に
て半導体狭面を霧出させる。露出した半導体表面を一部
除去するか又は除去せずして下層の耐酸化膜をマスクと
して２回目の選択酸化を行なう。この際、フィールド酸
化膜の膜厚も多少増大するから、１回目の選択酸化工程
で形成する膜厚は所望層厚より薄く選んでおくのがよい
。収穀は、下層の耐酸比換ｔ−除去し通常の方法に従か
いペース形成、エミッタ形成を行なう。このベース形成
においてはペース面積にて残した耐酸化膜をマスクとし
て形成した酸化膜をマスクとしてペースが自己整合の関
係で形成される。

一方、コレクタコンタクト面積にて残された耐酸化膜を
マスクとして形成された酸化［をマスクとしてコレクタ
コンタクト拡散領域が必要により形成される。このコレ
クタコンタクト拡散領域も自己整合にて形成される。

自己整合で形成されたペース領域内でのエミッタ領域の
形成は、ペース面積内の任意の部分に形成でき、ある場
合にはエミッタはフィールド酸化膜に接して設ける。こ
の場合酸化膜端にてペース間隔がせまくなら丹い様装置
することが好ましい。

尚、ペース面積にて残した耐酸化膜は、ベース形成にあ
たシ全て除去するのではなく、これを一部残しておき、
ベースコンタクト拡散のマスクとして残しておくことも
よいし、同様にしてシ冒ットキー−バリア・ダイオード
形成部においては。

ガードリング拡散のマスクとして残しておくこともよい
。

本発明の第２の実施例によれば、コレクタとペースの自
己整合プロセスは、■溝アイソレージ四ン形の半導体装
置の製造において行われる。−導電型の半導体基板の一
表面の全面から、逆導電型の不純物が所定の深さまで拡
散される０所定ペ一ス間積部分とコレクタ；ンタクト面
積部分にて耐酸化膜が配置される。

次に９両耐酸化膜の間隔部分ｔ−ａうべく第二層の耐酸
化膜が、好ましくは重畳して形成される。

次の工程では両針酸化膜をマスクとしてＶ溝を形成する
。■溝の深さはコレクタの深さよシ深くするのがよいが
浅くしてもよくこの場合は、コレクタ接合の逆バイアス
による空乏層によシアイソレージ嘗ンがなされるように
する。ｖ溝は（１１１）面として現われるのであるが■
溝である必要はなくＵ溝であってもよい０従って、溝形
成は異方性エツチングに限られることはなくリアクティ
ブイオンエツチング吟も用いる仁とができるｏｖ溝内へ
の絶縁膜の形成も、ｔた同様にして種々の方法を適用で
きる０まず、耐酸化膜をマスクとして。

ｖＩｌｌＩＫ露出している半導体表面を選択酸化し、更
に多結晶シリコンを埋め込み、平担化した後、更にその
表面に酸化膜を形成する。この方法に代えて、　ｖｔｌ
ｔを細幅にしておき、熱酸化で溝がｍまるようにしても
よいし、他の無機もしくは有機の絶縁膜を充填してもよ
いＯＶ溝形成は、耐酸化膜の除去寸前に行なうことも可
能であろう。

次に、上層の耐酸化膜を除去し、残った下層の耐酸化膜
をマスクとして１選択酸化を行ない、以後は上述と同様
にしてペース形成、エミッタ形成を行なう〇 本発明はもうばらバイポーラトランジスタを例にとって
説明してきたが、この三重拡散構造社。

トランジスタ以外のデバイスとして利用でき、たとえば
接合破壊形プログラマブルメモリとして利用できる。

本発明の第３の実施例は、相補形ＭＯＢ）ランジスタの
ウェル形成とグー）１自己整合で形成するものである。

この方法扛、いくつかの方法により実現でき１例示する
ならば、半導体基板の表面にゲート酸化膜、ゲートとな
る多結晶シリコン。

を積層し、更に、この上で第一層の耐酸化ｔｔパターニ
ングして形成する。即ち、この耐酸化膜は将来ソース、
ドレインを形成する面積にて残す。

この状態で、多結晶シリコン光面を薄く酸化する。

第二層の耐酸化膜はこの酸化膜上にて分離している第１
の耐酸化膜にまたがって形成する。第１と第２の耐酸化
膜をマスクとしてフィールド酸化膜を形成する。このフ
ィールド酸化Ｍをマスクに用いて、Ｐ−ウェル形成のた
めのイオン注入を行なう。第二層の耐酸化膜を選択除去
し９次いで第一の耐酸化膜を選択除去する０多結晶シリ
コン上の酸化Ｍをマスクとして第一層の耐腋化膜下にあ
りた多結晶シリコンのみ除去する。こζて、ゲートｔ！
スクとするイオン注入によりソース、ドレインのイオン
注入を行ない、酸化工程、電極窓あけ工程を経て電極を
形成すれば、相補形ＭＯ８）ランジスタが完成する。

次に本発明上図面に示した実施例に基づいて詳細に説明
する。

第３図乃至第９図に選択酸化を利用した三重拡散トラン
ジスタの製造過１を示す断面図であって。

第３図に示す如く、比較的高抵抗のｐｍシリコン基板１
００の上に下地酸化膜としてａｏｏ　Ｘのシリコン酸化
膜１０１を熱酸化によシ形成する。続いて。

全面に７００　Ｋのシリコン窒化膜１０２を気相成長法
によシ形成する。

フォト・プロセスにて、窒化膜１０２のバターニング管
筒こし、将来コレクタコンタクトを形成する部分Ｃとベ
ース形成部分Ｂならびにチャネルカットする部分ｌにシ
リコン窒化膜１０２と酸化膜１０１を残す。図面にはト
ランジスタ１個の形成部分を示しているのであるが、抵
抗もしくはシーットキーダイオード形成部分にもシリコ
ン窒化膜１Ｇ２を残す。

続いて、気相成長法により全面に３０ＯＡのシリコン酸
化膜１０３と７００１のシリコン窒化膜１０４を形成し
７オト・プロセスにて第４図の如く１部分Ｂ、　０間を
覆うように、下層のシリコン窒化膜１０２に重畳して形
成する０このフォトプ冒セスは部分Ｂ、ＣＫある窒些膜
１０２上に重畳させればよいので１位置合せは容品であ
る０第５ＷＪにおいてはシリコン窒化膜１０２．　１０
４をマスクとして選択酸化を施こし、７０００Ｘのフィ
ールド酸化膜１０５を形成する。第６図において、レジ
メ）　１０６を被覆し、燐をイオン注入する０このレジ
スト１０６の位置合せも容易である。レジスト１０６′
ｔマスクとして燐をイオン注入した後はレジスト１０６
を除去し、アニールを施して、注入した燐を拡散させる
０図には拡散後のコレクタ１０７ｖｔ示している。第７
図においてはシリコン窒化膜１０４とシリプン阪化Ｍ　
１０３のみ除去し、下層のシリコン窒化膜１０２ｔマス
クとして、厚さが４００ＯＡのシリコン酸化膜１０Ｂを
形成する。この酸化工程でフィールド酸化膜１０５は８
２００　Ｘの膜厚となゐｏｌ／ｓ８図においては、全面
からシリコン窒化膜１０２を除去し、レジスト１０９ｔ
マスクとして硼素のイオン注入を行なう。このとき、チ
ャネルカット部分Ｉも窓あけしておき、不所望のチャン
ネル生成を防止する０このレジス）　１０９を除去し、
アニールを施せばペース領域１１０とチャネルカット拡
散層１１１が形成される。

第９図においてレジスト１１２が被覆され、エミッタ領
域上及びコレクタコンタクト拡散領域上にて慾あけされ
る。燐のイオン注入後レジスト１１２を除去し、アニー
ルを施こしエミッタ領域１１３およびコレクタコンタク
ト拡散領域１１４ｔ−形成する。

以後、工々ツタ領域１１３．ベース領域１１０．コレク
タコンタクト拡散領域１１４上にあるシリコン酸化ＭＫ
対し、電極窓をあけ、電極および配線を形成すれば、三
重拡散トランジスタを含む半導体ＩＣが完成する。

上記の実施例においては、チャネルカット拡散領域１１
１を設けたがＰ型シリコン基板１００の濃度がある程度
高ければ、チャネルカット拡散領域１１１は設ける必要
はない。尚、チャネルカット拡散の九め、シリコ／１ｊ
ｉ（Ｅｌｌｉ！ｔ−チャネルカットする部分Ｉに設けた
が、これは省くことがで！、第４図の工程において部分
Ｂ、　Ｃならびにその中間領域に設は九二層の構造のシ
リコン窒化膜をマスクとして、自己整合にてチャネルカ
ット拡散領域形成のためのイオン注入を行なりてもよい
し、又。

チャネルカット拡散領域とコレクタ領域との接触による
耐圧が十分でないとき社素子形成領域を完全に覆い素子
形成領域よシ大きな面積のレジストをマスクとしてイオ
ン注入を施せばよい。

又、工きツタ領域１１３はペース領域１１０のほぼ中央
部に設けたが、これはフィールド酸化膜１０５または酸
化膜４０８に接して設けてもよい。

第１０図？ｉ、上記災施例の改良であってベースコンタ
クト拡散またはシ冒ットキーバリアダイオード用のガー
ドリング拡散を自己整合的に形成するプロセスを示すも
のである。

上記実施例において、第８＠壕での工程扛全く同じであ
るが、８１４１０図の如くレジスト１１５がペース形成
部分Ｂの一部にも形成されている点Ωみが相違している
。レジスト１１５’ｉマスクとして比較的高撫度のイオ
ン注入を行ない、レジス）　１１５を除去した後アニー
ルを施ヒし、ベースコンタクト拡散領域１１６ｔ−形成
する０チヤネル力ツト拡散４同時に施すのがよい。

以後は第８図と同様にして、ペース拡散を行なう０ 第１１図乃至第１４図はＶ溝アインレーシ冒ン形の三重
拡散トランジスタの製造過程を示す。

第１１図参照 ＰｆＪ（１０Ｇ）シリコン基板２００の一面から燐を拡
散することによってコレクタ領域２０１が形成される。

基板２００の上に、気相成長法によｆｉ３００Ａのシリ
コン酸化膜２０２と７００１のシリコン窒化膜２０３が
被着され、コレクタコンタクト形成部分Ｃとペース形成
部分Ｂに残される。

第１２図参照 続いて２部分Ｂ、　０間の素子形成面積部分をシリコン
窒化膜で覆うべく、気相成長法によ、６　ａｏ。

Ｘのシリコン酸化膜２０４とシリコン窒化膜２０５を形
成しフォトプロセスにて１図示の形状に残す０第１３図
参照 異方性エツチングを艶してコレクタ２０１ヲ貫通するＶ
溝２０６を形成する。エツチング液はエチレンシアぐン
とピロカテコールである０シリコン窒化膜２０３．　２
０５をマスクとして熱酸化し約１ｏｏｏＸのシリコン酸
化膜２０７　ｌ　Ｖ溝２０６の表面に形成する。Ｖ溝２
０６内に、多結晶シリコン２０８を埋め込み２表面を平
担に研磨し先後１選択酸化によりて。

約１００ＯＡのシリコン酸化膜２０９をその表面に形成
する。■溝の下端にはチャネル生成を防止するため、そ
の先端部のみに不純物を拡散せしめて。

図示のＰ＋領域を設けるのがよく、そのプロセスは上述
のプロセスに加えてイオン注入、拡散等の工程を要する
が、良く知られている所であシ、詳述し々い。

第１４図 シリコン窒化膜２０５とシリコン酸化膜２０４のみ除去
し、シリコン窒化膜２０３をマスクとして１選択酸化を
行表い、約５００ＯＡのシリコン酸化膜２１０を形成す
る０酸化膜２１００部分は、半導体基板のエツチング、
絶縁物充填によシ、置換してもよい。

次の工程は第８図乃至第９図にて詳述した方法に従かい
レジストをマスクとするイオン注入により、ペース領域
、エミッタ領域等を形成し、■溝アイソレージ璽ン構造
の半導体装置を完成させる０第１５図乃至第１９図は、
相補形ＭＯ８）ランジスタのＰウェルとソース、ドレイ
ンを自己整合させるプロセスを示している。

第１５図参照 Ｎ型シリコン基板３００上に、　　３００にのシリコン
酸化ａ３０１と７００　Ｘのシリコン窒化膜３０２を気
相成長で形成し、ソースとドレインの面積にて残す０続
いて、シリコン酸化＃３０３とシリコン窒化膜３０４を
同じく気相成長で診成しゲート形成領域上を扱う。

＠１６図参照 シリコン窒化膜３０４．　３０２ｔ−マスクとして２選
択酸化を施こし、厚さが６００ＯＡのフィールド絶縁線
３０５を形成する０ 続いて、フィールド酸化膜３０５ｔマスクとして。

砿素をイオン注入し、アニールを施すことによりＰウェ
ル３０６ｔ−形成する０ 第１７図参照 シリコン窒化膜３０４とシリコン酸化膜３０３Ａみを除
去し９選択酸化するととＫよって約４００Ａのダート酸
化膜３０７を形成する０ 第１８図参照 シリコン窒化膜３０２を除去し、ゲート酸化膜３０７上
に多結晶シリコン３０８を４０００　Ｋの厚さに形成し
、フォトプロセスにて所定ゲート長のゲート３０８とす
る。

第１９図参照 ゲート３０８ヲマスクとして、燐をイオン注入し。

アニールを施こすことによってノース３０９とドレイン
３１０を形成する０ 以後、ソース３０９とドレイン３１０上にあるシリコン
酸化膜に窓あけを行ない電極を形成すれば。

相補形ＭＯＳトランジスタが完成する。尚９図には、相
補形トランジスタのＮチャンネルＭＯＳトランジスタの
み示しである０ 以上に説明した通９９本発明では耐酸化膜を二層に形成
し、半導体基板を酸化ま九はエツチングすることＫよっ
て、半導体素子を定める逆導電型半導体領域を位置ぎめ
し９次いで、下層の耐酸化膜を用いて半導体基板を酸化
また社エツチングするととによりて、電極取出し窓また
は拡散領域を。

誼逆導電ｍ牛導体領域と自己整合の関係にて形成するよ
うにしたので、鋏電極窓又は拡散領域は位置合せ誤差の
影響を受けることなく常に所定の大きさに設定できるか
ら、半導体素子の小形化が図れると共に自己整合による
製造の容易性向上と共に、半導体素子の小型化に伴なう
素子性能の変動は極めて小さく抑えることが可能となる
ものである０

【図面の簡単な説明】

第１図は従来の三重拡散トランジスタからなる集積回路
の部分断面図１ｇ２図は従来の三重拡散トランジスタを
局部酸化を用いて構成する集積回路の部分断面図、第３
図乃至第９図は本発明の実施例になる１選択酸化を利用
した三重拡散トランジスタの製造過１ｍを示す半導体基
板の断面図、第１０図はこの実施例の変形例を示す断面
図、第１１図乃至第１４図は本発明の他の実施例に愈る
Ｖ溝アイソレージ■ン形の三重拡散トランジスタの製造
過程を示す半導体基板の断面図、第１５図乃至９１９図
は本発明の他の実施例になる相補形ＭＯＢトランジスタ
のＮチャンネルトランジスタの製造過程を示す半導体基
板の断面図である０図中、１００と２００はＰ型シリス
ン基板、　　１０１゜１０３、　１０５．　１０８．　
２０２．　２０４．　２０７．　２０９゜２１０、　３
０１．　３０３．　３０５．　３０７　Ｆｉシリコン酸
化膜、　１０２．１０４．２０３．２０５．３０２．３
０４はシリコン窒化膜、　　１０７．　２０１はコレク
タ領域、　１１Ｇはペース領域、１１１はチャネルカッ
ト拡散領域。 １１３はエミッタ領域、１１４はコレクタコンタクト拡
散領域、１１６はペースランタクト拡散領域、２０８は
多結晶シリコン、３０６はＰウェル、３０８はシリコン
ゲート、３０９はソース、３１０はドレインを示す。　
　　”Ｊ 湊　１　目 ／６ 笈２６ 簿ワＪ 番θ呂 ｇ４９の 算１ｏ１！１

Claims (1)

1. 【特許請求の範囲】 （リ　半導体素子の電極取出し窓または拡散領域のみを
   覆う第１の耐酸化膜を一導電型の半導体基板表面上に分
   離して設け２次いで鉄路１の耐酸化膜間の素子形成面積
   部分に嬉２の耐酸化膜を設け、該第１および第２の耐酸
   化膜をマスクとして選択酸化を行ない、半導体表面に第
   １の酸化膜を形成すると共に、核酸化膜で囲まれる面積
   内に逆導電型半導体領域を定め９次いで、該第２の耐酸
   化ＩＩＩを除去し第１の耐酸化膜をマスクとして選択酸
   化を行ない半導体表面に第２の、酸化膜を形成し前記所
   定の電極取出し窓または拡散領域を定めたことｆｔ１Ｆ
   ＃似とする半導体装置の製造方法。 （１）　　前記逆導電型半導体領域が、逆導電型半導体
   領域を足めている酸化膜をマスクとするイオン注入によ
   多形成すること′ｔ−特徴とする特許請求の範囲第１項
   記載の半導体装置の製造方法。 （１）　　上記第１および第２の酸化膜をマスクとして
   該逆導電型半導体領域と自己整合した所定面積の皺拡散
   領域を形成する工程が含まれることを特徴とする特許請
   求の範囲第１項記載の半導体装置の製造方法。 （４）上記第１および第２の耐酸化膜をマスクとして半
   導体基板をエツチングして溝を設け９次いで上記選択酸
   化を施こすことによ〕第１の酸化膜を形成することを特
   徴とする特許請求の範囲第１項記載の半導体装置の製造
   方法。