JPS5830230A - Timing circuit - Google Patents

Timing circuit

Info

Publication number
JPS5830230A
JPS5830230A JP12914881A JP12914881A JPS5830230A JP S5830230 A JPS5830230 A JP S5830230A JP 12914881 A JP12914881 A JP 12914881A JP 12914881 A JP12914881 A JP 12914881A JP S5830230 A JPS5830230 A JP S5830230A
Authority
JP
Japan
Prior art keywords
circuit
exclusive
signal
delay
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12914881A
Other languages
Japanese (ja)
Other versions
JPS6117175B2 (en
Inventor
Yasuyuki Watanabe
渡辺 保之
Ryoichi Miyake
三宅 亮一
Takashi Yamamoto
隆 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Tateisi Electronics Co
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tateisi Electronics Co, Omron Tateisi Electronics Co filed Critical Tateisi Electronics Co
Priority to JP12914881A priority Critical patent/JPS5830230A/en
Publication of JPS5830230A publication Critical patent/JPS5830230A/en
Publication of JPS6117175B2 publication Critical patent/JPS6117175B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28Modifications for introducing a time delay before switching

Abstract

PURPOSE:To obtain 3 kinds of operation modes by a small number of elements, by inputting an input signal to one input terminal of an exclusive OR circuit, directly or through a differentiating circuit, and inputting an output to one input terminal of the other exclusive OR circuit. CONSTITUTION:A square wve-like input signal applied to an input terminal IN is applied to one input terminal of the first exclusive OR circuit 5, directly by a switching circuit consisting of a switch S3 and a diode D1, or through a differentiating circuit 4 for outputting a pulse signal of constant width in response to rise of the input signal. An output of the circuit 5 is applied to one input terminal of the second exclusive OR circuit 7 through a delaying circuit 6 executing a delay operation in response to fall of a square wave-like output. The other input terminals of the circuit 5 and the circuit 7 are grounded through switches S3, S4 and diode D2, and logic of a signal applied to each input terminal is switched.

Description

【発明の詳細な説明】 この発明は、入力信号がオンしてから一定時間後に出力
信号がオンするオンディレィ動作と、入力信号がオフし
てから一定時間後に出力信号がオフするオフディレィ動
作と、入力信号が変化したのに応答して一定幅の方形波
信号を出力するワンシミツトマルチバイブレータ動作と
の3WI[の動作モードを任意に切替えられるようにし
たタイマ回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides an on-delay operation in which an output signal is turned on a certain period of time after an input signal is turned on, an off-delay operation in which an output signal is turned off a certain period of time after an input signal is turned off, and an input The present invention relates to a timer circuit that can arbitrarily switch the operation mode of 3WI [with one-sided multivibrator operation that outputs a square wave signal of a constant width in response to a signal change.

従来、この積のタイマ回路としては第1図に示すものが
あった。図のように、オンディレィ動作をするタイマ回
路1と、オフディレィ動作をするタイマ回路2と、ワン
ショットマルチバイブレータ動作をするタイマ回路3と
の3種の回路を内蔵し、この3種のタイマ回路1.2.
3を連動する切替えスイッチS1およびS2によって選
択的に動作させるようにしたものである。このような構
成では、3つのタイマ回路1.2.3にそれぞれ遅延回
路等の現時要素や波形成形回路等が重複して設けられて
いるため、全体として回路素子数が多く、従うて高価な
ものとならざるを得ない。
Conventionally, a timer circuit for this product has been shown in FIG. As shown in the figure, three types of circuits are built-in: timer circuit 1 for on-delay operation, timer circuit 2 for off-delay operation, and timer circuit 3 for one-shot multivibrator operation. .2.
3 are selectively operated by interlocking changeover switches S1 and S2. In such a configuration, the three timer circuits 1, 2, and 3 are provided with redundant current elements such as delay circuits, waveform shaping circuits, etc., resulting in a large number of circuit elements as a whole, which is expensive. It has no choice but to become a thing.

この発明は上述した従来の同題点に鑑みなされたもので
あり、その目的は、大部分の回路要素を共用して最小限
の回路素子でもって上述したオンディレィ、オフディレ
ィ、ワンショットマルチバイブレータの各動作を行ない
得るようにしたタイマ回路を提供することにある。
This invention was made in view of the above-mentioned conventional problem, and its purpose is to achieve each of the above-mentioned on-delay, off-delay, and one-shot multivibrator with a minimum number of circuit elements by sharing most of the circuit elements. An object of the present invention is to provide a timer circuit that can perform operations.

以下、この発明の実施例を図面に基づいて詳細に説明す
る。
Hereinafter, embodiments of the present invention will be described in detail based on the drawings.

第2IlIはこの発明に係るタイマ回路の第1の実施例
を示す、このタイマ回路は、方形波状の入力信号が与え
られる入力端子INと、この入力端子INに印加される
入力信号の立ち上がりに応答して一定幅のパルス信号を
出力する微分回路4と、第1の排他的論理和回路5と、
この排他的論理和口115の一方の入力端に上記入力信
号を直接入力するか、あるいは上記微分回路4の出力信
号を入りするかを切替える切替回路と、排他的論理和口
115から出力される方形波状の信号の立ち下がりに応
答した遅延動作をする遅延回路6と、この遅延回路6の
出力信号が一方の入力端に印加される第2の排他的論理
和回路7と、この回路7の出力を反転させるインバータ
8と、両排他的論理和回路5,7の他方の入力端に印加
される信号の論理を切替える切替回路とを備え、上記各
切替回路の切替状態に応じて、排他的論理和回路7.イ
ンバータ8からオンディレィ出力、オフディレィ出力。
No. 2 IlI shows the first embodiment of the timer circuit according to the present invention. This timer circuit has an input terminal IN to which a square wave input signal is applied, and responds to the rising edge of the input signal applied to this input terminal IN. a differentiating circuit 4 that outputs a pulse signal of a constant width; a first exclusive OR circuit 5;
A switching circuit switches between inputting the input signal directly to one input terminal of the exclusive OR port 115 or inputting the output signal of the differentiating circuit 4, and the output signal from the exclusive OR port 115 is provided. A delay circuit 6 that performs a delay operation in response to the falling edge of a square wave signal, a second exclusive OR circuit 7 to which the output signal of this delay circuit 6 is applied to one input terminal, and a second exclusive OR circuit 7 of this circuit 7. It is equipped with an inverter 8 that inverts the output, and a switching circuit that switches the logic of the signal applied to the other input terminal of both exclusive OR circuits 5 and 7. OR circuit 7. On-delay output and off-delay output from inverter 8.

ワンショットマルチバイブレータ出力のいずれかの出力
信号を得るように構成されている。
It is configured to obtain one of the output signals of the one-shot multivibrator output.

上記両切替回路はスイッチ83.84およびダイオード
D1.D2によって構成される。微分回路4は図のよう
に、コンデンサCI、抵抗R1゜抵抗R2からなり、ス
イッチS3が閉じられて、抵抗R1,R2の接続点側が
ダイオードD1およびスイッチS3を介して接地ライン
Gに接続された時にのみ動作する。スイッチS3が開か
れている場合、微分回路4は機能せず入力端子INが抵
抗R1,R2を介して直接排他的論理和回路5の一方の
入力端子に接続されることとなる。
Both switching circuits include switches 83, 84 and diodes D1. It is constituted by D2. As shown in the figure, the differential circuit 4 consists of a capacitor CI, a resistor R1 and a resistor R2, and when the switch S3 is closed, the connection point side of the resistors R1 and R2 is connected to the ground line G via the diode D1 and the switch S3. It only works sometimes. When the switch S3 is open, the differentiating circuit 4 does not function and the input terminal IN is directly connected to one input terminal of the exclusive OR circuit 5 via the resistors R1 and R2.

また、スイッチS3が閉じられている場合、両排他的論
理和回路5.7のそれぞれの他方の入力端(図の下側入
力)はダイオードD2を介して接地ラインGに接続され
、その入力論理はLレベルとなるまた、スイッチs3が
開かれ、かつスイッチS4が閉じられた場合、このスイ
ッチs4を介して排他的論理和回路5.7の他方の入力
端の論理はLレベルとなる。更に、スイッチs3および
S4が共に開かれている場合、排他的論理和回路5.7
の他方の入力端は抵抗R3を介して電源ライン+Vに接
続されてその入力論理はHレベルとなる。
Furthermore, when the switch S3 is closed, the other input terminal (lower input in the figure) of both exclusive OR circuits 5.7 is connected to the ground line G via the diode D2, and its input logic becomes L level.Furthermore, when switch s3 is opened and switch S4 is closed, the logic at the other input terminal of exclusive OR circuit 5.7 becomes L level via switch s4. Furthermore, if switches s3 and S4 are both open, the exclusive OR circuit 5.7
The other input terminal of is connected to the power supply line +V via the resistor R3, and its input logic becomes H level.

上記遅延回路6は、排他的論理和回路5の出力わがLレ
ベルとなった時抵抗R4を介して導通駆動されるトラン
ジスタQ1と、このトランジスタQ1のコレクタと電顕
ライン+vlIに直列接続された抵抗R5,抵抗R6と
、この抵抗R6と並列接続されたコンデンサC2とから
構成されて、このコンデンサC2の放電動作によって遅
延動作を行なうようになっている。なお、抵抗R6は可
変抵抗であって、この抵抗値によって遅延時間が調節で
きるようになっている。
The delay circuit 6 includes a transistor Q1 which is turned on via a resistor R4 when the output of the exclusive OR circuit 5 reaches the L level, and a resistor connected in series with the collector of the transistor Q1 and the electron microscope line +vlI. It is composed of a resistor R5, a resistor R6, and a capacitor C2 connected in parallel with the resistor R6, and a delay operation is performed by the discharging operation of the capacitor C2. Note that the resistor R6 is a variable resistor, and the delay time can be adjusted depending on the resistance value.

次に上記のように構成されたタイマ回路のオンディレィ
動作、オフディレィ動作、ワンショットマルチバイブレ
ータ動作のそれぞれについて第3図の波形図に従って順
番に説明する。
Next, the on-delay operation, off-delay operation, and one-shot multivibrator operation of the timer circuit configured as described above will be explained in order according to the waveform diagram of FIG. 3.

まず、オンディレィ動作について説明する。この場合、
スイッチS3をオフにして微分回路4を機能させないと
ともに、スイッチS4もオフにして排他的論理和回路5
.7のそれぞれの他方の入力端にHレベルの入力信号を
印加する。これにより排他的論理和回路5.7はそれぞ
れインバータとして機能する。この状態において第3図
のオンディレィ部分に示すように、入力端子IN&:L
レベルからHレベルになる方形波信号が入力されると、
その信号が排他的論理和回路5の一方の出力端aに直接
入力され、従って排他的論理和回路5の出力端すには入
力信号INを反転した信号が生ずる。遅延回路6のトラ
ンジスタQ1は、信号bがHレベルの時導通しており、
その出力信@CはLレベルとなっている。その状態から
信号すがLQレベル立ち下がると、トランジスタQ1は
オフして出力信号CがHレベルになるのであるが、その
際にコンデンサC2が放電するため、出力信号CがLレ
ベルからHレベルに立ち上がる動作が指数カーブ状に遷
延されるのである。第3図に示すSLは排他的論理和回
路7のしきい値レベルであり、遅延回路6の出力信@C
は、排他的論理和回路7においてこのしきい値レベルS
Lでもって2値化され、かつ反転され、更にその信号は
インバータ8でもって反転されて出力端子OUTに現れ
る。その結果図に示したように、出力信号OUTは、入
力信号INがオンになってから一定時閣T1だけ遅れて
オンになるのである。これがオンディレィ動作である。
First, the on-delay operation will be explained. in this case,
The switch S3 is turned off to disable the differentiating circuit 4, and the switch S4 is also turned off to disable the exclusive OR circuit 5.
.. An H level input signal is applied to the other input terminal of each of the input terminals 7 and 7. As a result, exclusive OR circuits 5 and 7 each function as an inverter. In this state, as shown in the on-delay part of FIG.
When a square wave signal that changes from level to H level is input,
This signal is directly input to one output terminal a of the exclusive OR circuit 5, and therefore, a signal obtained by inverting the input signal IN is generated at the output terminal of the exclusive OR circuit 5. Transistor Q1 of delay circuit 6 is conductive when signal b is at H level,
Its output signal @C is at L level. When the LQ level of the signal falls from this state, the transistor Q1 turns off and the output signal C goes to the H level. At this time, the capacitor C2 discharges, so the output signal C goes from the L level to the H level. The rising motion is delayed in an exponential curve. SL shown in FIG. 3 is the threshold level of the exclusive OR circuit 7, and the output signal of the delay circuit 6 @C
is the threshold level S in the exclusive OR circuit 7.
The signal is binarized and inverted by L, and the signal is further inverted by inverter 8 and appears at output terminal OUT. As a result, as shown in the figure, the output signal OUT turns on with a delay of a certain period T1 after the input signal IN turns on. This is an on-delay operation.

次にオフディレィ動作について説明する。この場合、ス
イッチS3は上記と同様にオフにし、スイッチS4はオ
ンにして排他的論理和回路5.7の他方の入力端にLレ
ベルの入力信号を印加し、この排他的論理和回路5およ
び7をノンインバータとして機能させる。そして、第3
図に示すように、LレベルからHレベルになるλ力信@
INd印加されると、排他的論理和回路5からは入力信
号INと同じ極性の方形波信号が現れる。そのため、遅
延回路6は入力信号INの立ち下がりに応答して遅延動
作をし、この遅延回路6の出力信号Cをしきい値レベル
SLでもって2値化してなる信号0LITは図のように
、入力INがオフしてから一定時間T1後にオフするこ
ととなる。これがオフディレィ動作である。
Next, off-delay operation will be explained. In this case, the switch S3 is turned off in the same way as above, the switch S4 is turned on and an L level input signal is applied to the other input terminal of the exclusive OR circuit 5.7, and the exclusive OR circuit 5. 7 functions as a non-inverter. And the third
As shown in the figure, λ power goes from L level to H level @
When INd is applied, a square wave signal having the same polarity as the input signal IN appears from the exclusive OR circuit 5. Therefore, the delay circuit 6 performs a delay operation in response to the falling of the input signal IN, and the signal 0LIT obtained by binarizing the output signal C of the delay circuit 6 at the threshold level SL is as shown in the figure. It will be turned off after a certain period of time T1 after the input IN is turned off. This is off-delay operation.

ワンショットマルチバイブレータ動作について説明する
。この場合、スイッチS3をオンにして微分回路4を有
効に動作させる。これにより排他イッチS4はオン、オ
フいずれでも良い。そして第3図に示すようにLレベル
からHレベルとなる方形波の入力信jJINが印加され
ると、微分回路4にてこの入力信号INの立ち上がりが
微分され、微分回路4から出力される一定幅のパルス信
号が排他的論理和回路5の一方の入力端aに印加される
。この時排他的論理和回路5はノンインバータとして機
能しているので、その出力端すに微分回路4からの微分
パルスがそのまま現れる。遅延回路6は信号すの立ち下
がりに応答した遅延動作し、第2図に示すように、その
出力信号Cは信号すがLレベルに戻ってから徐々にHレ
ベルとなる。この信@Cをしきい値レベルSLで2値化
するとともに、反転してなる出力信号OUTは、第3図
に示すように入力信号INの立ち上がりに応答した一定
幅T2のパルス信号となる。これがワンショットマルチ
バイブレータ動作である。
The one-shot multivibrator operation will be explained. In this case, the switch S3 is turned on to effectively operate the differentiating circuit 4. As a result, the exclusive switch S4 may be either on or off. As shown in FIG. 3, when a square wave input signal jJIN that changes from L level to H level is applied, the rising edge of this input signal IN is differentiated by the differentiating circuit 4, and a constant A pulse signal of the same width is applied to one input terminal a of the exclusive OR circuit 5. At this time, since the exclusive OR circuit 5 functions as a non-inverter, the differentiated pulse from the differentiator circuit 4 appears as it is at its output terminal. The delay circuit 6 performs a delay operation in response to the falling of the signal S, and as shown in FIG. 2, the output signal C thereof gradually becomes the H level after the signal S returns to the L level. This signal @C is binarized at the threshold level SL and the inverted output signal OUT becomes a pulse signal with a constant width T2 in response to the rise of the input signal IN, as shown in FIG. This is one-shot multivibrator operation.

第4図はこの発明に係るタイマ回路の他の実施例を示す
もので、第2図に示した実施例と基本的には同じである
が、微分回路4の動作極性と切替回路の動作極性を逆に
したものである。このタイマ回路については第2図と対
応する部分に同一符号を付しその説明は省略する。
FIG. 4 shows another embodiment of the timer circuit according to the present invention, which is basically the same as the embodiment shown in FIG. is reversed. Regarding this timer circuit, parts corresponding to those in FIG. 2 are denoted by the same reference numerals, and a description thereof will be omitted.

以上詳細に説明したように、この発明に係るタイマ回路
は、方形波状の入力信号が与えられる入力端子と、上記
入力信号の最初の変化点に応答して一定幅のパルス信号
を出力する微分回路と、第1の排他的論理和回路と、第
1の排他的論理和回路の一方の一入力端に上記入力信号
を直接入力するか、あるいは上記微分回路の出力信号を
入力するかを切り替える切替回路と、第1の排他的論理
和回路から出力される方形波状の信号の一方の変化点に
応答した遅延動作をする遅延回路と、この遅延回路の出
力信号ぶ一方の入力端に印加される第2の排他的論理和
回路と、第1および第2の排他的論理和回路の他方の入
力端に印加する信号の論理を切り替える切替回路とを備
え、上記各切!回路の切替状態に応じて、第2の排他的
論理和回路からオンディレィ出力、オフディレィ出力、
ワンショットマルチバイブレータ出力のいずれかの出力
信号を得るよ、うに構成したことを特徴とするものであ
り、2つの排他的論理和回路や遅延回路等が共用される
ので、全体としての回路素子は極めて少くなり、従って
安価に構成することができる。
As described in detail above, the timer circuit according to the present invention includes an input terminal to which a square wave input signal is applied, and a differentiator circuit that outputs a pulse signal of a constant width in response to the first change point of the input signal. and a switch for switching between directly inputting the input signal to one input terminal of the first exclusive OR circuit and inputting the output signal of the differentiating circuit. a delay circuit that performs a delay operation in response to a change point of one of the square wave signals output from the first exclusive OR circuit; and an output signal of the delay circuit that is applied to one input terminal. A second exclusive OR circuit, and a switching circuit that switches the logic of the signal applied to the other input terminal of the first and second exclusive OR circuits, Depending on the switching state of the circuit, the second exclusive OR circuit outputs an on-delay output, an off-delay output,
It is characterized by being configured to obtain an output signal from one of the one-shot multivibrator outputs, and since two exclusive OR circuits, delay circuits, etc. are shared, the overall circuit element is It is extremely small in number and can therefore be constructed at low cost.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のタイマ回路を示すブロック図、第2図は
この発明に係るタイマ回路の一実施例を示す回路図、第
3図は第2図のタイマ回路の動作を示す波形図、第4図
はこの発明に係るタイマ回路の他の実施例を示す回路図
である。 4・・・・・・微分回路 5・・・・・・第1の排他的論理和回路6・・・・・・
遅延回路 7・・・・・・第2の排他的論理和回路83.84・・
・・・・切替回路を構成するスイッチ特許出願人 立石電−株式会社
FIG. 1 is a block diagram showing a conventional timer circuit, FIG. 2 is a circuit diagram showing an embodiment of the timer circuit according to the present invention, FIG. 3 is a waveform diagram showing the operation of the timer circuit shown in FIG. FIG. 4 is a circuit diagram showing another embodiment of the timer circuit according to the present invention. 4...Differentiating circuit 5...First exclusive OR circuit 6...
Delay circuit 7...Second exclusive OR circuit 83,84...
...Switch that constitutes a switching circuit Patent applicant: Tateishi Den Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] (1) 方形波状の入力信号が与えられる入力端子と、
上記入力信号の最初の変化点に応答して一定幅のパルス
信号を出力する微分回路と、第1の排他的論理和回路と
、第1の排他的論理和回路の一方の入力端に上記入力信
号を直接入力するか、あるいは上記微分回路の出力信号
を入力するかを切り替える切替回路と、第1の排他的論
理和回路から出力される方形波状の信号の一方の変化点
に応答した遅延動作をする遅延回路と、この遅延回路の
出力信号が一方の入力端に印加される第2の排他的論理
和回路と、第1および第2の排他的論理和回路の値方の
入力端に印加する信号の論理を切り替える切!回路とを
備え、上記各切替回路の切替状層に応じて、第2の排他
的論理和回路からオンディレィ出力、オフディレィ出力
、ワンショットマルチバイブレータ出力のいずれかの出
り信号を得るように構成したことを特徴とするタイマ回
路。
(1) An input terminal to which a square wave input signal is applied;
a differentiation circuit that outputs a pulse signal of a constant width in response to the first change point of the input signal; a first exclusive OR circuit; A switching circuit that switches between inputting the signal directly or inputting the output signal of the differentiating circuit, and a delay operation in response to a change point of one of the square wave signals output from the first exclusive OR circuit. a second exclusive OR circuit to which the output signal of the delay circuit is applied to one input terminal; and a second exclusive OR circuit to which the output signal of the delay circuit is applied to one input terminal of the first and second exclusive OR circuits Switch the logic of the signal to OFF! circuit, and configured to obtain any one of an on-delay output, an off-delay output, and a one-shot multivibrator output signal from the second exclusive OR circuit according to the switching layer of each of the switching circuits. A timer circuit characterized by:
JP12914881A 1981-08-18 1981-08-18 Timing circuit Granted JPS5830230A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12914881A JPS5830230A (en) 1981-08-18 1981-08-18 Timing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12914881A JPS5830230A (en) 1981-08-18 1981-08-18 Timing circuit

Publications (2)

Publication Number Publication Date
JPS5830230A true JPS5830230A (en) 1983-02-22
JPS6117175B2 JPS6117175B2 (en) 1986-05-06

Family

ID=15002317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12914881A Granted JPS5830230A (en) 1981-08-18 1981-08-18 Timing circuit

Country Status (1)

Country Link
JP (1) JPS5830230A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453626A (en) * 1988-06-14 1989-03-01 Omron Tateisi Electronics Co Timer circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52120542U (en) * 1976-03-03 1977-09-13
JPS5412354U (en) * 1977-06-27 1979-01-26

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5168289A (en) * 1974-12-11 1976-06-12 Nippon Oils & Fats Co Ltd SHINTOTAN SHOZAIYO HOMATSUGENZOEKI

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52120542U (en) * 1976-03-03 1977-09-13
JPS5412354U (en) * 1977-06-27 1979-01-26

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453626A (en) * 1988-06-14 1989-03-01 Omron Tateisi Electronics Co Timer circuit
JPH0582778B2 (en) * 1988-06-14 1993-11-22 Omron Tateisi Electronics Co

Also Published As

Publication number Publication date
JPS6117175B2 (en) 1986-05-06

Similar Documents

Publication Publication Date Title
JP2685203B2 (en) Delay circuit
US4216388A (en) Narrow pulse eliminator
US4591744A (en) Transition detection circuit
JPS5830230A (en) Timing circuit
GB1278650A (en) Frequency divider circuit
US6411134B1 (en) Spike-free clock switching
JPH0582778B2 (en)
GB1321030A (en) Asynchronous adding-substracting device
JPH07130082A (en) Zero-cross detection circuit
GB1282668A (en) A pulse regenerating circuit
JPS607415B2 (en) detection switch
JPH058609B2 (en)
US4410862A (en) MOSFET Multivibrator with dual timing
JP2827311B2 (en) Input circuit
JPH04365218A (en) Pulse width varying circuit
JPH01126822A (en) Programmable input circuit
KR100209717B1 (en) Output buffer in semiconductor memory
JPH0638491Y2 (en) Delay circuit
SU1522398A1 (en) Frequency divider by 11
SU843177A1 (en) Trigger device
SU851760A2 (en) Pulse duration discriminator
SU1370743A1 (en) Current pulse shaper
SU1420667A1 (en) Pulse counter
JPH04347925A (en) Power-on reset circuit
JP2857285B2 (en) Logical match circuit