JPS5829206A - Transistor amplifier - Google Patents

Transistor amplifier

Info

Publication number
JPS5829206A
JPS5829206A JP57133049A JP13304982A JPS5829206A JP S5829206 A JPS5829206 A JP S5829206A JP 57133049 A JP57133049 A JP 57133049A JP 13304982 A JP13304982 A JP 13304982A JP S5829206 A JPS5829206 A JP S5829206A
Authority
JP
Japan
Prior art keywords
transistor
circuit
output
collector
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57133049A
Other languages
Japanese (ja)
Other versions
JPH0322083B2 (en
Inventor
Susumu Sueyoshi
末吉 進
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp, Pioneer Electronic Corp filed Critical Pioneer Corp
Priority to JP57133049A priority Critical patent/JPS5829206A/en
Publication of JPS5829206A publication Critical patent/JPS5829206A/en
Publication of JPH0322083B2 publication Critical patent/JPH0322083B2/ja
Granted legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate distortion components due to the nonlinearity of an amplifying element, by applying the output of the 1st transistor (TR) with a voltage gain (n) to the 2nd TR through (n-1) units of P-N junction parts. CONSTITUTION:An amplifying circuit 2 includes a TRQ2, which is grounded at its emitter through a resistance RB, connected to a positive power source +B at its collector through a load resistance RA, and applied with a circuit input Vi at its base. An amplifying circuit 1 includes a TRQ1, which is provided with a Darlington-connected TRQ3; and the collector output VA of the TRQ2 is applied to its base. While RA/RB=2 , the voltage gain of the amplifying circuit 2 is set to 2 and the respective TRs are given the same characteristics to eliminate distortion components in the output VO of the amplifying circuit 1, thereby eliminating distortion.

Description

【発明の詳細な説明】 本発明はトランジスタ増巾器に関するものである。[Detailed description of the invention] The present invention relates to a transistor amplifier.

トランジスタ増巾器には、トランジスタの工きツタに抵
抗を接続した電流帰還型工きツタ接地増巾回路があり、
かかるトランジスタ増巾回路lを第1図に示す。トラン
ジスタQ、の工ばツタは、エミッタ抵抗R8を介して負
1km−Bに接続され、コレクタはコレクメ負荷抵抗R
,を介して正電源十BK接続されている。入力信号Vt
がペースに加えられてコレクタから出力v0として導出
される構成である。
Transistor amplifiers include a current feedback type grounded amplifier circuit in which a resistor is connected to the transistor's terminals.
Such a transistor amplifier circuit 1 is shown in FIG. The terminal of the transistor Q is connected to the negative 1km-B via the emitter resistor R8, and the collector is connected to the collector load resistor R.
, is connected to the positive power supply 10BK. Input signal Vt
is added to the pace and derived from the collector as output v0.

第1図の回路1の増巾素子であるトランジスタQiのh
?M が充分大きいとすれば、コレクタ電流Icはエミ
ッタ電流IHにはぼ郷しく、これをIoとすると、 Io m (Vi ”Vile) 7RB −−・−・
・”−−(1)が成立する。ここKVB、、はトランジ
スタQtのペース・工建ツタ間電圧である。また、出力
電圧Voは次式にて示される。
h of the transistor Qi which is the amplifier element of the circuit 1 in FIG.
? If M is sufficiently large, the collector current Ic is different from the emitter current IH, and if this is Io, then Iom (Vi ``Vile) 7RB ---・-・
- (1) is established. Here, KVB, is the voltage between the pace and the construction of the transistor Qt.The output voltage Vo is expressed by the following equation.

Vo = + B −I o R□     −−==
”・(2)(1〜(2)式よ)次式が得られる。
Vo = + B −I o R□ −−==
”・(2) (from equations 1 and (2)) The following equation is obtained.

R,R。R,R.

vo−(+B−−vi)+  ”Vnm、−1−(3)
11     R嶌 とが判る。これはトランジスタの非直線性による−ので
あって、ペースエミッタ関を圧VBjlが!0に対して
非直線的関係にあるから、かかる増巾器におhては本質
的に命を有することになる。
vo-(+B--vi)+"Vnm, -1-(3)
11 I understand that it is R-shima. This is due to the non-linearity of the transistor, and the voltage VBjl across the pace emitter! Since there is a non-linear relationship with respect to 0, such an amplifier has an inherent life.

このような歪をなくすために負Nl還を設ける方法があ
るが、負帰還をかければ増中度の低下をまねき、所要の
増中度を得るには多数の増巾素子を用いる必要がある。
There is a method of providing negative Nl feedback to eliminate such distortion, but applying negative feedback causes a decrease in the enhancement, and it is necessary to use a large number of amplifying elements to obtain the required enhancement. .

本発明の目的は、簡単表回路構成で増巾素子の非直線性
に起因する歪成分を除去することの可能なトランジスタ
増巾器を提供することである。
An object of the present invention is to provide a transistor amplifier capable of removing distortion components caused by nonlinearity of an amplifier element with a simple circuit configuration.

以下本発明につき、図面を用いて説明する。The present invention will be explained below with reference to the drawings.

82図は本発明の動作原理を示す回路図てあり、増巾回
路1は第1図の回路と同一構成であプ、当該増巾回路l
の前段に反転槽中回路2を用いた丸のである。増巾回路
2#′iトランジスタQ*を有L、□このトランジスタ
Q、のエミッタは、抵抗RBを介して接地され、コレク
タは貴鉛抵抗RAを介して正電源十B、へ接続されてお
シ、回路人力VlがトランジスタQ、の制御電極である
ペースに印加され、出力電極としてのコレクタから一出
力V、が導出され、トランジスタQ1の制御電極入力、
すなわち、ペース入力となっている。尚、増巾回路lの
正電源を+B、とじている。
FIG. 82 is a circuit diagram showing the operating principle of the present invention, and the amplifier circuit 1 has the same configuration as the circuit in FIG.
This is a round model using an inversion tank circuit 2 at the front stage. Amplifying circuit 2#'i has a transistor Q*. The emitter of this transistor Q is grounded via a resistor RB, and the collector is connected to the positive power supply 1B via a noble lead resistor RA. When circuit power Vl is applied to the control electrode of the transistor Q, an output V is derived from the collector as an output electrode, and the control electrode input of the transistor Q1,
In other words, it is a pace input. Note that the positive power supply of the amplifier circuit 1 is connected to +B.

かかる回路構成において、前段増巾回路2の出力VA及
び後段増巾回路1の出力voはそれぞれ次式にて示、さ
れる。
In this circuit configuration, the output VA of the front-stage amplification circuit 2 and the output vo of the rear-stage amplification circuit 1 are expressed by the following equations.

VA”+B −” ’ (Vi−vBm、) ++*+
++*+++++、’(d)RB (3)、 (4)式よ妙法式が得られる。
VA"+B-"' (Vi-vBm,) ++*+
++*+++++,'(d)RB The Myoho formula is obtained by formulas (3) and (4).

・・・・・・−・−−イ5) となる、ζこで、トランジスタQ、及びQ、が等しiI
f#性を有しているものとすれば、例えば同一半導体チ
ップ上に形成されているとすれば、電流!、とIoが等
しいと、両トランジスタのぺ一てRA −RBに過定す
ることにより上に2歪横は、零となって出力v0には金
が発生しないことになる0尚−抵抗RB及びR1による
帰還量を絢える必要があるために1. RB 麿Q x
 とする必要4ある。
......----A5) Then, ζ, where transistors Q and Q are equal, iI
If it has f# property, for example, if it is formed on the same semiconductor chip, then the current ! , and Io are equal, the resistor RB and the resistor RB and 1. Because it is necessary to increase the amount of feedback by R1. RB Maro Q x
There is a need for 4.

この様に前段増巾回路2の抵抗RA及びRBを等しくす
る仁とは、すなわち、増巾回路2を電圧利得が1の増巾
回路とすることであって、それにより歪成分が除去でき
ることになる。
In this way, the purpose of making the resistances RA and RB of the front-stage amplification circuit 2 equal is to make the amplification circuit 2 an amplification circuit with a voltage gain of 1, which makes it possible to remove distortion components. Become.

第3図は本発明の動作m理による他の実施例を示す回路
図であ)、トランジスタQl及びQmをNチャンネル接
合型電界効果トランジスタを用いた場合を示している。
FIG. 3 is a circuit diagram showing another embodiment according to the operation principle of the present invention, in which N-channel junction field effect transistors are used as transistors Ql and Qm.

回路入力Vi はトランジスタQ宜の制御電極であるゲ
ートに印加され、出力電極としてドレインが用いられ、
当該ドレインから出力V□が都市される。当該出方はト
ランジスタQ1の制御電極であるゲートに印加され、出
力電極であるドレインから回路出力voが導出される。
The circuit input Vi is applied to the gate, which is the control electrode of the transistor Q, and the drain is used as the output electrode,
Output V□ is output from the drain. The output signal is applied to the gate, which is the control electrode, of the transistor Q1, and the circuit output vo is derived from the drain, which is the output electrode.

そして両トランジスタのゲートソース間電圧VG8を等
しくして、抵抗R4とRBをも等しくすることによシ同
様に出力v0において歪成分を除去しうるものである。
By making the gate-source voltages VG8 of both transistors equal and making the resistors R4 and RB equal, the distortion component can be similarly removed from the output v0.

上記の第2図及び第3図の回路においては、RA”RI
Iとして、前段増巾回路2の入力電圧に対する出力電圧
の比を1すなわち、電圧利得を1としたものであるが、
以下に示す本発明による増巾器Fiこの前段増巾回路2
の電圧利得を2以上となるようにしたものであり、第4
図の実施例の回路においては、前段増巾回路2の電圧有
得を2としたものである。
In the circuits of FIGS. 2 and 3 above, RA"RI
As I, the ratio of the output voltage to the input voltage of the front-stage amplifier circuit 2 is 1, that is, the voltage gain is 1.
Amplifier Fi according to the present invention shown below, this front stage amplification circuit 2
The voltage gain of the fourth
In the circuit of the illustrated embodiment, the voltage potential of the front-stage amplifying circuit 2 is set to 2.

すなわち、Rム/ RB =2として、後段の増巾回路
1のトランジスタQ、にダーリントン接続したトランジ
スタQ$を設け、このトランジスタQsのベースにトラ
ンジスタQ、のコレクタ出力Vムを印加する構成である
。従って出力vAはトランジスタQs及びQ、の各ベー
ス・ニオツタの2段のPN接合を通るために、+5)式
で示される歪項が次式で示される。
That is, with Rm/RB = 2, a Darlington-connected transistor Q is provided to the transistor Q of the subsequent amplifier circuit 1, and the collector output V of the transistor Q is applied to the base of this transistor Qs. . Therefore, since the output vA passes through the two-stage PN junction of the base transistors of the transistors Qs and Q, the distortion term expressed by the equation +5) is expressed by the following equation.

ζζで、R,/RB−2とし、各トランジスタをすべて
同一特性とすれば、vB□1=XVB、、=V□。
If ζζ is R, /RB-2 and all transistors have the same characteristics, then vB□1=XVB, ,=V□.

とすることができ、よって、(6)項は零とすることが
可能となる。
Therefore, term (6) can be set to zero.

一般に前段増巾回路2の電圧利得をn (nij2以上
の整数)としてR,/RB=nとすれば、後段項中回路
lのトランジスタQ、を8段のダーリントン接続構成と
することにより歪を除去することができる。
Generally, if the voltage gain of the front-stage amplifying circuit 2 is n (an integer greater than nij2) and R,/RB=n, the distortion can be reduced by using an eight-stage Darlington connection configuration for the transistors Q of the rear-stage middle circuit 1. Can be removed.

すなわち%’(”−1)段のダーリントン接続トランジ
スタを出力VA ト)ランジスタQ、のベースとの間に
設け、トランジスタQ1と上記(n−1)個のダーリン
トン接続トランジスタとを頁にダーりントン接続する構
成とすれば、出力、■、は(鳳−1)個のPN接合を介
してトランジスタQ、のベースへ入力され、所定の目的
が通せもれることになる。
In other words, %'(''-1) stages of Darlington-connected transistors are provided between the base of the output transistor Q, and the transistor Q1 and the (n-1) Darlington-connected transistors are arranged in a Darlington configuration on a page. If the configuration is such that they are connected, the output (2) will be input to the base of the transistor Q via (0-1) PN junctions, and the predetermined purpose will be missed.

第5図は、第4図のダーリントン接続トランジスタQs
を用いる代シにダイオードDIをトランジスタQ、のベ
ース電流に対して順方向に接続して、ダイオードD1の
PN!合の順方向電圧VBMOを用い丸ものであり、こ
のVBItDをトランジスタのVBmと等しくして、R
ム/RB−Jm2とするととkよ)★成分が除去されう
る。
FIG. 5 shows the Darlington connection transistor Qs of FIG.
Alternatively, the diode DI is connected in the forward direction to the base current of the transistor Q, and the PN! of the diode D1 is connected in the forward direction to the base current of the transistor Q. Using the forward voltage VBMO of
If it is given as M/RB-Jm2, then k)★ component can be removed.

仁の場合にも一般KRA/HBりB (nFi2以上の
整数)すなわち、前段増巾器2の利得をnとして出力v
Aを(n−1)個のPN接合素子で&ル/イオードを介
してトランジスタQ、のベースに入力することが可能で
ある。
In the case of a general KRA/HB ratio B (an integer greater than nFi2), that is, the gain of the front amplifier 2 is set to n, and the output v
It is possible to input A to the base of the transistor Q through (n-1) PN junction elements and diodes.

上述の5J施例では同一導電型のバイポーラ若しくは、
電界効果トランジスタを用いたが、縞6図には逆導電型
のバイポーラトランジスタを用いた例を示す。すなわち
、前段増巾回路2のトランジスタQ冨には、NPN)ラ
ンジスタを用iて、当該トランジスタQ意のエミッタか
ら出カVムを導出し電圧利得1のエミッタフォロワ回路
としている。後段項中回路lのトランジスタ。鳳は、P
NP)ランジスタを用いており、前段回路2の出力vA
1)5−ス入゛カとし、エンツメが抵抗R]、!を介し
て正電源十B雪に、コレクタが抵抗R,を介して負電源
−B、Km続され、そしてコレクタから回路出力v0が
導出される構成である。
In the above-mentioned 5J embodiment, bipolar of the same conductivity type or
Although a field effect transistor was used, FIG. 6 shows an example using a reverse conductivity type bipolar transistor. That is, an NPN (NPN) transistor is used for the transistor Q of the front-stage amplifier circuit 2, and the output voltage V is derived from the emitter of the transistor Q, forming an emitter follower circuit with a voltage gain of 1. Transistor in circuit l in the latter stage. Otori is P
NP) transistor is used, and the output vA of the front stage circuit 2
1) 5-space input, the resistance R],! The collector is connected to the positive power source 1B through the resistor R, and to the negative power source −B, Km through the resistor R, and the circuit output v0 is derived from the collector.

かかる構成におiて次の3式が成立する。In this configuration, the following three equations hold true for i.

上記(7)式より次式が得られる。The following equation is obtained from the above equation (7).

@骸(8)式においても、両トランジスタ小−Qsの両
特性を等しくすることKよりVB、=v□1とすること
ができ、その結果歪成分をなくすことが可能となる。
@Mukuro Also in equation (8), by making the characteristics of both transistors small -Qs equal, it is possible to set VB=v□1 from K, and as a result, it is possible to eliminate the distortion component.

以上、詳述した如く、本発明によれは負〜趙をかける仁
となく、簡単な回路構成で増巾素子の非直線性に起因す
る歪を除去することができので、良好なトランジスタ増
巾器が得られることになる。
As described in detail above, according to the present invention, it is possible to remove distortion caused by nonlinearity of the amplifier element with a simple circuit configuration without any negative effects, and therefore, it is possible to improve the transistor amplifier width. You will get the equipment.

【図面の簡単な説明】[Brief explanation of drawings]

@1図は従来のトランジスタ増巾器の1?ilを示す回
路図、薬2図、I!3図、第6図は本発明の動作原理を
示す一路図、Is4図、第5−は夫々本発明の実施例を
示す回路図である。 墓、要部分の符号の説明 l・−・−後段増巾回路 2−−−−一前段増巾回路 Qt−Qt−”−・・トランジスタ Qs−−−・・−ダーリントン接続トランジスタDI・
−・−・ダイオード 特許出願人  パイオニア株式会社 第1図    第2図 第3図     第4図 第5図 第6図 −8j′″84
@1 Is the diagram 1 of a conventional transistor amplifier? Schematic diagram showing il, drug 2 diagram, I! 3 and 6 are line diagrams showing the operating principle of the present invention, and Figures Is4 and 5- are circuit diagrams showing embodiments of the present invention, respectively. Explanation of symbols for important parts l --- Rear stage amplifying circuit 2 --- - First stage amplifying circuit Qt-Qt-'' --- Transistor Qs --- Darlington connection transistor DI.
--- Diode patent applicant Pioneer Corporation Fig. 1 Fig. 2 Fig. 3 Fig. 4 Fig. 5 Fig. 6 -8j'''84

Claims (4)

【特許請求の範囲】[Claims] (1)  ペースにλ力が印加され九JIIIのトラン
ジスタを有し、前配入力亀圧に一対する前記$111の
トランジスタのコレクタに導出された出力電圧の比が、
m (nは2以上の整数)なる第1の増巾回路と、前記
fa1のトランジスタのコレクタに導出された前記出力
が(*−1)個のPN接合部を介してペースに印加され
た露2のトランジスタを有する第2の増巾回路とを含む
ことを特徴とするトランジスタ増巾器。
(1) A λ force is applied to the pace having a 9JIII transistor, and the ratio of the output voltage drawn to the collector of the 111 transistor to the front input torque is:
m (n is an integer of 2 or more), and the output led to the collector of the fa1 transistor is applied to the pace through (*-1) PN junctions. a second amplifier circuit having two transistors.
(2)  前記PN!1合部は、ダイオードであること
を特徴とする特許請求の範囲第1項記載のトランジスタ
増巾器◎
(2) Said PN! The transistor amplifier according to claim 1, wherein the first coupling part is a diode.
(3)前記PN*合部は(N−1)個の互いにダーVン
トン接続されたトランジスタの各ペース・エミッタ関P
N接合部であシ、前記ダーリントン!I続された(N−
1)個のトランジスタと前記第2トランジスタとは更に
ターリントン接続されていることを特徴とする特許請求
の範8第1項記載のトランジスタ増巾器。
(3) The said PN
At the N junction, said Darlington! I continued (N-
1) The transistor amplifier according to claim 8, wherein the transistor and the second transistor are further connected in a Turlington connection.
(4)前記N1の増巾回路は前記a11のトランジスタ
のコレクタ及びエミッタにそれぞれ接続されたコレクタ
抵抗及びエミッタ抵抗を有し、前記エミッタ抵抗に対す
る前記コレクタ抵抗の比が大略Mil記nであることを
特徴とする特許請求の範囲第1項、第2項又は第3項記
載のトランジスタ増巾器。
(4) The amplifier circuit N1 has a collector resistor and an emitter resistor connected to the collector and emitter of the transistor a11, respectively, and the ratio of the collector resistor to the emitter resistor is approximately Mil n. A transistor amplifier according to claim 1, 2, or 3.
JP57133049A 1982-07-29 1982-07-29 Transistor amplifier Granted JPS5829206A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57133049A JPS5829206A (en) 1982-07-29 1982-07-29 Transistor amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57133049A JPS5829206A (en) 1982-07-29 1982-07-29 Transistor amplifier

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP814678A Division JPS54101644A (en) 1978-01-27 1978-01-27 Transistor amplifier

Publications (2)

Publication Number Publication Date
JPS5829206A true JPS5829206A (en) 1983-02-21
JPH0322083B2 JPH0322083B2 (en) 1991-03-26

Family

ID=15095615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57133049A Granted JPS5829206A (en) 1982-07-29 1982-07-29 Transistor amplifier

Country Status (1)

Country Link
JP (1) JPS5829206A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6266709A (en) * 1985-09-17 1987-03-26 エスジェーエス―トムソン ミクロエレクトロニクス ソシエテ アノニム Controlling device for output circuit of integrated circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5134689U (en) * 1974-09-06 1976-03-15

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5134689U (en) * 1974-09-06 1976-03-15

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6266709A (en) * 1985-09-17 1987-03-26 エスジェーエス―トムソン ミクロエレクトロニクス ソシエテ アノニム Controlling device for output circuit of integrated circuit

Also Published As

Publication number Publication date
JPH0322083B2 (en) 1991-03-26

Similar Documents

Publication Publication Date Title
JPH0227806A (en) Mutual conductance circuit
US3375455A (en) Symmetrical amplifier without dc shift between input and output
US3665221A (en) Transistor bridge rectifier circuit
JPS5829206A (en) Transistor amplifier
JPH0573292B2 (en)
US6339319B1 (en) Cascoded current mirror circuit
JPS5917885B2 (en) Field effect transistor amplifier circuit
JPS59221A (en) Bistable multivibrator circuit
JPH01274220A (en) Method for limiting output current of current feeder and circuit apparatus therefor
US3449688A (en) Means for improving the operating characteristics of switching devices
JPH03214808A (en) Voltage comparing circuit
JPH0470204A (en) Bias voltage generation circuit and operational amplifier
JPH04369105A (en) Amplifier
US6842050B2 (en) Current-mode circuit for implementing the minimum function
CN115268558B (en) Universal output interface circuit for voltage and current
JPH0514174A (en) Level shifter circuit
US3717776A (en) Analog summer/integrator mode control circuit having digital/analog switch inputs
JP3117048B2 (en) Multiplication circuit
JPS594305A (en) Current mirror circuit
JP2693501B2 (en) Differential amplifier circuit
SU1168971A1 (en) Multiplying device
SU425305A1 (en) TWO-TERM EMITTER REPEATER
Hunter et al. Graphical analysis of some transistor switching circuits
SU484566A1 (en) Differential amplifier
SU1042156A1 (en) Push-pull power amplifier