JPS5829194A - Information processor - Google Patents
Information processorInfo
- Publication number
- JPS5829194A JPS5829194A JP56125176A JP12517681A JPS5829194A JP S5829194 A JPS5829194 A JP S5829194A JP 56125176 A JP56125176 A JP 56125176A JP 12517681 A JP12517681 A JP 12517681A JP S5829194 A JPS5829194 A JP S5829194A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- refresh
- memory
- request
- control section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
Abstract
Description
【発明の詳細な説明】
本発明は、情報処理システムにおいて、マイクロプログ
ラムを使用し、かつ上記マイクロプログラムの格納素子
として、揮発性メモリを使用する装置に関し、特に上記
揮発性メモリのリフレッシュ方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an information processing system that uses a microprogram and a volatile memory as a storage element for the microprogram, and particularly relates to a refresh method for the volatile memory. It is.
マイクロプログラムを格納する素子として請求と、マイ
クロプログラムを順次実行していくときの上記メモリア
クセス要求は、非同期に発生していた。例えば上記リフ
レッシュ動作要求の発生方法は、マイクロプログラムと
非同期に一定周期毎に発生するパルスを計数し、所定値
になると要求を発生するものである。上記方法によれば
、マイクロプログラム実行時の上記メモリアクセス要求
とりフレッシエ要求が、非同期に発生する可能性は、極
めて大である。上記アクセス要求とりフレッシェ喪求を
処理するには、通常上記要求を同期化し、さらにアクセ
スの優先順位を決寓する回路を設けている。本実をなく
すことができる。Requests for the device to store microprograms and memory access requests for sequentially executing the microprograms occur asynchronously. For example, the method for generating the refresh operation request described above is to count pulses generated at regular intervals asynchronously with the microprogram, and to generate a request when a predetermined value is reached. According to the above method, there is a very high possibility that the memory access request and the freshier request will occur asynchronously during the execution of the microprogram. To process the access requests and requests for freshé, circuitry is usually provided to synchronize the requests and further determine access priorities. You can get rid of the real truth.
本発明によれば、リフレッシ島要求の発生は、マイクロ
プログラムの走行数あるいは上記マイクロプログラムに
同期したパルスにより計数を行い、所定の値に達して時
に行われる。このため、上記マイクロプログラムを格納
しているメモリに対する上記マイクロプログラム実行の
為のメモリアクセス要求とす７レツシエ要求が、非同期
に発生することはない。通常、マイクロプログラム実行
時のサイクルタイムは一定であるが、一定でない装置も
ある。上記一定でない装置においては、上記マイクロプ
ログラムの実行数のみカウントするのでは不十分な場合
がある。例えば、上記マイクロプログラムサイクルが２
００ｎｓと４００ｎｓのものより成っている装置では、
極端なときは上記リフレッシュ要求のサイクルに、倍の
違いが生じてしまう。上記の場合には、−マイクロプロ
グラムを全て４００ｎｓとして計数するか、あるいは計
数パルスを、−マイクロプログラムが２００ｎｓの時は
１つ、４００ｎｓの時は２つ発生するようＫすれば良い
。According to the present invention, a refresh island request is generated when a predetermined value is reached by counting the number of runs of a microprogram or a pulse synchronized with the microprogram. Therefore, the memory access request for executing the microprogram to the memory storing the microprogram and the retrieval request are not generated asynchronously. Generally, the cycle time when executing a microprogram is constant, but there are some devices in which the cycle time is not constant. In the device where the number of executions is not constant, it may be insufficient to count only the number of executions of the microprogram. For example, the above microprogram cycle is 2
In a device consisting of 00ns and 400ns,
In extreme cases, the refresh request cycle may be twice as different. In the above case, all microprograms may be counted as 400 ns, or one counting pulse may be generated when the microprogram is 200 ns, and two counting pulses may be generated when the microprogram is 400 ns.
図に本発明による実施例を示す。以下図に従い説明する
。今、マイクロプログラムはメモリ部１に蓄えられてい
る。制御部２からのマイクロプログラム実行時のアクセ
ス要求が、論理和ゲート３を通りてメモリ部１に送られ
ると、メモリ部１から１イクロプログラムが読み出され
、プログラムレジスタ４にセットされる。上記プログラ
ムレジスタ４の内容が制御部２に送られて処理が行なわ
れ、再びメモリ部１にアクセス要求が送られる。このよ
うにしてマイクロプログラムの実行が行なわれる。−力
制御部２から上記アクセス要求が送出されると共に、リ
フレッシュカウンタ５０更新信号が送られる。したがっ
て上記メモリ部１に上記アクセス要求が送られる度に、
上記リフレッシュカウンタ５は更新されていく。The figure shows an embodiment according to the invention. This will be explained below according to the diagram. The microprogram is currently stored in the memory section 1. When an access request from the control section 2 during execution of a microprogram is sent to the memory section 1 through the OR gate 3, one microprogram is read from the memory section 1 and set in the program register 4. The contents of the program register 4 are sent to the control section 2 for processing, and an access request is sent to the memory section 1 again. In this way, the microprogram is executed. - The power control unit 2 sends the above access request, and at the same time, a refresh counter 50 update signal is sent. Therefore, each time the access request is sent to the memory section 1,
The refresh counter 5 is updated.
更新パルス数は命令処理の時間によって決まるが、これ
は命令のファンクシ謬ンのフィールドが実行に際してデ
コードされた結果によって検知される。The number of update pulses is determined by the time of instruction processing, which is detected by the result of the instruction's funx field being decoded during execution.
リフレッシュカウンタ５は制御部２からのパルスをカウ
ントする。例えば２進カウンタで２Ｎ。A refresh counter 5 counts pulses from the control section 2. For example, a binary counter is 2N.
のパルスをカウントする毎にリフレッシュ要求を発生す
るとすれば下位からＮ千１番目のビットＫ“１ｍがセッ
トされ゛る（桁上がり）ときにリフレッシ為要求信号が
出される。リフレッシ二カランータ５に与えられるパル
スは上記桁上がりの信号が制御装置がメモリ１にアクセ
ス要求を出す少し前のタイミングとなるように設定され
る。If a refresh request is generated every time the pulse of The pulse is set so that the carry signal is at a timing slightly before the control device issues an access request to the memory 1.
上記リフレッシュカウンタ５の値が所定値に達すると、
す７レツシ具要求８が、メモリ部１及び制御部２に送ら
れる。上記リフレッシ島要求によりメモリ部１は、リフ
レッシ為動作を行い、−力制御部２は、上記メモリ部１
に対するアクセス要求を停止する。又プログラムカウン
タ６は、通常順次メ七り部１に対するアドレスを更新す
るが、リフレッシ具要求が発生したときは新しい命令の
読み出しがなく更新を停止する。When the value of the refresh counter 5 reaches a predetermined value,
7. A receipt request 8 is sent to the memory section 1 and the control section 2. In response to the refresh island request, the memory unit 1 performs a refresh operation, and the force control unit 2
Stop requesting access to. The program counter 6 normally updates the address for the memory unit 1 sequentially, but when a refresh request occurs, no new instructions are read and the update is stopped.
選択回路７ははりフレッシェ要求線８によってプログラ
ムカウンタ６とリフレッシュカウンタ５を切り替えて使
用する。通常、１回のりフレッシュ動作によりて全メモ
リチップのそれぞれ一部のメモリ素子がりフレッシ為さ
れる。リフレッシュカウンタ５のＮ＋１ビット目以上の
上位ビットはリフレッシュのアドレス、即ち、メモリチ
ップのどの部分のメモリセルをり７Ｖツシ鼻するかを示
す情報として用いられる。テの値はりフレツシ島要求が
１回発生される毎に更新される。各メモリチップのすべ
てがリフレッシュされるとり７レツシエカウンタ５は初
期の状態に戻るように設定される。The selection circuit 7 switches between the program counter 6 and the refresh counter 5 using the fresh request line 8. Normally, one refresh operation refreshes some memory elements of all memory chips. The upper bits of the N+1th bit and higher bits of the refresh counter 5 are used as a refresh address, that is, information indicating which part of the memory cell of the memory chip is to be boosted by 7V. The value of TE is updated each time a FRESH island request is issued. When all of the memory chips are refreshed, the retrieval counter 5 is set to return to its initial state.
このように行えば、リフレッシュ要求と、上記マイクロ
プログラム実行によるアクセス要求とは、非同期に発生
することはないので、同期化回路は不要である。又優先
順位を決定する回路も不要である。又マイクロプログラ
ム個々の命令の長さが極端に異なるような場合は、上記
に述べたように、各マイクロプログラムに応じて上記リ
フレッシュカウンタの更新パルスを発生させれば良いこ
とは明らかである。例えば、マイクロプログラムのサイ
クルが、２００ｎｌ 。If this is done, the refresh request and the access request due to the execution of the microprogram will not occur asynchronously, so a synchronization circuit will not be necessary. Further, a circuit for determining priority is not required. Furthermore, if the lengths of individual instructions of the microprograms are extremely different, it is obvious that the update pulses for the refresh counter can be generated in accordance with each microprogram, as described above. For example, the microprogram cycle is 200nl.
２５０ｎｓ、 ５００ｎｓと３１ｉＩ類あるようなとき
は、例えばそれぞれ４ヶ、５ヶ、１０ケの更新パルスを
発生させれば良いことは明らかである。又、特に別個の
パルスを発生させないで、各マイクロプログラム実行時
に、その実行のために発生されるタイミング信号を利用
して、タイミングシーケンス中のいくつかのタイミング
を用いてリフレッシュカウンタ５を更新しても良い。It is clear that when there are 250 ns, 500 ns, and 31iI type pulses, it is sufficient to generate, for example, 4, 5, and 10 update pulses, respectively. Also, without generating any separate pulses, at the time of each microprogram execution, the refresh counter 5 is updated using several timings in the timing sequence, using the timing signals generated for the execution of the microprogram. Also good.
このように、本発明によれば、ハードウェア量を減少さ
せることができる。またリフレッシ＆要求とマイクロプ
ログラム実行時のメモリアクセス要求とのぶつかりを同
期化する為の、同期ロスがなくなる為、性能が、従来の
方式に比べ向上する。Thus, according to the present invention, the amount of hardware can be reduced. Furthermore, since there is no synchronization loss caused by synchronizing the conflict between the refresh & request and the memory access request during microprogram execution, performance is improved compared to the conventional method.
図は本発明の一実施例を示す図である。
１・・・メモリ部 ２・・・制御部３・・・論
理和ゲート
４・・・プログラムレジスタ
５・・・リフレッシュカウンタ
６・・・プログラムカウンタ ７・・・選択回路代理人
弁理士 薄 １）利 幸The figure shows an embodiment of the present invention. 1...Memory unit 2...Control unit 3...OR gate 4...Program register 5...Refresh counter 6...Program counter 7...Selection circuit attorney Susuki 1) Toshiyuki
Claims (1)
グラムは揮発性メモリに格納されている情報処理装置に
おいて、マイクロ命令の実行にともない１個又は複数個
のパルスをカウントする計数回路を有し、前記計数回路
が所定のパルス数をカウントするとり７レツシー要求を
発生させて、リフレッシュ動作を実行するとともにマイ
クロプログラムを前記メモリから読み出量。=In an information processing device that uses a microprogram and the microprogram is stored in a volatile memory, the information processing device has a counting circuit that counts one or more pulses as a microinstruction is executed; When the circuit counts a predetermined number of pulses, it generates a 7-receive request, executes a refresh operation, and reads the microprogram from the memory.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56125176A JPS5829194A (en) | 1981-08-12 | 1981-08-12 | Information processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56125176A JPS5829194A (en) | 1981-08-12 | 1981-08-12 | Information processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5829194A true JPS5829194A (en) | 1983-02-21 |
Family
ID=14903768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56125176A Pending JPS5829194A (en) | 1981-08-12 | 1981-08-12 | Information processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5829194A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60171692A (en) * | 1984-02-17 | 1985-09-05 | Hitachi Ltd | Microprocessor |
| JPS62113877U (en) * | 1986-01-08 | 1987-07-20 | ||
| JPS62240180A (en) * | 1986-04-14 | 1987-10-20 | Toyota Motor Corp | Control device for resistance spot welding machine |
-
1981
- 1981-08-12 JP JP56125176A patent/JPS5829194A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60171692A (en) * | 1984-02-17 | 1985-09-05 | Hitachi Ltd | Microprocessor |
| JPH0574156B2 (en) * | 1984-02-17 | 1993-10-15 | Hitachi Ltd | |
| JPS62113877U (en) * | 1986-01-08 | 1987-07-20 | ||
| JPH0242394Y2 (en) * | 1986-01-08 | 1990-11-13 | ||
| JPS62240180A (en) * | 1986-04-14 | 1987-10-20 | Toyota Motor Corp | Control device for resistance spot welding machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4366540A (en) | Cycle control for a microprocessor with multi-speed control stores | |
| US5201036A (en) | Data processor having wait state control unit | |
| KR950033856A (en) | Data transmission control method and peripheral circuits, data processor and data processing system used in the same | |
| US5583823A (en) | Dram refresh circuit | |
| JPS6235949A (en) | Memory device | |
| KR100288177B1 (en) | Memory access control circuit | |
| JPS5829194A (en) | Information processor | |
| US4328566A (en) | Dynamic memory refresh system with additional refresh cycles | |
| JP2913099B2 (en) | DRAM refresh device | |
| US4567571A (en) | Memory control for refreshing in a step mode | |
| JPS63114000A (en) | Control system for dynamic random access memory | |
| EP0457310A2 (en) | Memory card | |
| US5325515A (en) | Single-component memory controller utilizing asynchronous state machines | |
| SU1481854A1 (en) | Dynamic memory | |
| JP2628588B2 (en) | DRAM refresh circuit | |
| JPS63191397A (en) | Information processor | |
| KR0183813B1 (en) | Dram refresh controller | |
| JPS6134633A (en) | Timing system in information processing system | |
| JP2772823B2 (en) | Access arbitration circuit for semiconductor memory device | |
| SU1517035A1 (en) | Processor for multiprocessor system | |
| SU970374A1 (en) | Device for priority controlling of data input to digital computer | |
| JPS63247996A (en) | Method for accessing memory | |
| JP2570271B2 (en) | Semiconductor memory controller | |
| JP2617132B2 (en) | Direct memory access method | |
| JPS59142658A (en) | Shared memory control system |