JPS5828593B2 - 容量性表示素子の駆動回路 - Google Patents

Description

【発明の詳細な説明】 本発明は薄膜エレクトロルミネッセンスパネル（以下Ｅ
ＬＰ）やＡ０駆動のプラズマディスプレイパネル（以下
ＦＤＰ）のように、発光輝度と印加電圧の間にヒステリ
シス特性を有するマトリックス型表示素子を駆動する場
合、低消費電力で且つ実装密度を小さく安価に実現でき
る方式を提供せんとするものである。

具体的に駆動法を示す前に、上述の薄膜ＥＬＰやＡＣ型
ＰＤＰの特性を説明する。

まずＥＬＰであるが、第１図に示したように、ガラス基
板１の上に透明電極２を平行に配置する。

この上に例えばＹ２Ｏ３等の誘電物質３を蒸着等により
更に例えば地をドープしたＺｎＳ等螢光層４を、更に上
記と同じ誘電物質３′を蒸着等により３層構造にし、そ
の上に透明電極２を直交するような電極５を平行に配置
する。

力へる構造にすると、第１の電極群２のうちの１つと、
第２の電極群５のうちの１つに適当な交流電圧が印加さ
れた場合、両電極が交叉して挾まれた微小面積のみが発
光することになり、これが画面の１絵素に相当する。

第２図に一例として絵素に印加される電圧波形ａと発光
波形すの関係を示す。

第１図のような構造のＥＬにおいては輝度や寿命・安定
性の点で従来の分散型ＥＬ素子に比して優れた特性を有
しているが、個々の絵素は新たに輝度と印加電圧の間に
、第３図すの如き履歴現象を示す。

この特性を第３図に従い説明すると、最初第３図ａの如
く電圧振幅Ｖ１のパルスを印加すると輝度は同図す、ｃ
に示すように、Ｂ１ のレベルにある。

こ又でｖｌは発光閾値電圧をｖｔｈとすると、ｖｌ、＞
ｖｔｈである。

これに適当な書込み電圧ｖ２を印加すると、輝度は一挙
にＢ３まで上昇し、以後電圧値を再び維持電圧Ｖ１に戻
しても輝度はＢ１より大きいＢ２に落着く。

これに消去電圧ｖ３を印加すると輝度レベルは急激に減
少し、再び維持電圧ｖ１まで戻すと輝度はＢ１に落着く
。

これら時間的な関係は第３図ａに附された記号１１．１
３．・・・・・・、ｔ２□が同図Ｃの各同じ記号の位置
に対応させることにより示されている。

この履歴現象は第３図すの細線で示された如く、書込み
電圧の振幅やパルス幅（図示せず）に応じて任意の小ル
ープをとり得る。

即ち中間調表示も可能である。

一度書込み電圧を与えると、各絵素は維持パルスによっ
てそれぞれ与えられた階調を失わずに発光し続けるのが
ＥＬＰの他の表示素子に無い大きな特徴である。

上記の各電圧は組成や膜厚及び印加波形により大分異な
るが、因みにある試作例ではＶｔｈ＝２００Ｖ１Ｖ１＝
２１０Ｖ１Ｖ２−２１Ｏ〜２８０ｖ１Ｖ３＝１９０Ｖで
ある。

次にＦＤＰであるがメモリー機能を有しているのは通常
ＡＣ型とされている。

第４図にマトリックス型のＰＤＰにおいて直交する電極
群の交叉した微小面積にかふる電圧波形（実線）と発光
波形の関係を示す。

点線は後述の壁電圧で、■は書込みパルス＠は維持パル
ス、○は消去パルスである。

電極群は絶縁物で覆われているので、放電開始電圧を越
える振幅■１の電圧■が絵素に力へると、絵素は放電す
るが、これによって生じた帯電粒子が内壁面に寄せられ
壁電圧を発生する。

この壁電圧の効果により、以後は放電開始電圧以下の振
幅Ｖｓでも逆極性のパルス列＠を加えるだけで放電及び
発光が行われる。

放電及び発光は第４図に示したように逆極性パルスを加
えた瞬間に発生する。

さらにこれに発光維持電圧より小さい振幅Ｖ２のパルス
○を印加すると壁電圧は消滅し、以後維持パルス＠によ
っても放電及び発光はしな（なる。

上記のようにＡＣ型ＦＤＰは放電開始電圧と放電維持電
圧が異なる。

所謂履歴特性を利用することによりメモリー機能が得ら
れる訳である。

しかしこの場合前述のＥＬＰと違い、書込みパルスの振
幅やパルス幅の変化だけでは多階調表示は困難とされて
いる。

以上のようなヒステリシス特性を有する表示素子を用い
て文字や画像を表示する場合、第５図のような表裏面を
直交してマトリックス状に電極を配置する。

このように配置されたディスプレイパネルを構成する要
素のうち、所望する絵素のみを選択する場合、各電極が
水平、又は垂直の各行各列の絵素に共通であるため、各
電極に電圧を印加する場合工夫を要する。

令弟５図のようにｎ行ｍ列の電極で構成されている絵素
のうち、１列目の電極Ｘｉとｊ行目の電極Ｙｊで交叉し
ている絵素（ｊ、ｉ）が書込まれた後、維持パルスで発
光が維持されて、更にその後消去される場合の、電極Ｘ
ｉ、Ｘｊと絵素（ｉ、ｉ）に印加サレル電圧波形ｖＸｉ
、ＶＹｊ、Ｖ（ｊｌｌ）のタイムチャートを第６図ａ、
ｂ、ｃに示している。

第６図ｄはＥＬＰを用いた場合の上記印加電圧に対応し
た絵素（□ｊ、ｉ）の発光波形である。

第６図において■は書込みパルス、＠は維持パルス、Ｏ
は消去パルスである。

また＠は列電極に与えられる書込み信号パルス、■は行
選択パルスである。

通常このようなマトリックス型ディスプレイによ（用い
られる線順次走査方式は、この行選択パルスが１行ずつ
順次選択されて各行を順次発光させる方式である。

ＡＣ駆動のＥＬＰやＦＤＰは書込まれた後でも消去され
た後でも、はとんどの期間維持パルスが与えられる。

しかもこれは選択パルスと違いどの行にもタイミンク的
に同一で与えられるのが通常である。

ところで従来の方式では、各電極それぞれに１個乃至複
数個の維持パルス用の駆動トランジスタを、書込み、消
去選択パルスの駆動用トランジスタとは別に（あるいは
一部共通して）設けていた。

その為、パネルが大きく電極数が多くなるにつれて、駆
動用トランジスタの数はそれに比例して多くなってゆく
。

またパネルは等価回路的に容量性素子とみなせるが、こ
れに充放電する際比較的周波数の高い維持パルスによっ
てトランジスタやその周辺回路に消費される電力もパネ
ルの大型化に伴って大きくなっていく。

従ってパネルノ大型化に対してはパネル素子の製造技術
もさることながら、周辺回路の問題点をも有していた訳
で、本方式はこれらの問題を解決せんとするものである
。

即ち本方式は、ＡＣ型のＥＬＰやＰＤＰが上述のの如く
両電極間の各絵素は容量性素子とみなしうろことに着目
し、インダクタンスと併用して、共振現象を利用し、低
消費電力化と回路の簡単化を図るものであり、特に容量
性表示素子に電流を流入させて充電するに先だち、電源
とインダクタンス要素との閉回路を形成して、該インダ
クタンス要素に流れる電流を増加させておき、その増加
した電流でもって上記容量性表示素子に充電して駆動す
るものである。

以後本発明による方式を説明する前に先に本件発明者等
が出願した特願昭５０−１３６８３０を第７図、第８図
を用いて説明する。

即ち、第７図ａに示したように先願の方式は維持パルス
を水平（又は垂直）電極に一括して供給する。

第７図ａにおいて６は書込み信号を与える駆動回路、７
はマトリックス型ナイスプレイパネルである。

８．・・・・・・、１１はダイオード、１２はインダク
タンス、１３，１４は電源、１５．・・・・・・。

１８はトランジスタである。

第７図ａの簡略化した等価回路が第７図すである。

即ち前述の如くディスプレイパネル７は容量性素子なの
でこれをコンデンサ７′でまたトランジスタ１５．・・
・・・・、１８はスイッチ１５１．・・・・・・、１８
１で表わしである。

またトランジスタ１５．・・・・・・、１８はそれぞれ
後述のタイミングパルスＴ ・・・・・・、Ｔ４の高レ
ベル期１ り 間導通し、低レベル期間遮断するよう適当な入力信号が
各トランジスタのベースに与えられる。

図に於て抵抗１９はＥＬＰの電極抵抗（主に透明電極側
による）や、スイッチング素子のオン抵抗等の直列抵抗
を等価的に表している。

また以後の説明において、第１図すのインダクタンス１
２を流れる電流■Ｌ１コンデンサ１１に印加される電圧
ｅ。

はそれぞれ図中の矢印方向を正とする。

以下第８図のタイムチャートを参照しながら動作を説明
する。

１＝１．〜ｔ２の期間トランジスタ１５，１６は導通し
、トランジスタ１７，１Ｂは遮断しておく。

即ち第７図すのスイッチｉ ｓ’、 １６’は閉じられ
ると、インダクタンス１２を流れる電流■Ｌは正方向に
上昇するとともに、インダクタンス１２に磁気エネルギ
ーが蓄積されていく。

１＝１２でトランジスタ１６は導通したまエトランジス
タ１５を遮断すると１６′→２０→１３→９→１２→１
９→７′→１６′と閉回路を形成し、共振し始める。

従って第８図ｅに示したように電流■Ｌは減少に転する
とともに、コンデンサ７′の端子間電圧ｅ。

は上昇していく。

また１＝１３で電流■Ｌは零になるとともに、ｅｏ は
最大値に到達する。

１＝１３以後トランジスタ１６を遮断し、トランジスタ
１１を導通すると、１＝１３〜ｔ４では電流■Ｌはそれ
までとは逆方向に流れ、電圧ｅ。

は減少していく。１＝１４でｅ。

が零になったところでさらにトランジスタ１８を導通す
る。

電流ＩＬは１＝１１−１３までとは逆方向の電流が加用
して磁気エネルギを蓄積してゆく。

１＝１５でトランジスタ１７を導通したま瓢 トランジ
スタ１８を遮断すると前の場合と同様１７′→７／＋１
９→１２→１０→１４→２０→１７’は閉回路を形成し
電流工、は上昇に転するとともに、コンデンサの両端に
は負のパルスが発生する。

１＝１６で電流■Ｌは零になるとともに、負のピーク値
が得られる。

１＝１６で今度はトランジスタ１７を遮断し、トランジ
スタ１６を導通させる。

以後電流■Ｌは再び正に転じて、電圧ｅ。も負電圧が減
少していき、１＝１７で零になる。

これ以後は再び１＝１１以後と同じことを繰返す。

このようにして第８図ｆのような両極性パルス列が得ら
れる。

以上の方式において第８図ｆのパルス幅は余り変わらず
周波数を低くしたい場合は、第７図すのスイッチ１５／
、・・・・・・、１８／のオン期間を長くせねばならな
い。

ところで第７図ａの回路では第９図ａに示すようにトラ
ンジスタをオンするのにベース−工□ツタ間にパルスト
ランスを用いて、１次側のタイミング用論理回路からオ
ン、オフ制御するのが最も簡単である。

（ホトカップラは現状ではコレクタ、エミッタ間の耐圧
が小さい。

）しかるにパルストランスは所謂ＥＴ積の制約があって
、第９図ａの回路の１次側にＥＴ積より大きい幅広いパ
ルス（幅τ、）を加えても、２次側には第９図すに示し
たようにそれより幅の狭いパルス（幅τ８）しか得られ
ない。

従ってスイッチングトランジスタもτ８しかオンになら
ないので、回路は所望の動作ができず第８図ｆのような
出力パルスは得られなくなる。

またＥＴ積の大きいパルストランスは高価で且つ占有容
積も大きくなるので実装密度の点で問題となる。

以上の難点を解決するのが本発明による方式である。

本発明の回路構成を第１０図に示す。第１０図において
第８図の場合と同じ動作をする素子は同じ番号を附しで
ある。

第８図にない素子について説明すると、１５Ｓ、・・・
・・・、１８ＳはＳＣＲ，１５Ｑ、 ・・・−・−，１
８ＱはＳＣＲ遮断用トランジスタ、１５Ｒ２・・・・・
・、１８Ｒは抵抗である。

第１０図の等価回路はやはり第７図すと同じである。

また第７図すにおいて等価スイッチングの開閉のタイミ
ングも第８図で述べたのと同じであるが、本方式ではス
イッチング素子にＳＣＲを用いたのでＳＣＲの各ゲート
やＳＣＲ遮断用トランジスタのベース・エミッタ間には
、第１１図のようなタイミングパルスを与える必要があ
る。

第１１図ａ−ｄは比較のために第８図ａ−ｄと同じタイ
ミングであって、第７図す及び第８図で説明したのと同
じ働きをするためには、５ＣＲ１５Ｓ、・・・・・・。

１８ＳをオンにするゲートパルスＴｓ□、・・・・・・
。

Ｔ、４及びトランジスタ１５Ｑ、・・・・・・、１８Ｑ
をオンさせるタイミングパルスＴＱ１．・・・・・・ｊ
ＴＱ４をそれぞれ与えねばならない。

ここで第１０図において第１図すのスイッチ１５ノ、・
・・・・・、１８１を構成する一素子の動作をスイッチ
１５′を例にとって第１２図により説明する。

即ｔ４１２図においてａはスイッチ等価図、ｂはスイッ
チ構成素子、Ｃはタイムチャートである。

第１２図ａ、ｂのＡ−Ｂ端子間を同図Ｃ，イの如＜Ｔ１
期間導通させる場合、先ず５ＣＲ１５Ｓのゲートに口の
ようなパルスＴｓ□を与える。

Ｂ端子に対してＡ端子が高電位であれば、ゲートパルス
Ｔ８□によって一且オンしたＳＣＲは導通しつ放しにな
り二の如く電流１８が流れる。

そこでこのＳＣＲを遮断するにはへのパルスＴＱ１をト
ランジスタ１５Ｑのベースエミッタ間に印加し、その間
トランジスタ１５Ｑを導通する。

するとＡ端子から流入した電流ｉは、ホの如くほとんど
トランジスタ側に流れ、ＳＣＲに流れる電流１８は減少
していく。

電流１８がＳＣＨの保持電流以下になると、ＳＣＲは遮
断する。

以上の結果としてＡＢ端子間にはイの高レベル期間への
ように電流ｉが流れる。

ここで第１２図すの抵抗１５ＲはＳＣＲの遮断を確実に
行わせるために挿入している。

結局第１０図において各ＳＣＲのゲート及び各トランジ
スタのベース・エミッタ間に第１１図のようなタイミン
グパルスをそれぞれ与えると、第１図第８図で述べたの
と同じ動作が行われ、第８図ｆと同じ所望の両極性パル
スが得られる。

以上に述べた本発明の方法は電源１３，１４の電圧Ｅ、
−Ｅを直接コンデンサ７′に印加するのでなく、一旦イ
ンダクタンス要素１２の電流というかたちでエネルギー
をインダクタンス要素１２に蓄え、そのエネルギーをＬ
Ｃ共振によってコンデンサ７′に一挙に導入することに
よって、高い電圧ｅ ｃｐを得るものである。

従って本発明によれば低い電源電圧Ｅ 、 −Ｅでコン
デンサの両端に大きな電圧のパルス振幅を印加すること
ができる。

得られるパルスの電圧最大値ｅ。

ｐ及び出力パルス幅τ１は、電流の最大値をＩＬＰ、
インダクタンスヲＬ１コンデンサ７′のキャパシタン
スをＣとすると の関係が成立する。

従ってインダクタンスＬを適尚に選ぶことによって又は
パネルと並列に容量を外付げすることによって（図示せ
ず）所望のピーク値、パルス幅を得られる。

ＣとＬの値にもよるがｌ ｅｃｐ ｌ −２５０Ｖのパ
ルスが、第１図の電源電圧それぞれ玉数１０Ｖで容易に
得られる。

またＬＣ共振を用いてコンデンサの充放電エネルギーと
磁気エネルギーとの相互作用で電力を有効に利用してい
るので、従来方式と比較して駆動に要する消費電力は数
分の−に低減する。

また維持パルス用駆動のＳＣＲ及びトランジスタの数も
各々わずか４つなので、トランジスタの数を大幅に減ら
すことができ、実装密度の減少効果及び周辺回路の低価
格化の効果は顕著である。

維持パルスを電極共通に供給するので発光輝度ムラを防
止するのにも役立つ。

また用いるＳＣＲ及びトランジスタの耐圧は第１０図ａ
においてＳＣＲ１５Ｓ、１８Ｓ ）ランジスタ１５Ｑ、
’１８Ｑが電圧最大値ｅｃｐまた５ＣＲ１６Ｓ、１７Ｓ
）ランジスタ１６Ｑ、１７Ｑはさらにそれより電源電圧
値分小さくてよい。

以上述べた如く本発明による方式はＳＣＲのゲート及び
トランジスタのペースエミッタ間に比較的幅の狭いパル
スを加えればよく、パルストランスのＥＴ積の制約をあ
まり受けず、低周波、高周波駆動のどちらにも利用でき
、その応用価値は大きい。

【図面の簡単な説明】

第１図はマトリックス型ＥＬパネルの略解で、ａは一部
切欠いた斜祝図、ｂは側面図、第２図及び第３図は該パ
ネルの動作を説明する図で、第２図ａは電圧波形図、ｂ
は発光波形図、第３図ａは電圧波形図、ｂは電圧対輝度
の特性曲線図、Ｃは輝度のタイムチャート、第４図はプ
ラズマディスプレイパネルの印加電圧と発光波形を示す
図、第５図はマトリクス型パネルを簡単化して表わす図
、第６図はマトリクス型表示装置の駆動を説明するタイ
ムチャート、第７図ａは先願発明の一実施例の回路図で
ｂはこれを簡略化して表した等価回路図、第８図はこの
実施例の動作を説明するタイムチャート、第９図は第７
図のトランジスタ１５゜・・・・・・、１８の入力回路
を示し、第９図ａは該入力回路図、第９図すは該入力回
路のタイムチャート、第１０図は本発明の一実施例の回
路図、第１１図は第１０図の回路のタイムチャート、第
１２図は本発明の回路の一部分を示し、第１２図ａは等
価回路図、第１２図すは入力回路図、第１２図すはタイ
ムチャートを示す。 ７：表示パネル、１２：インダクタンス要素、１３．１
４：電源、１５Ｑ、１６Ｑ、１７Ｑ。 １８Ｑ：）ランジスタ、１５Ｓ、１６Ｓ、１７Ｓ。 １８ Ｓ ： ＳＣＲ０

Claims (1)

1. 【特許請求の範囲】 １ 容量性の表示素子と、インダクタンス要素と、電源
   とより成り、上記インダクタンス要素と上記電源との閉
   回路を一定時間形成して、上記インダクタンス要素に流
   れる電流を増加させ、次にこの増加した電流を上記容量
   性表示素子に導入して該容量性表示素子に高い駆動電圧
   を印加する駆動回路において、 上記閉回路を構成するスイッチング回路及びインダクタ
   ンス要素に流れた電流を容量性表示素子に導入するスイ
   ッチング回路を、トランジスタとＳＣＲの並列接続回路
   で構成し、ＳＣＲのゲートにスイッチング回路のオン開
   始用パルス、トランジスタのベース−エミッタ間にオフ
   用パルスを印加することを特徴とする容量性表示素子の
   駆動回路。