JPS5827711B2 - Kotai Satsuzou Sochi - Google Patents
Kotai Satsuzou SochiInfo
- Publication number
- JPS5827711B2 JPS5827711B2 JP50078922A JP7892275A JPS5827711B2 JP S5827711 B2 JPS5827711 B2 JP S5827711B2 JP 50078922 A JP50078922 A JP 50078922A JP 7892275 A JP7892275 A JP 7892275A JP S5827711 B2 JPS5827711 B2 JP S5827711B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- shift register
- sensor array
- charge
- conversion element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000003384 imaging method Methods 0.000 claims description 19
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 239000010409 thin film Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000010521 absorption reaction Methods 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
本発明は電荷結合素子を利用した固体撮影装置に関する
。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a solid-state imaging device using a charge coupled device.
電荷結合素子(以下CCDと呼ぶ)は最近では一般的な
名称であり、半導体基板の一表面を被覆した絶縁層上に
形成した電極列に適当な方法で電圧を印加することによ
って半導体基板(蓄積媒体)中に電荷を蓄積しかつ転送
する装置を指す。A charge-coupled device (hereinafter referred to as CCD) is a common name these days, and it is a charge-coupled device (hereinafter referred to as CCD), which is a charge-coupled device (hereinafter referred to as CCD), which is a charge-coupled device. device that stores and transfers electrical charge in a medium (medium).
該CCDにむいて蓄積媒体中に電荷を発生させる一方法
としてフォトン吸収により蓄積媒体中に電子−正孔対を
発生させる方法がある。One method for generating charges in a storage medium for the CCD is to generate electron-hole pairs in the storage medium by photon absorption.
この場合蓄積される電荷は入射光の強弱に応じてその量
が変化する従って光学像が形成される位置にこのCCD
を置けば光学像に対応した電荷の像が得られ、かつこの
電荷像を転送して読み出すことにより光学像を電気信号
として取り出すことができる。In this case, the amount of charge accumulated changes depending on the intensity of the incident light.
By placing , a charge image corresponding to the optical image can be obtained, and by transferring and reading out this charge image, the optical image can be taken out as an electrical signal.
すなわちCCDを用いた固体撮像装置が実現される。In other words, a solid-state imaging device using a CCD is realized.
上述のような固体撮像装置が1個の電極列のみで構成さ
れている場合には電荷蓄積と転送を交互にかとなわなけ
ればならない。When a solid-state imaging device as described above is composed of only one electrode array, charge storage and transfer must be performed alternately.
従って、転送期間だけCCDに光があたらないようにす
ることは不可能なので転送期間中に入射した光によって
解像度が劣化する。Therefore, since it is impossible to prevent light from hitting the CCD during the transfer period, the resolution deteriorates due to the light incident during the transfer period.
この問題を解決するため固体撮像装置を2個の電極列で
構成することが提案され現在実用化されつつある。In order to solve this problem, it has been proposed to configure a solid-state imaging device with two electrode arrays, and is currently being put into practical use.
このような構造の固体撮像装置の場合一方の電極列は光
電変換素子列(以下センサ・アレイと記す)として働き
、他の一方は蓄積釦よび読出し用電極列(以下シフトレ
ジスターと記す)として働く。In a solid-state imaging device with such a structure, one electrode array functions as a photoelectric conversion element array (hereinafter referred to as a sensor array), and the other serves as an accumulation button and readout electrode array (hereinafter referred to as a shift register). .
このような装置においてハセンサ・アレイ下に蓄積され
た1フレ一ム全体の電荷は急速にセンサ・アレイ下から
シフトレジスター下に転送される。In such a device, an entire frame of charge accumulated under the sensor array is rapidly transferred from under the sensor array to under the shift register.
次に電荷はシフトレジスター下を転送されて読み出され
、一方センサ・アレイ下には次のフレームとしての電荷
が蓄積される。The charge is then transferred under the shift register and read out while the charge for the next frame is stored under the sensor array.
この動作を繰り返す場合、シフトレジスターが伺らかの
方法でじゃ光されていれば、読み出し中のフォトン吸収
による解像度の劣化はなくなる。When repeating this operation, if the shift register is shielded from light in some way, there will be no degradation in resolution due to photon absorption during readout.
第1図は上述のようなセンサ・アレイとシフトレジスタ
ーを別々の電極アレイによって構成した従来の固体撮影
装置の一例である。FIG. 1 is an example of a conventional solid-state imaging device in which the sensor array and shift register as described above are constructed from separate electrode arrays.
同図にむいて1はチャンネルストッパーによって空間的
に区切られたn個の電位ウェルによって構成されるセン
サ・アレイを、2はセンサ・アレイからシフトレジスタ
ーへ信号電荷を転送するための転送ゲートを、3は2相
CCDによって構成されたシフトレジスターを、4はバ
イアスチャージ人力のための入力回路を、5は信号電荷
を読み出すための出力回路を示す。In the figure, 1 is a sensor array composed of n potential wells spatially separated by channel stoppers, 2 is a transfer gate for transferring signal charges from the sensor array to the shift register, Reference numeral 3 designates a shift register constituted by a two-phase CCD, 4 an input circuit for manual bias charging, and 5 an output circuit for reading signal charges.
また、Φ1 、Φ2はシフトレジスターを駆動するため
の、Φ、rは転送ゲートのクロックラインを示す。Further, Φ1 and Φ2 represent clock lines for driving the shift register, and Φ and r represent clock lines for the transfer gate.
このような装置では信号電荷の転送中或は蓄積中にセン
サ・アレイ以外の部分でのフォトンの吸収によって生じ
た電荷の信号電荷への混入による解像度の劣化を防ぐた
めには、センサ・アレイ以外の部分を何らかの方法でじ
ゃ光しなければならない。In such a device, in order to prevent deterioration of resolution due to the mixing of signal charges with charges generated by absorption of photons in parts other than the sensor array during transfer or accumulation of signal charges, it is necessary to Parts must be shaded in some way.
しや光の手段としては、パッケージを工夫してセンサ・
アレイ部のみに光を当てる方法あるいは例えばA1等の
不透明薄膜を用いて装置自体の受光部以外の部分を被覆
する等の方法が一般に行われている。As a means of illumination, sensors and
Generally, a method is used in which only the array portion is irradiated with light, or a method is used in which a portion of the device itself other than the light receiving portion is covered with an opaque thin film such as A1.
後者の方法すなわち装置自体を被覆することを考慮した
場合、この方法によって解像度の劣化を防止する効果を
得るためにはセンサ・アレイ以外の領域でのフォトンの
吸収によって生じた電荷がセンサ・アレイ或はシフトレ
ジスターのチャンネル領域に到達しなければよい。When considering the latter method, that is, covering the device itself, in order to obtain the effect of preventing resolution deterioration with this method, the charge generated by absorption of photons in areas other than the sensor array must be absorbed by the sensor array or the device itself. should not reach the channel area of the shift register.
従って、Al薄膜で被覆すべき範囲はセンサ・アレイ釦
よびシフトレジスターのチャンネル領域の周囲から少く
とも電荷の拡散長以上1で及ばなければならない。Therefore, the area to be covered with the Al thin film must extend from the periphery of the sensor array button and the channel region of the shift register by at least 1 or more than the charge diffusion length.
例えば蓄積媒体をシリコンSiとし、蓄積される電荷を
電子とする拡散長は100μ以上である。For example, when the storage medium is silicon Si and the accumulated charges are electrons, the diffusion length is 100 μ or more.
第1図に示したような従来の装置について上記の条件を
満足するような被覆を施すことを考慮すると、図中1の
センサ・アレイの上下方向すなわち2の転送ゲート並び
に3のシフトレジスターの上(図中斜線を引いた領域)
については比較的容易に被覆が行える。Considering applying a coating that satisfies the above conditions to the conventional device shown in FIG. (The shaded area in the diagram)
Coating can be done relatively easily.
一方、被覆の材料をAlのような配線と同一材料にして
製造プロセスを簡単にしたいという要請がある。On the other hand, there is a demand for simplifying the manufacturing process by using the same material as the wiring, such as Al, for the coating.
被覆と配線を同一材料で行う場合、図の左右間すなわち
1のセンサ・アレイの両端部から4の入力部むよび5の
出力部方向への被覆は(入出力部の配線との関係から)
1のセンサ・アレイの両端部と4,5の入出力部との間
隔を大きくとるか或は多層配線の層数を増加する等の方
法をとらない限り不可能である。When the covering and wiring are made of the same material, the covering between the left and right sides of the figure, that is, from both ends of the sensor array 1 to the input section 4 and the output section 5 is (from the relationship with the wiring of the input/output section)
This is not possible unless measures such as increasing the distance between both ends of the sensor array 1 and the input/output sections 4 and 5 or increasing the number of layers of multilayer wiring are taken.
例えば出力部はその一例として第3図に示す如き構造を
有している。For example, the output section has a structure as shown in FIG. 3 as an example.
即ち、上下2チャンネルのシフトレジスター1,2には
各々最終段の転送電極に隣接してタイミングゲート3゜
4とP−N接合5.リセットゲート6.7、リセットド
レイン8,9が設けられてかり、さらにP−N接合には
接合の電位変化を増巾する目的でMOS−Trloを接
続されている。That is, the upper and lower two channel shift registers 1 and 2 each have a timing gate 3.4 and a P-N junction 5.4 adjacent to the final stage transfer electrode. A reset gate 6.7 and reset drains 8, 9 are provided, and a MOS-Trlo is connected to the PN junction for the purpose of amplifying the potential change of the junction.
この出力部の動作は一一般に知られている様に、予めリ
セットドレインよりリセットゲートを介して電圧VRに
逆バイアスされたP−N接合に、シフトレジスターを転
送されてきた電荷がタイミングゲートを介1〜で流入し
た際に生ずるP−N接合の電位変化をMOS−Trによ
って増巾して読み取るものである。As is generally known, the operation of this output section is such that the charge transferred from the reset drain to the P-N junction, which is reverse biased to voltage VR through the reset gate, is transferred through the shift register through the timing gate. The change in potential of the P-N junction that occurs when the current flows in 1 to 1 is amplified by the MOS-Tr and read.
従って出力部の上下両シフトレジスターに対する構造的
な不均衡によって生ずる読取り誤差を防ぐためには出力
部の構造は上下シフトレジスターに対して対称になって
いることが望1しく特にP−N接合へのMOS−Trの
接続はP−N接合の中央に於て威されていることが必要
である。Therefore, in order to prevent reading errors caused by structural imbalance between the output section and the upper and lower shift registers, it is desirable that the structure of the output section be symmetrical with respect to the upper and lower shift registers. The MOS-Tr connection must be made at the center of the PN junction.
上述1〜た様な構造を有する出力部の各電極を例えばA
lの様な金属によって施される遮光膜と同時に配線した
場合出力部に最も近いセンサーアレイの右端を遮光する
のは極めて困難である。For example, each electrode of the output section having a structure as described in 1 to 1 above is
If wiring is done at the same time as a light shielding film made of a metal such as L, it is extremely difficult to shield the right end of the sensor array closest to the output section.
従って従来の固体撮像装置では第1図の斜線で示したよ
うにセンサ・アレイの上下方向のみに被覆がなされてい
た。Therefore, in conventional solid-state imaging devices, the sensor array is coated only in the upper and lower directions, as shown by diagonal lines in FIG.
従って従来の固体撮像装置にむいては1のセンサ・、ア
レイ並びに4,5の人出力部の近傍へのフォトン吸収に
よって生じた電荷ば1のセンサ・アレイの両端部に近い
感光素子の電位ウェル或は上下シフトレジスターの両端
部に近い電位ウェルに流入し信号電荷と混入するため、
センサ・プレイ両端部の解像度を著しく低下させる欠点
があった。Therefore, for a conventional solid-state imaging device, the potential wells of the photosensitive element near both ends of the sensor array 1 are generated due to photon absorption in the vicinity of the sensor array 1 and the human output parts 4 and 5. Or, because it flows into the potential wells near both ends of the upper and lower shift registers and mixes with the signal charges,
There was a drawback that the resolution at both ends of the sensor play was significantly reduced.
また、前述の方法によってセンサ・アレイの両端部への
被覆を施した場合、前者の方法では電極の抵抗、容量の
増加を招き、その上チップ面積を増大させ、後者の方法
では製造プロセスを複雑にするという不利があった。Furthermore, when coating both ends of the sensor array using the above method, the former method increases the resistance and capacitance of the electrodes, and also increases the chip area, while the latter method complicates the manufacturing process. There was a disadvantage of doing so.
本発明の目的はこれら従来の固体撮像装置の有していた
欠点を改良し、センサ・アレイ以外の領域でのフォトン
吸収で発生した電荷に起因する解像度の劣化のない固体
撮像装置を提供することにある。An object of the present invention is to improve the drawbacks of these conventional solid-state imaging devices and to provide a solid-state imaging device that does not suffer from deterioration in resolution due to charges generated by photon absorption in areas other than the sensor array. It is in.
本発明によれば固体撮像装置にむいて受光部として動作
する有効なセンサ・アレイの両端に少くとも1個以上の
光電変換素子並びに当該光電変換素子中に蓄積された電
荷を転送するための対応する転送ゲート、シフトレジス
ターを設け、かつ当該光電変換素子お−よび対向するシ
フトレジスターをしや光した構造を特徴とする固体撮像
装置が得られる。According to the present invention, at least one photoelectric conversion element is provided at both ends of an effective sensor array that operates as a light receiving part for a solid-state imaging device, and a measure for transferring the charges accumulated in the photoelectric conversion element is provided. A solid-state imaging device is obtained, which is characterized by a structure in which a transfer gate and a shift register are provided, and the photoelectric conversion element and the opposing shift register are illuminated.
以下本発明について図面を用いて説明する。The present invention will be explained below with reference to the drawings.
第2図は本発明を一実施例を示す固体撮像装置の構造模
式図である。FIG. 2 is a schematic structural diagram of a solid-state imaging device showing one embodiment of the present invention.
同図は前記第1図同様の構成図によって示されてち・す
6は1〜n番目の光電変換素子とその両端に位置する本
発明にかかわる光電変換素子イむよび口によって構成さ
れるセンサ・アレイを示し、7は転送ゲートを、8は光
電変換素子42口に対応する転送電極を含むシフトレジ
スターを示1〜.9は入力回路を、10は出力回路を示
す。This figure is shown by a configuration diagram similar to the above-mentioned FIG. - Indicates an array, 7 indicates a transfer gate, and 8 indicates a shift register including transfer electrodes corresponding to the 42 photoelectric conversion elements 1 to . 9 indicates an input circuit, and 10 indicates an output circuit.
図中斜線の部分はしや光用薄膜の被覆された領域を示す
。In the figure, the shaded area indicates the area covered with the light film.
図から明らかなように本発明にかかわる光電変換素子イ
、口は完全に被覆されている。As is clear from the figure, the opening of the photoelectric conversion element according to the present invention is completely covered.
本装置の基本的動作を説明すると、先ずセンサ・アレイ
6に適当な電圧を加えて半導体基板中に電位ウェルをつ
くる。To explain the basic operation of this device, first, an appropriate voltage is applied to the sensor array 6 to create a potential well in the semiconductor substrate.
この状態でセンサ・アレイ上に光学像を結像すると前記
電位ウェル中に尤の強さに比例した少数キャリアが蓄積
される(蓄積期間)。When an optical image is formed on the sensor array in this state, minority carriers are accumulated in the potential well in proportion to the potential strength (accumulation period).
次に7の転送ゲート並びに8のシフトレジスターの所定
の電極に所定の電圧を加えることにより、転送ゲート下
にチャンネルを形成すると同時にシフトレジスター下に
電位ウェルを形成する。Next, by applying a predetermined voltage to a predetermined electrode of the transfer gate 7 and the shift register 8, a channel is formed under the transfer gate and at the same time a potential well is formed under the shift register.
本発明の場合7には転送ゲート下にチャンネルが形成さ
れるような電位を与え、Φ2には大きな表面電位が形成
されるようなパルスをΦ1には小さな表面電位が与えら
れるようなパルスを印加する。In the case of the present invention, a potential is applied to 7 to form a channel under the transfer gate, a pulse is applied to Φ2 to form a large surface potential, and a pulse to Φ1 is applied to create a small surface potential. do.
次にセンサ・アレイ並びに転送ゲートの電圧を順次減少
し、センサ・アレイ中の電荷を全てシフトレジスター下
へ転送し、続いてシフトレジスターにクロックパルスを
印加して電荷を転送し10の出力部から信号電荷の読み
出しを行う。Next, the voltages of the sensor array and transfer gate are sequentially decreased to transfer all the charges in the sensor array to the bottom of the shift register, and then a clock pulse is applied to the shift register to transfer the charges from the output section of 10. Reads signal charges.
上記の動作に訃いて従来の装置では蓄積期間中に入出力
部近傍のセンサ・アレイ以外の部分に入射した光によっ
て生じた電荷が拡散によってセンサ・アレイの両端の光
電変換素子に流入しセンサ・アレイの両端部の分解能を
著しく低下させていたが、本発明によれば人出力部近傍
のセンサ・プレイ以外の領域への入射光によって発生し
た電荷はセンサ・アレイの両端部に位置し、しかも入射
光に対してしや光されている光電変換素子(第2図のイ
、口)の電位ウェル中に流入するのでセンサ・アレイを
構成するn固の光電変換素子に対しては何の影響をも与
えない。Due to the above operation, in conventional devices, during the accumulation period, charges generated by light incident on parts other than the sensor array near the input/output section are diffused and flow into the photoelectric conversion elements at both ends of the sensor array. However, according to the present invention, the charge generated by the incident light on the area other than the sensor play near the human output section is located at both ends of the sensor array, and Since the incident light flows into the potential well of the photoelectric conversion element (A, opening in Figure 2) that is illuminated by the incident light, it has no effect on the n-type photoelectric conversion elements that make up the sensor array. It doesn't even give.
これらの不透明膜で被覆された光電変換素子とシフトレ
ジスターの対を両端に2個以上設ければその効果はより
顕著になることは明らかである。It is clear that the effect will be more pronounced if two or more pairs of photoelectric conversion elements and shift registers coated with these opaque films are provided at both ends.
従って、従来の装置にみられたセンサ・アレイの両端部
での分解能の劣化の全くない固体撮像装置を得ることが
できる。Therefore, it is possible to obtain a solid-state imaging device without any deterioration in resolution at both ends of the sensor array as seen in conventional devices.
以上、本発明の説明にあたり、電荷結合素子を用いた固
体撮像装置の特定の材料構造駆動方法等について記載し
たが、本発明の主目的はセンサ・アレイ端部の構造にあ
り、上記の記載は何ら本発明を限定するものでないこと
は明らかである。In explaining the present invention, the specific material structure driving method of a solid-state imaging device using a charge-coupled device has been described above, but the main purpose of the present invention is the structure of the end portion of the sensor array, and the above description is It is clear that this is not intended to limit the invention in any way.
第1図は従来の電荷結合素子を用いた固体撮像装置の構
成図を示し、第2図は本発明の一実施例を示す構成模式
図である。
図に釦いて1,6はセンサ・アレイ、2,7ば転送ゲー
ト、3,8はシフトレジスター、4,9は入力回路、5
,10は出力回路を示す。
な釦図中イ、口は本発明にかかわる光電変換素子を示す
。
オた、Φ1 、Φ2はシフトレジスターのクロックライ
ンをΦ3は転送ゲートのクロックラインを示し、斜線を
施した部分は光シールドがなされていることを示してい
る。
第3図は電荷結合素子を用いた固体撮像装置の出力部の
一例の模式図を示し、図において12はシフトレジスタ
ー、3,4ばタイミングゲート、5はP−N接合、6,
7はリセットゲート、8゜9はリセットドレイン、10
はMOS−Trを示す。FIG. 1 shows a configuration diagram of a solid-state imaging device using a conventional charge-coupled device, and FIG. 2 is a schematic configuration diagram showing an embodiment of the present invention. In the figure, 1 and 6 are sensor arrays, 2 and 7 are transfer gates, 3 and 8 are shift registers, 4 and 9 are input circuits, and 5
, 10 indicates an output circuit. In the button diagram, ``A'' and ``Open'' indicate photoelectric conversion elements according to the present invention. Additionally, Φ1 and Φ2 represent the clock lines of the shift register, Φ3 represents the clock line of the transfer gate, and the shaded area indicates that a light shield is provided. FIG. 3 shows a schematic diagram of an example of an output section of a solid-state imaging device using a charge-coupled device. In the figure, 12 is a shift register, 3 and 4 are timing gates, 5 is a P-N junction, 6,
7 is the reset gate, 8°9 is the reset drain, 10
indicates a MOS-Tr.
Claims (1)
、電荷転送ゲート、シフトレジスター並びに電荷検出素
子とによって構成される固体撮像装置にむいて、光電変
換素子アレイを構成する有効な光電変換素子列の両端に
少くとも1個以上のダミーの光電変換素子と該光電変換
素子内の電荷を取り出すための該素子に対向するシフト
レジスターを配置し、かつ上記光電変換素子むよび対向
するシフトレジスターを不透明薄膜の被覆によって光か
らしゃ断するようにしたことを特徴とした固体撮影装置
。1. For a solid-state imaging device composed of a photoelectric conversion element array, a charge transfer gate, a shift register, and a charge detection element formed on the same semiconductor substrate, effective photoelectric conversion element rows constituting the photoelectric conversion element array are At least one dummy photoelectric conversion element and a shift register facing the element for taking out the charge in the photoelectric conversion element are arranged at both ends, and the photoelectric conversion element and the opposing shift register are covered with an opaque thin film. A solid-state imaging device characterized by being shielded from light by a covering.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50078922A JPS5827711B2 (en) | 1975-06-24 | 1975-06-24 | Kotai Satsuzou Sochi |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50078922A JPS5827711B2 (en) | 1975-06-24 | 1975-06-24 | Kotai Satsuzou Sochi |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS522321A JPS522321A (en) | 1977-01-10 |
JPS5827711B2 true JPS5827711B2 (en) | 1983-06-10 |
Family
ID=13675337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50078922A Expired JPS5827711B2 (en) | 1975-06-24 | 1975-06-24 | Kotai Satsuzou Sochi |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5827711B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59149886U (en) * | 1983-03-24 | 1984-10-06 | 新日本製鐵株式会社 | Crane-mounted CRT buffer device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS583629B2 (en) * | 1977-08-24 | 1983-01-22 | 富士通株式会社 | solid-state imaging device |
JPS5846068B2 (en) * | 1978-02-06 | 1983-10-14 | フエアチヤイルド・カメラ・エンド・インスツルメント・コ−ポレ−シヨン | charge-coupled device |
-
1975
- 1975-06-24 JP JP50078922A patent/JPS5827711B2/en not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59149886U (en) * | 1983-03-24 | 1984-10-06 | 新日本製鐵株式会社 | Crane-mounted CRT buffer device |
Also Published As
Publication number | Publication date |
---|---|
JPS522321A (en) | 1977-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60130274A (en) | solid-state imaging device | |
JPS58138187A (en) | Solid-state image sensor | |
JP3892112B2 (en) | Active pixel sensor with punch-through reset and crosstalk suppression | |
JP5134427B2 (en) | Solid-state imaging device | |
US4148051A (en) | Solid-state imaging device | |
JPH07226495A (en) | Ccd picture sensor with decreased crosstalk between photodiodes | |
JPH0414510B2 (en) | ||
JPS5827711B2 (en) | Kotai Satsuzou Sochi | |
JP2002151673A (en) | Solid-state image pickup element | |
Hynecek | Design and performance of a high-resolution image sensor for color TV applications | |
JPH0150156B2 (en) | ||
JPH05243546A (en) | Solid-state image sensing device | |
Miyatake et al. | An interline-transfer CCD imager with floating photodiodes | |
JPS61154373A (en) | Photoelectric converting device | |
JP4238398B2 (en) | Solid-state imaging device | |
JPH01303975A (en) | Solid-state image pickup device | |
JPH0437166A (en) | Solid-state image pickup device | |
JP2699895B2 (en) | Driving method of image sensor | |
JPS63294080A (en) | Solid-state image pickup device | |
JPS58142682A (en) | Solid-state image pickup element | |
JPH0322755B2 (en) | ||
JPS5870685A (en) | Solid-state image pickup device | |
JPS61263266A (en) | Solid state image sensor | |
JPS60244064A (en) | Solid-state image pickup device | |
Yamamura et al. | A 1/2-In. Ccd Imager With 510 X 492 Pixels |