JPS5824048B2 - 方向性パルス発信器 - Google Patents

Description

【発明の詳細な説明】 本発明は、監視すべき電圧が導かれる限界値超過検出回
路を備え、この限界値超過検出回路の出力端には可調整
の限界値を越えたとき第１の規定信号が生じ、限界値を
下回ったとき第２の規定信号が生じる方向性パルス発信
器に関するものである。

給電電圧が急変した場合や給電電圧の最初の投入の際に
は、例えば制御および調整技術におけるディジタルシー
ケンス回路は初期状態に調節されなければならない。

このことは一般に時間的に制限されたパルス、いわゆる
方向性パルスにより行われ、このパルスは電圧復帰の際
に初めに述べた通常の方向性パルス発信器により発生さ
れる。

この方向性パルス発信器に対しては、ディジタル回路の
給電電圧は入力信号である。

ディジタル回路の給電電圧は又方向性パルス発信器の給
電電圧であってもよい。

電圧急変の際には、電圧急変の持続時間がディジタル回
路の部分の順序上しい動作を阻害するときのみ方向性パ
ルスが与えられねばならない。

ディジタル回路の給電電圧が短時間急変する際、または
じよう乱の漏れ効果で方向性パルスが放出されることは
望ましくない。

何故ならば方向性パルスは例えば制御の経過を乱すから
である。

ディジタル回路の完全な機能がなお保証されるべき最大
急変持続時間は一つの定数であり、一般に与えられ保証
される。

さらに、限界値に達した後規定の持続時間の方向性パル
スを出すように努力が払われているが、これはディジタ
ル回路の最も遅い記憶装置をセットするために必要であ
る。

又、方向性パルスがもはや無くなったときに初めてディ
ジタル回路が動作し得るので、方向性パルスの持続時間
に関しても、ディジタル回路に正確に適合していること
が必要である。

この要求を満たすことは、通常の方向性パルス発信器に
おいては、ディジタル回路の供給電圧が同時に方向性パ
ルス発信器の供給電圧であるときに特に困難である。

通常の方向性パルス発信器の動作信頼性を高くするため
には、これらの方向性パルス発信器に別に作られた安定
な補助電圧が供給され、それは非常に費用を要すること
となる。

本発明は、別の補助電圧を必要としない、初めに述べた
種類の方向性パルス発信器を提供することを目的と゛す
るものである。

この目的は本発明によれば、給電部と、限界値超過検出
回路と、時間回路と、インバータ回路と、論理回路とを
備え、監視すべき電圧は前記給電部・において定電流源
と２つのコンデンサとの直列回路に加えられ、前記両コ
ンデンサにはそれぞれツェナダイオードが並列に接続さ
れ、前記限界値超過検出回路は演算増幅器を有し、この
演算増幅器のブツシュブツシュ入力端は前記監視すべき
電圧が加えられている可調整分圧器のタップと接続され
、演算増幅器のプッシュプル入力端は２つのコンデンサ
の接続点と接続され、演算増幅器のブツシュフッシュ入
力端とプッシュプル入力端との間には２つのダイオード
の直列回路が接続され、この直列回路の接続点はＲＣ回
路のタップに接続され、このＲＣ回路の抵抗は前記給電
部の定電流源とコンデンサとの接続点と接続されており
、演算増幅器の出力端は限界値超過検出回路の出力端を
形成し、前記時間回路は第２の演算増幅器と第３の演算
増幅器とを有し、第２の演算増幅器のブツシュブツシュ
入力端は前記限界値超過検出回路の出力端と接続され、
第２の演算増幅器のプッシュプル入力端は抵抗を介して
前記給電部の２つのコンデンサの接続点と接続されると
ともに別の抵抗を介して第２の演算増幅器の出力端と接
続され、第２の演算増幅器の出力端は抵抗を介してコン
デンサとともに積分器として回路接続された前記第３の
演算増幅器のプッシュプル入力端と接続され、第３の演
算増幅器のブツシュブツシュ入力端は前記給電部の２つ
のコンデンサの接続点と接続され、この第３の演算増幅
器の出力端は抵抗を介して第２の演算増幅器のブツシュ
ブツシュ入力端に接続され、第２の演算増幅器の出力端
は信号出力端として用いられ、前記インバータ回路の入
力端は前記時間回路の第２の演算増幅器の出力端と接続
され、前記論理回路は２つの論理素子と１つの記憶装置
とを有し、第１の論理素子の一方の入力端は前記インバ
ータ回路の出力端と、他方の入力端は前記限界値超過検
出回路の出力端とそれぞれ接続され、第２の論理素子の
一方の入力端は前記時間回路の第２の演算増幅器の出力
端と、他方の入力端は前記限界値超過検出回路の出力端
とそれぞれ接続され、第１の論理素子の出力端には、前
記限界値超過検出回路の出力信号Ｕ１５と前記インバー
タ回路の出力信号Ｕ４０とより に従う信号Ｕ４５を生じ、第２の論理素子の出力端には
、前記超過検出回路の出力信号Ｕ１５と前記時間回路の
第２の演算増幅器の出力信号Ｕ３．とよりに従う信号Ｕ
４６を生じ、第１の論理素子の出力端は前記記憶装置の
セット入力端と接続され、第２１の論理素子の出力端は
前記記憶装置のリセット入力端と接続され、前記記憶装
置の出力端は方向性パルス発信器の出力端を形成するこ
とにより達成される。

定電流源として抵抗を用いることができ、又定電流源と
ツェナダイオードとの直列回路には減結合ダイオードを
前置し、電圧急変時のコンデンサの放電を回避すること
ができる。

本発明による方向性パルス発信器においては、給電部に
おいて、監視すべき電圧からそれと無関係な安定化され
た内部給電電圧が発生される。

ＲＣ回路が構成する信号遅延フィルタ装置により、内部
給電電圧が充分に大きいときのみ、限界値超過検出回路
は監視すべき電圧についての情報を得ることが保証され
る。

上述の回路機構は内部給電電圧に関係のないフィルタ作
用を持ち、内部給電電圧が存在しないか、または方向性
パルス発信器の確実な作用に対して低過ぎるときだけ限
界値超過検出回路に対する入力信号を遅延させる。

従って別の補助電圧が不要となる。

電圧急変の前、間および後における方向性パルスの経過
に対する一定の時間値と動作感度とを保つために、限界
値超過検出回路の出力端に第２の演算増幅器のブツシュ
ブツシュ入力端を後置し、この演算増幅器の出力端が抵
抗を介して、コンデンサと共に積分器として回路接続さ
れた第３の演算増幅器のブツシュグル入力端と接続され
、第３の演算増幅器の出力端が抵抗を介して第２の演算
増幅器のブツシュブツシュ入力端に戻され、その際第２
の演算増幅器の出力端が信号出力端としての役目をする
ようにすれば有利である。

第２の演算増幅器の第１の出力端が第３の演算増幅器の
プッシュプル入力端と接続されるのに用いられる抵抗に
は、抵抗と減結合ダイオードとの直列回路が並列に接続
されうる。

限界値超過検出回路の信号と上述の時間回路の信号とを
評価するために論理回路を設け、その論理回路において
は、信号Ｕ、５が生じる限界値超過検出回路の出力端と
、信号Ｕ３．が生じる第２の演算増幅器の出力端とが直
接に、かつ信号Ｕ４ｏが生じるインバータ回路を介して
２つの論理素子の人力と接続すると有利であり、この際
第１の論理素子の出力端には によろ信号Ｕ４５が生じ、第２の論理素子の出力端には による信号Ｕ４６が生じ、第１の論理素子の出力端は記
憶装置のセット入力端と、第２の論理素子の出力端は記
憶装置のリセット入力端と接続され、記憶装置の出力端
は方向性パルス発信器の出力端である。

以下回向により本発明の実施例について説明する。

第１図は本発明による方向性パルス発信器の接続図を示
している。

給電部２０入力端子１は監視すべき電圧Ｕ１ が加わる
。

入力端子１は定電流源３と、２つのコンデンサ４および
５の直列回路とにより橋絡され、各コンデンサ４および
５にはそれぞれツェナダイオード６および７が並列に接
続されている。

この実施例においては定電流源３として抵抗が配置され
ている。

電力損失を低くしたい場合には他の定電流源を使用する
ことが望ましい。

定電流源３と、ツェナーダイオード６および７とにより
２つの安定な内部給電電圧Ｕ９およびＵｌｏが発生され
、これらの電圧は抵抗３とコンデンサ４との間の接続点
９と、２つのコンデンサ４および５０間の接続点１０と
から取出すことができ、この場合２つのツェナーダイオ
ード６および７にかかる電圧はほぼ同じ大きさである。

電圧Ｕ９およびＵｌｏは演算増幅器および方向性パルス
発信器の論理素子に対する給電電圧および比較電圧であ
る。

２つのコンデンサ４および５により、外部電圧が短時間
欠落しても内部給電電圧Ｕ９およびＵｌｏは保持される
。

監視すべき電圧が短時間欠落した場合、端子１を介して
外部回路の低抵抗部分に向ってコンデンサが放電するの
を防止するために、この実施例においては抵抗３とコン
デンサ４および５との直列回路に減結合ダイオード８が
直列に接続されている。

給電部２には限界値超過検出回路１１が後置され、この
限界値超過検出回路においては端子１にかかる電圧Ｕ１
が分圧器１２に導かれる。

この実施例では分圧器はポテンショメータとして構成さ
れる。

ポテンショメータ１２のタップ１２ａは抵抗１３を介し
て演算増幅器１４の非反転入力端ないしブツシュブツシ
ュ入力端１４ａに接続され、演算増幅器の反転入力端な
いしプッシュプル入力端１４ｂは電圧Ｕ１ｏが現われる
タップ１０に接続されている。

演算増幅器１４の出力端には抵抗１５が後置され、また
この出力端は正帰還のための抵抗１６を介してブツシュ
ブツシュ入力端１４ａに接続されている。

分圧器１２と抵抗１３とを介して演算増幅器１４のブツ
シュブツシュ入力端１４ａには監視すべき電圧の実際値
に比例する電圧が導かれる。

この電圧が比較電圧Ｕ１ｏより大きいかまたは小さいか
に従って、増幅器１４の出力端は完全に坦ｌまたは完全
に負（８）電位を持つ。

比例常数は分圧比に相当する。

これに従って分圧器１２により限界値が設定される。

抵抗１６による正帰還および抵抗１３を介しての減結合
により演算増幅器１４は跳躍動作およびヒステリシス動
作をする。

これまでに記述された構成においては、限界値超過検出
回路１１はそれに課された要求を完全には満さず、また
確実に動作しない恐れがある。

すなわち、同時に監視すべき電圧でもある給電電圧を最
初または比較的長い電圧急変（または停電）の後に端子
１に加えると、電圧上昇の時間的経過に関係して、回路
素子を働らかせる内部給電が給電部２の直列回路を介し
てビルドアップされ、回路が完全に機能を発揮するよう
になるまでに幾分の時間がかかる。

分圧器１２を介して限界値超過検出回路に導かれる入力
電圧が、限界値超過検出回路がその機能を発揮するより
早（所定の限界値を超えることは十分あり得ることであ
る。

そこで重要な情報、すなわち入力電圧が以前に限界値よ
り小さうりたという情報が失われるようになる。

しかしながらこの情報からのみ方向性パルスが導出され
る。

従ってこれまでに述べた回路はこの場合に対してまだ機
能を得ていない。

しかしながら上述の仮定の下では方向性パルス発信器の
給電電圧は入力電圧より以前には生じ得ない。

従って限界値超過検出回路１１の演算増幅器１４は、入
力電圧が限界値を超えたという情報を、端子９および１
０における内部給電電圧が充分な値に達したときに始め
て遅れて得るように配慮されねばならない。

そのような信号遅延は信号を遅延させる簡単なフィルタ
装置、例えば低域フィルタによって可能である。

しかしながらそのようなフィルタ装置によれば、信号波
形を変えられ、ここでは例えば低域フィルタの周波数特
性が考慮される。

従って限界値超過検出回路はそのようなフィルタ装置を
使用する場合実際値信号としてその入力電圧の変造され
た像を得る。

従って少なくとも短時間の電圧急変は誤って評価される
。

本発明による方向性パルス発信器においては、フィルタ
１７として１つの回路機構が設けられ、この回路機構に
おいては、抵抗１８とコンデンサ１９とがＲＣ素子とし
て接続点９と端子１との間に接続され、端子１には零電
位が接続されている。

ＲＣ素子のタップ２０はダイオード２１を介してプッシ
ュプル入力端１４ｂと、電圧Ｕ１ｏが生ずる接続点１０
とに接続されている。

別のダイオード２２を介してタップ２０も演算増幅器１
４のブツシュブツシュ入力端１４ａとも接続され、両ダ
イオード２１と２２とは同極性である。

コンデンサ１９は定常給電電圧Ｕ９ においては比較電
圧Ｕ１゜よりダイオード２１の閾値だげ高い電圧に充電
されている。

コンデンサ１９の電位は従って比較電圧Ｕ１ｏより高い
。

端子１に加わる入力電圧が短時間急変すれば、電圧Ｕ９
およびＵｌｏは著しくは変らず、従ってコンデンサ１
９の電荷も変らない。

端子１における回復しつつある入力信号は電荷変化を起
さず、従って遅延されない。

端子１における入力電圧Ｕ１ が長い時間欠除したま
までいると、電圧Ｕｇ ｔ ＴＪｌｏは低下し、コン
デンサ１９は電圧Ｕｌｏが低下する割合で放電する。

入力電圧が回復すると、放電されたコンデンサ１９はダ
イオード２２を介して演算増幅器１４のブツシュブツシ
ュ入力端１４ａの電位を少しの間、演算増幅器１４のプ
ッシュプル入力端１４ｂにかかる比較電圧Ｕ１ｏより低
（する。

従ってコンデンサ電圧はコンデンサ１９の充電中入力電
圧および従って給電電圧より時間的に遅れる。

このために給電電圧は入力信号印加より早くビルドアッ
プされる。

従ってフィルタ１７は内部給電電圧Ｕｔｏに関係するフ
ィルタ作用を持つ。

内部給電電圧ないし比較電圧Ｕ１ｏが存在しないか、ま
たは方向性パルス発信器の確実な機能に対して低過ぎる
ときだけ、フィルタ１７の遅延特性が有効となる。

しかしながら、そのときは信号の不良化も余り重要でな
い。

何故ならば比較的長い電圧欠落の場合、すなわち予め与
えられた時間ＴＮより長い間限界値を下回るときには、
既に述べたように、方向性パルスを常に必要とするから
である。

内部給電電圧の支持は時間ＴＮに合わされ、この時間に
対して設計される。

時間ＴＮより短時間の電圧急変に対しては回路機構は結
合されないままでいる。

従って急速で且つ誤りのない評価と方向性パルス発信と
が与えられる。

限界値超過検出回路１１においては、出力抵抗１５の後
にトランジスタ２３が接続され、このトランジスタのベ
ースは一方では抵抗２４を介して零電位にある端子１と
、他方では抵抗２５を介して端子２６と接続されている
。

このトランジスタ回路により方向性パルスは検査される
。

何故ならば端子２６に信号″″Ｈ″を加えることにより
電圧中断が模擬され得るからである。

限界値超過検出回路１１の出力抵抗１５の後には時間回
路２７が接続され、この時間回路により、限界値超過検
出回路１１の出力端に生じるパルスのその持続時間と、
方向性パルスが発生されない電圧急変の持続時間ＴＮと
に関する上述の要求についての処理が容易に満たされる
。

本発明による方向性パルス発信器において使用される時
間回路２７は始動発信器回路として知られている。

限界値超過検出回路１１の出力抵抗１５は抵抗２８を介
して第２の演算増幅器２９のブツシュブツシュ入力端２
９ａと接続されている。

演算増幅器２９の出力端には抵抗３１を介して第３の演
算増幅器３２のプッシュプル入力端３２ａが後に接続さ
れているが、この第３の増幅器はコンデンサ３３と共に
積分器として回路接続されている。

さらに抵抗３４を介して演算増幅器３２の出力端は演算
増幅器２９のブツシュブツシュ入力端２９ａに接続され
ている。

抵抗３１にはさらに抵抗３５とダイオード３６との直列
回路が並列に接続されている。

プッシュプル入力端２９ｂは抵抗３７を介して接続点１
０に、また抵抗３８を介してその出力端に接続されてい
る。

抵抗３７および３８により演算増幅器２９の増幅度は、
始動発信器回路の発振が阻止されるように合わせられる
。

演算増幅器３２のブツシュブツシュ入力端３２ｂも同様
に接続点１０と接続され、従って電圧Ｕ１ｏの作用を受
ける。

上述の回路は始動発信器回路として知られているが、そ
のような始動発信器においては演算増幅器３２の出力信
号はもちろんさらに処理される。

第１図による時間回路においては、これに反して演算増
幅器２９の出力信号Ｕ３９は導線３９を介して導出され
る。

時間回路２７の作用を説明するために、限界値超過検出
回路１１の出力端において低電位（１“Ｌ”）から高電
位（”Ｈ”）に切換えられるものとし、このことは設定
された限界値に到達したことに相当する。

従って演算増幅器２９は正に制御される。

そのときその出力電位は接続点１０における電位より高
い。

コンデンサ３３および抵抗３１と共に積分器として接続
されている演算増幅器３２は、Ｕｌｏに関し、同様にＵ
ｌｏによる抵抗３１の電圧の時間積分に比例する出力電
圧を持っている。

従って与えられた仮定においては、演算増幅器３２０入
力電圧は正であって一定である。

その出力電圧は積分のために時間に比例して負の値に向
って変化する。

従って演算増幅器２９のブツシュブツシュ入力端２９ａ
における電位も低下し、それはプッシュプル入力端２９
ｂにおける電位に等しくなる迄、そして抵抗３８と３７
との比は大きいから接続点における基準電位Ｕ１ｏに等
しくなる迄続く。

この時点において、演算増幅器２９の出力端における電
位は高い値から接続点１０における電位値まで降下し、
演算増幅器３２の入力端電圧は零となり、積分器として
接続された演算増幅器３２の出力電位は一定のままであ
る。

従って安定した平衡状態が得られる。

限界値超過検出回路１１の出力端における正の信号変化
から、導線３９における信号が示す安定状態に達するま
での継続時間は方向性パルスの持続時間ＴＨに相当する
。

出力端３９に現われる信号Ｕ３９は持続時間ＴＨＯ間は
接続点１０における電位に対して正である。

上述の過程は、限界値超過検出回路１１の出力抵抗１５
における信号Ｕ１５が負に変化するとき、すなわち設定
された限界値を下回ったときには、反対の経過をたどる
。

この場合に、信号Ｕ３９は持続時間ＴＮ、すなわち電圧
急変がなお方向性パルスを発生することを許さない期間
に亘ってＵ、ｏに関して負となる。

時間ＴＮは時間ＴＨより短かい。

何故ならば、積分器の負の入力端において抵抗３１に抵
抗３５が並列接続されているために積分過程がより早（
経過するからである。

出力導線３９にはインバータ回路４０が後置され、その
出力端には信号Ｕ３９に対し反転している信号Ｕ４ｏが
現われる。

インバータ回路４０はこの実施例においては第４の演算
増幅器４１で構成されているがこれは抵抗４２および４
３と共に反転増幅器として接続されている。

限界値超過検出回路１１の出力端における信号Ｕ１５、
時間回路２γの出力端における信号Ｕ３９およびインバ
ータ回路４０の出力端における信号Ｕ４ｏは論理回路４
４に導かれる。

論理回路４４はこの実施例においては、２つの否定入力
端４５ａおよび４５ｂを有する第１のアンドゲート４５
と、２つの入力端４５ａおよび４６ｂを有する第２のア
ンドゲート４６とで構成され、その内入力端４６ａは否
定のものである。

ディジタル論理素子４５の出力端は記憶装置４７０セツ
ト入力端４７ａと、ディジタル論理素子４６の出力端は
記憶装置４７のリセット入力端または消去入力端４７ｂ
と接続されている。

記憶装置４７の出力端４７ｃには、方向性パルスＵ４□
。

が現われ、このパルスは冒頭で述べたすべての要求に対
応する。

ディジタル論理素子４５の否定入力端４５ａは限界値超
過検出回路の出力抵抗１５と、第２の否定入力端４５ｂ
はインバータ回路４０の出力端と接続されている。

ディジタル論理素子４６の否定入力端には時間回路２７
の出力導線３９が接続され、非否定入力端４６ｂには限
界値超過検出回路の出力抵抗１５が接続されている。

ディジタル論理素子４５により、 の関係に従って記憶装置の入力端４７ａにおいて信号を
得、またディジタル論理素子４６により、の関係に従っ
て記憶装置４７の消去入力端４７ｂにおいて信号を得る
。

信号Ｕ１５ 、Ｕ３ｇおよびＵ４ｏは論理回路４４に対
して、電位が接続点１０（接続点９における電位にほぼ
等しい）より大きければ論理信号ＩＩ ＨＩＩであり、
また電位が接続点１０における電位が等しいかまたは小
さければ、論理信号１“Ｌ ”である。

従９て信号Ｕ１５．Ｕ３９．Ｕ４０およびＵ４７Ｃの状
態には次の意味が対応する。

分圧器１２において設定されている限界値Ｕ１□を下回
るとＵ１５は°Ｉ Ｌ ＩＩであり、限界値Ｕ１２に達
するかまたは超過すればＵ１５はＩＩ ＨＩＩである。

信号Ｕ３９がＩＩ Ｌ １１であれば、限界値Ｕ１２を
超過してから時間ＴＨ以上経過していることであり、ま
たＵ４ｏがＩＩ Ｌ ＩＩであるときには限界値Ｕ１２
を下回ってから時間ＴＮ以上経過していることである。

Ｕ４０がＩＩ ＨＩＩであれば、限界値Ｕ１２を下回っ
てから時間ＴＮより短かい時間が経過している。

最後にＵ４□。が“ＨＩ＋であれば方向性パルスが発信
され、Ｕ４．。

が１“Ｌ ＩＩであれば、方向性パルスは生じない。

ディジタル論理素子４５における信号Ｕ４．は、Ｕｌ、
もＵ４ｏもＩＩ Ｌ ＩＩであるとき、すなわち時間Ｔ
Ｎより長い時間に亘って限界値Ｕ１２が下回っていると
きに上述の関係に相応してＩＩ ＨＩＩとなる。

この信号により記憶装置がセットされ、出力信号Ｕ４□
。

は°′Ｈ゛°であり、すなわち方向性パルスが発信され
る。

上述の条件Ｕ４５がその後も満足されているか否かに関
係なく、上述の条件に相応してディジタル論理素子４６
の出力信号Ｕ４６がＩＩ Ｈ“となる迄Ｕ４□。

は°゛Ｈ°°のままであり、これはＵ１５に対しては等
しく ＩＩ ＨＩＩが、またＵ３９に対しては等しく“
Ｌ ＩＩが与えられる。

このことは、限界値Ｕ１２に達したか、または下回り、
この状態が時間ＴＨより長く継続したときに起こる。

記憶装置４７はそのとき消去され、Ｕ４□は°ｌ Ｌ
ｌｏとなり、すなわち方向性パルスは消える。

これらの信号状態は第２図に示され、図においては端子
１における電圧Ｕ１、電圧Ｕ９． Ｕｌｏ。

Ｕ、２、コンデンサ電圧Ｕ１９および信号Ｕ１５７ Ｕ
３ｇ ｔＵ４５．Ｕ４６およびＵ４７ｏが時間ｔについ
て示されている。

図には更に破線により電圧値Ｕ９＋Ｕ２１が付加され、
ここでＵ２□はダイオード２１の閾値電圧であり、接続
点９における電位変化Ｐ９が破線で示されている。

以上を要するに本発明による方向性パルス発信器によれ
ば上述の要求が満たされるものである。

本発明による方向性パルス発信器の出力信号は、入力信
号Ｕ１ が予め定められた時間ＴＮより長（所定の限界
値を下回ったときにのみ“′Ｈ“となる。

方向性パルス、すなわち状態“′Ｈ゛は、限界値より下
回ったままでいる限り保持され、限界値に達するかまた
はこれを超過した時点からさらに定められた時間ＴＨに
亘って方向性パルスは状態“１Ｈ“１のままであり、そ
れから限界値超過検出回路の次の変化までＩＩ Ｌ Ｉ
Ｉとなる。

この振舞は、方向性パルス発信器の給電電圧が入力信号
Ｕ１ に一致することによっては変えられない。

もちろんかなり長い電圧欠落中は持続するＩＩ ＨＩＩ
（出力端４７ｃにおける信号）は保持され得ない。

しかしながらフィルタ１γにより電圧復帰の際の電圧上
昇の時間的経過に関係なく出力信号Ｕ４□。

は再びパＨ°“となり、限界値に達した後時間ＴＨに亘
って状態ＩＩ ＨＩＩのままでいることを保証される。

さらに継続時間がＴＮより短かい電圧急変の際の出力信
号Ｕ４７ｏは状態°゛Ｌ゛のままである。

電圧急変の系列が時間の和ＴＮ十ＴＨに相当するより短
かい時間間隔を持つ場合には、時間を定める成分の積分
効果に基いて、幾つかの電圧下降の後、また各電圧急変
がＴＮより短かい場合にも、出力信号Ｕ４．。

はＩＩ ＨＩＩとなるであろう。しかしこのことは不利
ではない。

何故ならば給電電圧Ｕ９ の平均値は相応して小さくな
り、従って確実な運転はもはや保証されないからである
。

【図面の簡単な説明】

第１図は本発明実施例の接続図、第２図は本発明の詳細
な説明するための各信号の時間的変化を示す線図である
。 １・・・・・・入力端子、２・・・・・・給電部、計・
・・・・定電流源、４，５・・・・・・コンデンサ、６
，７・・・・・・ツェナダイオード、８・・・・・・減
結合ダイオード、９，１０・・・・・・接続点、１１・
・・・・・限界値超過検出回路、１２・・・・・・分圧
器、１２ａ・・・・・・分圧器のタップ、１３・・・・
・・抵抗、１４・・・・・・第１の演算増幅器、１４ａ
・・・・・・ブツシュブツシュ入力端、１４ｂ・・・・
・・プッシュプル入力端、１６・・・・・・抵抗、１７
・・・・・フィルタ、１８゜１９・・・・・・ＲＣ素子
、２１，２２・・・・・・ダイオード、２９・・・・・
・第２の演算増幅器、２９ａ・・・・・・ブツシュブツ
シュ入力端、３１・・・・・・抵抗、３２・・・・・・
第３の演算増幅器、３２ａ・・・・・・プッシュプル入
力端、３３・・・・・・コンデンサ、３４，３５・・・
・・・抵抗、３６・・・・・・減結合ダイオード、４０
・・・・・・インバータ回路、４４・・・・・・論理回
路、４５，４６・・・・・・論理素子、４７・・・・・
・記憶装置、４７ａ・・・・・・セット入力端、４７ｂ
・・・・・・リセット入力端、４７ｃ・・・・・・出力
端。

Claims (1)

1. 【特許請求の範囲】 １ 給電部と、限界値超過検出回路と、時間回路と、イ
   ンバータ回路と、論理回路とを備え、監視すべき電圧は
   前記給電部において定電流源と２つのコンデンサとの直
   列回路に加えられ、前記両コンデンサにはそれぞれツェ
   ナダイオードが並列に接続され、前記限界値超過検出回
   路は演算増幅器を有し、この演算増幅器のブツシュブツ
   シュ入力端は前記監視すべき電圧が加えられている可調
   整分圧器のタップと接続され、演算増幅器のプッシュプ
   ル入力端は２つのコンデンサの接続点と接続され、演算
   増幅器のブツシュブツシュ入力端とプッシュプル入力端
   との間には２つのダイオードの直列回路が接続され、こ
   の直列回路の接続点はＲＣ回路のタップに接続され、こ
   のＲＣ回路の抵抗は前記給電部の定電流源と７７１７丈
   との接続点と接続されており、演算増幅器の出力端は限
   界値超過検出回路の出力端を形成し、前記時間回路は第
   ２の演算増幅器と第３の演算増幅器とを有し、第２の演
   算増幅器のブツシュブツシュ入力端は前記限界値超過検
   出回路の出力端と接続され、第２の演算増幅器のプッシ
   ュプル入力端は抵抗を介して前記給電部の２つのコンデ
   ンサの接続点と接続されるとともに別の抵抗を介して第
   ２の演算増幅器の出力端と接続され、第２の演算増幅器
   の出力端は抵抗を介してコンデンサとともに積分器とし
   て回路接続された前記第３の演算増幅器のプッシュプル
   入力端と接続され、第３の演算増幅器のプッシュプル入
   力端は前記給電部の２つのコンデンサの接続点と接続さ
   れ、この第３の演算増幅器の出力端は抵抗を介して第２
   の演算増幅器のブツシュブツシュ入力端に接続され、第
   ２の演算増幅器の出力端は信号出力端として用いられ、
   前記インバータ回路の入力端は前記時間回路の第２の演
   算増幅器の出力端と接続され、前記論理回路は２つの論
   理素子と１つの記憶装置とを有し、第１の論理素子の一
   方の入力端は前記インバータ回路の出力端と、他方の入
   力端は前記限界値超過検出回路の出力端とそれぞれ接続
   され、第２の論理素子の一方の入力端は前記時間回路の
   第２の演算増幅器の出力端と、他方の入力端は前記限界
   値超過検出回路の出力端とそれぞれ接続され、第１の論
   理素子の出力端には前記限界値超過検出回路の出力信号
   Ｕ１５と前記インバータ回路の出力信号Ｕ４ｏとより に従う信号Ｕ４５を生じ、第２の論理素子の出力端には
   、前記超過検出回路の出力信号Ｕ１５と前記時間回路の
   第２の演算増幅器の出力信号Ｕ３９とよりに従う信号Ｕ
   ４６を生じ、第１の論理素子の出力端は前記記憶装置の
   セット入力端と接続され、第２の論理素子の出力端は前
   記記憶装置のリセット入力端と接続され、前記記憶装置
   の出力端は方向性パルス発信器の出力端を形成すること
   を特徴とする方向性パルス発信器。