JPS58223906A - Amplifier circuit - Google Patents

Amplifier circuit

Info

Publication number
JPS58223906A
JPS58223906A JP10822282A JP10822282A JPS58223906A JP S58223906 A JPS58223906 A JP S58223906A JP 10822282 A JP10822282 A JP 10822282A JP 10822282 A JP10822282 A JP 10822282A JP S58223906 A JPS58223906 A JP S58223906A
Authority
JP
Japan
Prior art keywords
emitter
amplifier
terminal
transistor
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10822282A
Other languages
Japanese (ja)
Inventor
Akihiro Takeuchi
明弘 竹内
Masao Tomita
富田 雅夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10822282A priority Critical patent/JPS58223906A/en
Publication of JPS58223906A publication Critical patent/JPS58223906A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve highly the gain without the limit of band, by connecting an input terminal of an inversion amplifier to a collector of a ground-emitter transistor (TR) and coupling input and output terminals of the inversion amplifier with a feedback resistor for forming the collector as an imaginary zero point. CONSTITUTION:An input terminal 12 of the inversion amplifier 11 is connected to the collector 13 of the ground-emitter TR10, and the feedback resistor 15 is couplled between the input and output terminals 14 and 12 of the inversion amplifier 11 to apply negative feedback to the input of the inversion amplifier 11. Further, the base of the TR11 is taken as a signal input terminal 8 of the amplifier circuit and the output terminal 11 of the inversion amplifier 11 is taken as an output terminal 9 of the amplifier circuit.

Description

【発明の詳細な説明】 本発明は増幅回路の中でも、待に工jツタ接地型のもの
に関し、その目的は利得を高く取っても帯域が制限され
ないものを提供することにある。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an amplifier circuit of the vine grounding type among amplifier circuits, and an object of the present invention is to provide an amplifier circuit in which the band is not limited even when the gain is set high.

従来、リニアICにおいては、広帯域化を図るために数
多くの手法が提案されており、バイポーラトランジスタ
においてエミッタ端子を電流帰還をかけずに直接に接地
したところのエミッタ接地増幅器の広帯域化については
、コレクタ側にベース接地増幅器を縦続接続して成るカ
スケード増幅回路が有つであることが知られている。と
ころで、カスケード増幅回路の遮断周波数fCは、を記
エミッタ接地増幅器の遮断周波数をfαl、上記ベース
接地増幅器のコレクタ側遮断周波数をfa2とした時に
、このうちの何れか低い方に支配され、通常は、fa1
’ f−a2の関係にある。−万集積回路においてコレ
クタ側遮断周波数チ。2は次のもので決定される。すな
わち、コレクタ側負荷抵抗を几L1 コレクターヘース
間容崖を(!ob、コレクターサブストレート間容屋を
(3S、次段入力容量を山とすると、f、12 = 1
/2yrRt、 @ (Cob + Os + Oi 
)と表わせる。個別部品で構成する場合よりもC8が比
較的大きくて、 f工2= 1/2π凡L−0!1 と表わせる。−万、RLは利得を大きくする場合には太
き(する必要、がゐり、結果的に:Fal ) fa2
となることがある。すなわち、カスケード型増幅回路に
おいても、利得を^く得ようとすれば帯域幅に制限を受
けて、エミッタ接池遇断周波数f。lよりも低い帯域し
か取れない欠点がある。これらのことを第1図に承づい
て更に詳細に説明する。第1図は従来のカスケード増幅
回路で、(1) +2)はそれぞれ入出力端子、(3)
はエミッタ接地トランジスタ、(4)はベース接地トラ
ンジスタ、(5)は負荷抵抗RLで4、″・”1″タ接
地トラ′’) X 3t (°)″′亀比圧利得・この
コレクタ端子(6)がベース接地トランジスタ(4)の
エミッタ端子(7)に接続されているため、小さく−i
、 o  程度で帯域が広く、遮断周波数fa1は十分
に尚くなる。ところで、ベース接地トランジスタ(4)
の遮断周波数f(12は負荷抵抗Rr、とそのまわりの
容量CLによって決まり、集積回路の内部の場合、OL
はコレクタ端子とサブストレート間の容量を含むため大
きく、また、大きな利得を得ようとするために負荷抵抗
RLを大きく選定すると時定数が大きくなり、f(12
は、falを下まわるため、増幅回路全体の遮断周波数
チ。は、1−(X2によ−〕で決定されてしまう。この
場合、エミッタ接地トランジスタ(3)の相互コンダク
タンスをgH+とすると、利得Gvはほば、 (Jv = gmRb と表わすことができ、遮断周波数f。は、#c = 1
/2π0LRL となって、エミッタ接地トランジスタ(3)の遮断周波
数チ。1より帯域の狭い増幅回路となるものである。
Conventionally, many methods have been proposed to widen the bandwidth of linear ICs.In order to widen the bandwidth of common emitter amplifiers, where the emitter terminal of a bipolar transistor is directly grounded without applying current feedback, the collector It is known that there are cascade amplifier circuits in which base-grounded amplifiers are cascaded on one side. By the way, the cutoff frequency fC of the cascade amplifier circuit is dominated by whichever is lower, where fαl is the cutoff frequency of the common emitter amplifier and fa2 is the collector side cutoff frequency of the common base amplifier, and is usually ,fa1
' There is a relationship of f-a2. - Collector side cutoff frequency chi in 10,000 integrated circuits. 2 is determined by the following: In other words, if the collector side load resistance is L1, the collector height slope is (!ob, the collector substrate slope is (3S), and the next stage input capacitance is the mountain, then f, 12 = 1
/2yrRt, @ (Cob + Os + Oi
) can be expressed as C8 is relatively larger than when constructed from individual parts, and can be expressed as f = 1/2π approximately L-0!1. - 10,000, RL is thick when increasing the gain (necessary, wide, result: Fal) fa2
It may become. That is, even in a cascade type amplifier circuit, if a high gain is to be obtained, the bandwidth is limited and the emitter connection frequency f. It has the disadvantage that it can only obtain a band lower than l. These matters will be explained in more detail with reference to FIG. Figure 1 shows a conventional cascade amplifier circuit, where (1) +2) are input and output terminals, and (3)
is a common emitter transistor, (4) is a common base transistor, and (5) is a load resistor RL. 6) is connected to the emitter terminal (7) of the common base transistor (4), so the -i
, o, the band is wide and the cutoff frequency fa1 is sufficiently low. By the way, common base transistor (4)
The cutoff frequency f (12 is determined by the load resistance Rr and the capacitance CL around it, and in the case of the inside of an integrated circuit, OL
is large because it includes the capacitance between the collector terminal and the substrate, and if the load resistance RL is selected to be large in order to obtain a large gain, the time constant becomes large, and f(12
is less than fal, so the cutoff frequency of the entire amplifier circuit. is determined by 1- (by Frequency f. is #c = 1
/2π0LRL, which is the cutoff frequency of the common emitter transistor (3). This is an amplifier circuit with a narrower band than that of 1.

本発明は、エミッタ接地トランジスタのコレクタ端子に
反転増幅器の入力端子を接続し、この反   ′転増幅
器の入出力端子間を帰還抵抗を用いて結合し、前記エミ
ッタ接地トランジスタのペースfllAi子に信号を入
力して前記反転増幅器の出力端子から信号を取り出すこ
とを特徴とし、エミッタ接地トランジスタのコレクタ端
子を仮想零点となるため、利得をa < ty、つても
従来のカスケード型増幅器のように帯域制限されない効
果が得られる。
The present invention connects the input terminal of an inverting amplifier to the collector terminal of the common emitter transistor, connects the input and output terminals of the inverting amplifier using a feedback resistor, and sends a signal to the pin of the common emitter transistor. Since the collector terminal of the common emitter transistor is a virtual zero point, even if the gain is a < ty, the signal is not limited in band like a conventional cascade amplifier. Effects can be obtained.

以下、本発明の実施例を陥2図〜第6図に基づいて説明
する。
Embodiments of the present invention will be described below with reference to FIGS. 2 to 6.

第2図は本発明によるエミッタ接地増幅器の基本回路を
示す。tl’l) (9)は入力端子と出力端子、OI
はエミッタ接地トランジスタ、01)は入力端子(2)
が前記エミッタ接地トランジスタOOのコレクタ端子α
1に接続された反椴増幅器で、この反転増幅器Oυの出
力端子0荀は前記出力端子(9)に接続されている。
FIG. 2 shows the basic circuit of a common emitter amplifier according to the invention. tl'l) (9) is the input terminal and output terminal, OI
is a common emitter transistor, 01) is an input terminal (2)
is the collector terminal α of the common emitter transistor OO
The output terminal 0 of this inverting amplifier Oυ is connected to the output terminal (9).

COは反転増幅器0υの入出力端子間(6)−a◆に介
装された帰還抵抗Rf−で、この帰還抵抗Rf−QQに
よって前記反転増幅器aυの入力側へ負帰還がかけられ
ている。
CO is a feedback resistor Rf- interposed between the input and output terminals (6)-a♦ of the inverting amplifier 0υ, and negative feedback is applied to the input side of the inverting amplifier aυ by this feedback resistor Rf-QQ.

このように構成したため、第2図の増幅回路は全体とし
て非反転増幅器を構成している。また、エミッタ接地ト
ランジスタOQのコレクタr4 子u″4に接続された
反転増幅器0■の入力端子0’4は、前述の帰還抵抗R
1o場による負帰還のために仮相零点となるため、コレ
クタ端子(至)まわりの谷JiCeQ*による影響を受
けない上に、電圧利得が零であるため、遮断周波数pa
 lはカスケード増幅回路の場合のチ。1より更に高く
なる。
With this configuration, the amplifier circuit shown in FIG. 2 as a whole constitutes a non-inverting amplifier. In addition, the input terminal 0'4 of the inverting amplifier 0, which is connected to the collector r4 and the u''4 of the common emitter transistor OQ, is connected to the feedback resistor R mentioned above.
Since the phase becomes a temporary zero point due to negative feedback due to the 1o field, it is not affected by the valley JiCeQ* around the collector terminal (to), and the voltage gain is zero, so the cutoff frequency pa
l is h in the case of a cascade amplifier circuit. It becomes even higher than 1.

第8図は絹2図の等価回路で、Aは反転増幅器01の利
得、Qηは相互コンダクタンスgI!1のエミッタ接地
トランジスタa1を電圧源で表わしたものである。この
増幅回路の全体の利得Gvは、帰還抵抗Rfueにまる
負帰還のために、 Gv = gml悼・ 。
Figure 8 is an equivalent circuit of Figure 2, where A is the gain of the inverting amplifier 01 and Qη is the transconductance gI! 1, the common emitter transistor a1 is expressed as a voltage source. The overall gain Gv of this amplifier circuit is Gv = gml due to the negative feedback in the feedback resistor Rfue.

−1 となる。また、Aを周波数特性も含めて表示すると、 Gyを史に曹き袈えると 1+A Gv=gmItチ・□ A+1 となる。但し、(A+1)τNF=τである。-1 becomes. Also, when A is displayed including the frequency characteristics, When Gy is passed down to history 1+A Gv=gmItchi・□ A+1 becomes. However, (A+1)τNF=τ.

このように、第2図の反転増幅器01)の退所周波数f
8Gは無帰還の時の(t+A)倍となり、反転増幅器O
υにエミッタ接地増幅器を用いるとfscはトランジシ
ョン周波数まで広げることができる。
In this way, the exit frequency f of the inverting amplifier 01) in FIG.
8G is (t+A) times that of no feedback, and the inverting amplifier O
If a common emitter amplifier is used for υ, fsc can be extended to the transition frequency.

従って、前段のエミッタ接地増幅器叫の遮断周波数九1
を越えることは容易である。
Therefore, the cutoff frequency of the common emitter amplifier in the previous stage is 91.
It is easy to exceed.

@4図は反転増幅器(II)の具体例を示し、(ト)は
負荷抵抗Onを持つエミッタ接地トランジスタ、曽はエ
ミッタ接地トランジスタ(至)のコレクタ端子にベース
端子が接続されたエミッタフォロアトランジスタである
。また第6図は龜2図と叱4図を組合せた同略図である
。なお、第6図ではエミッタフォロアトランジスタ(ホ
)のエミッタ抵抗Qpが@2図の帰還抵抗RチOQとし
て作用しており、エミッタ抵抗シpと帰還抵抗綜(イ)
とを兼用することにより、集積回路化等において直結回
路を構成する時には有利である。
Figure @4 shows a specific example of an inverting amplifier (II), where (G) is an emitter-grounded transistor with a load resistance of On, and (Z) is an emitter-follower transistor whose base terminal is connected to the collector terminal of the emitter-grounded transistor (to). be. Also, Figure 6 is a schematic diagram of the same combination of Figure 2 and Figure 4. In addition, in Fig. 6, the emitter resistance Qp of the emitter follower transistor (E) acts as the feedback resistance RQ in Fig. 2, and the emitter resistance Qp and the feedback resistance S (A)
This is advantageous when configuring a direct-coupled circuit in integrated circuits, etc.

第6図は別の実施例を示す。これは第5図におけるエミ
ッタ接地トランジスタt11を、エミッタをに 共通した差動増幅器に置き代えたもので、差動増へ 幅器を構成する2つのトランジスタ@に)のコレクタ側
に本発明が適用されている。すなわち、トランジスタH
@、 CI4@はそれぞれトランジスタに)、(至)の
コレクタ側に反転増幅器を構成し、これにより第2図と
同様の増幅回路を構成している。なお、c14(2)は
入力端子、−00は出力端子である。
FIG. 6 shows another embodiment. In this case, the emitter-grounded transistor t11 in Fig. 5 is replaced with a differential amplifier whose emitter is common to both, and the present invention is applied to the collector side of the two transistors (@) that constitute the differential amplifier. has been done. That is, transistor H
@ and CI4@ constitute an inverting amplifier on the collector side of transistors) and (to), respectively, thereby constructing an amplifier circuit similar to that shown in Fig. 2. Note that c14(2) is an input terminal, and -00 is an output terminal.

以を説明のように本発明によると、エミッタ接地増幅器
において、従来のカスケード増幅器を構成する時よりも
更に広帯域化が可能となる。特に、 ウカスケード増幅
器ではコレクタ側における負荷抵抗を大きくして関利得
を目的とする場合や集積回路におけるトランジスタにお
いて、コレクターサブストレーΦト間容紙が大きい場合
などには、帯域に制限を受けることがあるが、本発明を
適用することによって、利得の高い広帯域の増幅回路を
得−ることかできろものである。
As described above, according to the present invention, it is possible to achieve a wider band in a common emitter amplifier than when configuring a conventional cascade amplifier. In particular, in cascade amplifiers, when the load resistance on the collector side is increased to increase the gain, or when transistors in integrated circuits have a large collector substrate Φ space, the bandwidth may be limited. However, by applying the present invention, it is possible to obtain a wideband amplifier circuit with high gain.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のカスケード増幅器の接続図、第2図は本
発明の原理的な構成図、第8図は@2図の等価回路、叱
4図は第2図の要部構成図、第6図は陥4図の回路を用
いた増幅回路の一実施例の構成図、第6図は第5図の他
の実施例の構成図である。 (8)・・・入力端子、(9)・・・出力端子、alに
)・・・エミッタ(要地トランジスタ、01)・・・反
転増m器、aト・・帰還抵抗綜、@) ・・・エミッタ
フォロアトランジスタ、シ◇・・・エミッタ抵抗 代理人      森  本  義  弘第1図 第3図 第S図 第6図
Fig. 1 is a connection diagram of a conventional cascade amplifier, Fig. 2 is a basic configuration diagram of the present invention, Fig. 8 is an equivalent circuit of Fig. 2, and Fig. 4 is a main part configuration diagram of Fig. 2. FIG. 6 is a block diagram of an embodiment of an amplifier circuit using the circuit shown in FIG. 4, and FIG. 6 is a block diagram of another embodiment of the amplifier circuit shown in FIG. (8)...Input terminal, (9)...Output terminal, a1)...Emitter (key transistor, 01)...Inverting amplifier, ato...Feedback resistor, @) ...Emitter follower transistor, ◇...Emitter resistance agent Yoshihiro MorimotoFigure 1Figure 3Figure SFigure 6

Claims (1)

【特許請求の範囲】 1、 エミッタ接地トランジスタのコレクタ端子に反転
増幅器の入力端子を接続し、この反転増幅器の入出力端
子間を帰還抵抗を用いて結合し、前記エミッタ接地トラ
ンジスタのベース端子に信号を入力して前記反転増幅器
の出力端子から信号を取り出す増幅回路。 2、反転増幅器を、ベース端子に信号が入力されるエミ
ッタ接地トランジスタと、このエミッタ接地トランジス
タのコレクタ端子にベース端子が接続されたエミッタフ
ォロアトランジスタとで構成し、前記エミッタフォロア
トランジスタのエミッタ端子から信号を取り出すよう構
成したことを特徴とする特許請求の範囲筒1項記載の増
幅回路。 8、帰還抵抗として、反転増幅器を構成するエミッタフ
ォロアトランジスタのエミッタ抵抗を用いたことを特徴
とする特許請求の範囲部1項および幅2項記載の増幅回
路。
[Claims] 1. An input terminal of an inverting amplifier is connected to the collector terminal of the common emitter transistor, the input and output terminals of the inverting amplifier are coupled using a feedback resistor, and a signal is connected to the base terminal of the common emitter transistor. an amplifier circuit that inputs a signal and extracts a signal from an output terminal of the inverting amplifier. 2. The inverting amplifier consists of an emitter-grounded transistor whose base terminal receives a signal, and an emitter-follower transistor whose base terminal is connected to the collector terminal of the emitter-grounded transistor, and which receives a signal from the emitter terminal of the emitter-follower transistor. 2. The amplifier circuit according to claim 1, wherein the amplifier circuit is configured to take out the . 8. The amplifier circuit according to claim 1 and width 2, wherein an emitter resistor of an emitter follower transistor constituting an inverting amplifier is used as the feedback resistor.
JP10822282A 1982-06-22 1982-06-22 Amplifier circuit Pending JPS58223906A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10822282A JPS58223906A (en) 1982-06-22 1982-06-22 Amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10822282A JPS58223906A (en) 1982-06-22 1982-06-22 Amplifier circuit

Publications (1)

Publication Number Publication Date
JPS58223906A true JPS58223906A (en) 1983-12-26

Family

ID=14479133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10822282A Pending JPS58223906A (en) 1982-06-22 1982-06-22 Amplifier circuit

Country Status (1)

Country Link
JP (1) JPS58223906A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01190107A (en) * 1988-01-26 1989-07-31 Nippon Telegr & Teleph Corp <Ntt> Board band amplifier circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5199960A (en) * 1975-01-27 1976-09-03 Philips Nv

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5199960A (en) * 1975-01-27 1976-09-03 Philips Nv

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01190107A (en) * 1988-01-26 1989-07-31 Nippon Telegr & Teleph Corp <Ntt> Board band amplifier circuit

Similar Documents

Publication Publication Date Title
JPS6213843B2 (en)
JPS58223906A (en) Amplifier circuit
US4101842A (en) Differential amplifier
JPH0547868B2 (en)
JPH0237723B2 (en)
JP2809856B2 (en) Feedback emphasis circuit
JPH06104666A (en) Variable voltage/current conversion circuit
JPS5840370B2 (en) Zoufuku Cairo
US3394316A (en) Differential amplifier having common base output stage of very high output impedance
JP2556987Y2 (en) Composite amplifier circuit
JP3591162B2 (en) Active filter
JPH0630425B2 (en) Wideband variable gain amplifier circuit
JPS6035292Y2 (en) equalizer amplifier
JPS6251004B2 (en)
JPH03255711A (en) Intermediate frequency amplifier circuit
JPS6330012A (en) Differential amplifier circuit
JPH0514577Y2 (en)
JPH05175754A (en) Differential amplifier
JPS6114448B2 (en)
JPH0680999B2 (en) Gain control amplifier
JPH057114A (en) Differential circuit
JPH0380706A (en) Operational amplifier
JPS6145613A (en) Integrated circuit
JPH0638108A (en) Matrix circuit
JPS616910A (en) Transistor amplifier