JPS58223882A - Recognizing system of line connector - Google Patents

Recognizing system of line connector

Info

Publication number
JPS58223882A
JPS58223882A JP57107263A JP10726382A JPS58223882A JP S58223882 A JPS58223882 A JP S58223882A JP 57107263 A JP57107263 A JP 57107263A JP 10726382 A JP10726382 A JP 10726382A JP S58223882 A JPS58223882 A JP S58223882A
Authority
JP
Japan
Prior art keywords
line
circuit
lines
partial image
window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57107263A
Other languages
Japanese (ja)
Inventor
Junji Hatsuzaki
初崎 純士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57107263A priority Critical patent/JPS58223882A/en
Publication of JPS58223882A publication Critical patent/JPS58223882A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06VIMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00Arrangements for image or video recognition or understanding
    • G06V10/70Arrangements for image or video recognition or understanding using pattern recognition or machine learning
    • G06V10/74Image or video pattern matching; Proximity measures in feature spaces
    • G06V10/75Organisation of the matching processes, e.g. simultaneous or sequential comparisons of image or video features; Coarse-fine approaches, e.g. multi-scale approaches; using context analysis; Selection of dictionaries
    • G06V10/759Region-based matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Computing Systems (AREA)
  • Databases & Information Systems (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Medical Informatics (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)

Abstract

PURPOSE:To reduce the effect of the break, shift, strains or noise of a line, by detecting and compensating the line to check whether a separated region bit pattern matches directly a dictionary bit pattern. CONSTITUTION:A partial picture of a picture bit pattern of a picture memory 1 is separated under the control of a controller 2 and on the basis of the grating coordinate which are supplied to an addiress generating circuit 3 from the controller 2. The separated partial picture is stored in a partial picture buffer 4 with its form preserved as it is. Under such condition, the buffer 4 is scanned by a window scanning circuit 5. The total number of ''1'' within the window is obtained by a line position detecting circuit 6 with each shift of a unit distance, e.g., one bit during a sliding process of those windows. At the same time, it is checked whether the total number of ''1'' is larger than the prescribed threshold value. A line compensating circuit 7 and a separating circuit 8 for region near intersection obtain separated region.

Description

【発明の詳細な説明】 (1)0発明の技術分野 本発明は論理回路図面等に書かれるライン結合子の認識
方式の改良屹関する。
DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field of the Invention The present invention relates to an improvement in a method for recognizing line connectors written in logic circuit drawings and the like.

(2)、技術の背景 論理回路図面等において、そこに描かれ、交差している
ライン間が結合されているかどうか。
(2) Technical background In logic circuit drawings, etc., whether or not the intersecting lines drawn there are connected.

即ちその交差点にライン結合子が存在するか否かを認識
することが論理回路図面等のネットワークを認識する上
で極めて重要な事項であるが。
That is, it is extremely important to recognize whether or not a line connector exists at the intersection when recognizing networks such as logic circuit drawings.

その従来技法は夫々固有の弱点を有しており、必ずしも
有効な手段ではないた。め、その技術的手段の改良発展
が要望されている。
Each of the conventional techniques has its own weaknesses and is not necessarily an effective means. Therefore, improvement and development of the technical means is required.

(3)、従来技術と問題点 従来のライン結合子の認識方法には、ライン結合子が書
かれる格子軸の交点を中心として切り出した部分画像に
ついてその中央部の黒領域の面積を測定したり1部分画
偉全体の黒領域の面積からライン部分の面積を差し引く
等のライン結合子の黒領域の面積に着目した[織方法や
(3), Prior Art and Problems Conventional methods for recognizing line connectors include measuring the area of the black area in the center of a partial image cut out around the intersection of the grid axes where the line connector is written. We focused on the area of the black area of the line connector, such as subtracting the area of the line part from the area of the black area of the entire 1st part [weaving method].

格子軸への投影や方向成分のヒストグラムをとる等の統
計的手法を採り入れた認識方法がある。
There are recognition methods that employ statistical methods such as projection onto grid axes and taking a histogram of directional components.

これら方法のうち、前者にあってはライン幅の変化、ラ
インの切れ、ずれ1着しくけ歪み、又はノイズの影響を
受は易いという欠点があり。
Among these methods, the former method has the disadvantage that it is easily affected by changes in line width, line breaks, misalignment and distortion, or noise.

又、後者にあってはライン結合子自体が小さいために充
分な特徴部分の抽出が出来ないという欠点がある。
Furthermore, the latter method has the disadvantage that sufficient characteristic parts cannot be extracted because the line connector itself is small.

(4)6発明の目的 本発明は上述の如き従来方法の有する欠点に鑑みて創案
されたもので、その目的は論理回路図面等に書かれるラ
イン結合子を認識する際にライン幅の変化、ラインの切
れ、ずれ若しくは歪、又はノイズの影響を可能な限り少
なくすると共にその特徴部分を十分に抽出してライン結
合子を認識するライン結合子の認識方式を提供すること
にある。
(4) 6 Purpose of the Invention The present invention was devised in view of the drawbacks of the conventional methods as described above. It is an object of the present invention to provide a line connector recognition method that recognizes line connectors by minimizing the influence of line breaks, deviations, distortions, or noise, and sufficiently extracting the characteristic parts thereof.

(1(ゝ、 idioms そして、その目的は2値化画偉の格子軸を中心に部分画
像を切り出し、その部分画像に含まれるラインの検出を
行い、交差方向全部のラインの検出処理の結果に基づい
てライン位置の補正を行い、更にその補正処理に応じて
それらラインに挾まれる交差点近傍領域を切り出し、切
り出された領域のビットパターンとこれら領域のための
辞書ビットパターンきのマツチング処理を行い上記ライ
ンの交差点にライン結合子が存在しているか否かを判定
することによって達成される。
(1(ゝ, idioms) The purpose is to cut out a partial image around the lattice axis of the binarized image, detect the lines included in the partial image, and use the results of the detection process for all lines in the intersecting direction. Based on this, line positions are corrected, areas near intersections sandwiched by these lines are extracted according to the correction process, and a matching process is performed between bit patterns of the extracted areas and dictionary bit patterns for these areas. This is accomplished by determining whether a line connector exists at the intersection of the lines.

(6)0発明の実施例 以下、添付図面を参照しながら1本発明の詳細な説明す
る。
(6) Embodiments of the Invention Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

第1図は本発明を実施する装置構成図である。FIG. 1 is a diagram showing the configuration of an apparatus for implementing the present invention.

この図において、1は論理回路図面等を2値化して記憶
する画像メモリである。図面等の2値化は1例えば黒画
素を”1″に、白画素を”0″になるように処理されて
メモリ1に記憶される。
In this figure, 1 is an image memory that binarizes and stores logic circuit drawings and the like. Binarization of drawings, etc. is performed so that, for example, black pixels are set to "1" and white pixels are set to "0", and then stored in the memory 1.

このメモリの画像の格子軸を中心にして部分画像を切り
出すが、その制御はコントローラ2か    □ら格子
座標を受けるアドレス発生回路3の制御の下に行われる
。切り出された部分画像の出力は部分画像バッファ4へ
接続されており、メモリ1からの部分画像はバッファ4
にその形状を保って記憶される。
A partial image is cut out around the lattice axis of the image in this memory, and this control is performed under the control of the address generation circuit 3 which receives the lattice coordinates from the controller 2 □. The output of the cut out partial image is connected to the partial image buffer 4, and the partial image from the memory 1 is connected to the buffer 4.
It is memorized while keeping its shape.

部分画像バッファ4はウィンドウ走査回路5へ接続され
ている。回路5によって部分画像に対して上下、左右に
発せられ、るウィンドウのサイズ及びそれのスライド範
囲′iiこれらの相互関係で予め決められる。即ち、ウ
ィンドウは検出されるラインの切れ、ずれ、若しくは歪
を考慮した場合には出来るだけ広い視野であって長いウ
ィンドウがよいが、このウィンドウによると。
Partial image buffer 4 is connected to window scanning circuit 5 . The size of the window which is emitted vertically, horizontally and horizontally with respect to the partial image by the circuit 5 and its sliding range 'ii are predetermined based on their mutual relationship. That is, the window should preferably have as wide a field of view as possible and be as long as possible when considering breaks, shifts, or distortions of the line to be detected, but according to this window.

ノイズの影響を受は易くなるし、又隣接格子軸上のライ
ンを誤検出する虞れが出て来るので。
This makes it easier to be influenced by noise, and there is also a risk of erroneously detecting lines on adjacent grid axes.

ウィンドウのサイズ及びスライド範囲は、そのスライド
範囲を部分画像の大きさに比べて狭くするようにして上
述のように決められる。
The size and sliding range of the window are determined as described above so that the sliding range is narrower than the size of the partial image.

ウィンドウ走査回路5の出力はライン位置検出回路6へ
接続されている。この回路6はウィンドウ内の黒画素(
2値化値の°1”)の数が予め設定されている閾値を超
えているか否かでラインの検出を行うものである。
The output of the window scanning circuit 5 is connected to a line position detection circuit 6. This circuit 6 is connected to the black pixel (
Lines are detected based on whether the number of binarized values (°1") exceeds a preset threshold.

ライン位置検出回路6の出力はライン位置補正回路7へ
接続されている。回路7は下表に基づいてライン位置の
補正を行うものである。
The output of the line position detection circuit 6 is connected to a line position correction circuit 7. The circuit 7 corrects the line position based on the table below.

表 上表において、上下(左右)方向ラインの有無は上下(
左右)ウィンドウについて検出される夫々のラインであ
る。
In the table above, the presence or absence of lines in the vertical (left and right) directions is determined by
(left and right) are the respective lines detected for the windows.

ライン位置補正回路7の中力はコントローラ2及び交差
点近傍領域切り出し回路8に接続されている。この交差
点近傍領域切り出し回路8のもう1つの入力は部分画像
バッファ4の出力へ接続されている。この回路8は上下
左右の各方向のラインに狭まれた4つのnxnビット領
域(nは予め決められる)を切り出すためのものである
The central power of the line position correction circuit 7 is connected to the controller 2 and the intersection vicinity area extraction circuit 8 . Another input of this intersection vicinity area extraction circuit 8 is connected to the output of the partial image buffer 4. This circuit 8 is for cutting out four nxn bit areas (n is predetermined) narrowed into lines in each of the vertical and horizontal directions.

交差点近傍領域切り出し回路8は判定回路9へ接続され
ている。判定回路9には、又辞書メモリー0が接続され
ている。判定回路9は回路8によって切り出された領域
ビットパターンさメモリー0からの、領域ビットパター
ンのサイズと同一サイズ(4−)の辞書ビットパターン
とのマツチングをとるためのものである。これらの両ビ
ットパターンは1例えば切り出された領域ビットパター
ンが白画素を@0”のヒットニし、黒画素を112のビ
ットにしている場合、辞書ビットパターンは黒点である
べきビット位置を“02ビツトに、マツチングの対象外
のビット位置をmisにしてパターン化されている。
The intersection vicinity area extraction circuit 8 is connected to a determination circuit 9. A dictionary memory 0 is also connected to the determination circuit 9. The determination circuit 9 is for matching the size of the area bit pattern extracted by the circuit 8 from the memory 0 with a dictionary bit pattern of the same size (4-). Both of these bit patterns are 1. For example, if the extracted area bit pattern sets the white pixel as a hit of @0" and the black pixel as a bit of 112, the dictionary bit pattern sets the bit position that should be a black point as a hit of "02". In this case, the bit positions that are not subject to matching are set to "mis" to form a pattern.

判定回路9の出力はコントローラ2へ接続されている。The output of the determination circuit 9 is connected to the controller 2.

次に、上記構成装置の動作を説明する0画像メモリ1に
2値化されて記憶されている両津ビットパターンの部分
画像が、コントローラ2の制御の下にそこからアドレス
発生回路3へ供給される格子座標を基準にして切り出さ
れて1部分画像バッファ4にその形状を保存して記憶さ
れる(第2図参照)。
Next, a partial image of the Ryotsu bit pattern that is binarized and stored in the 0 image memory 1, which explains the operation of the above-mentioned component device, is supplied from there to the address generation circuit 3 under the control of the controller 2. The image is cut out based on the grid coordinates and its shape is saved and stored in the partial image buffer 4 (see FIG. 2).

バッファ4をウィンドウ走査回路5により走査する。つ
まり、バッファ4内の部分画像に対し、第3図の13−
1)及び(3−23に示すように、水平方向(左右)の
2種類の水平ウィンドウ(その各々のサイズをlXmと
する。)及び垂直方向(上下)の2種類の垂直ウィンド
ウ(その各々のサイズをmXlとする。)を設定し、第
3図に示される如く予め設定されているスライド範囲で
水平ウィンドウを上から下へ。
Buffer 4 is scanned by window scanning circuit 5. In other words, for the partial image in buffer 4, 13-
1) and (3-23), there are two types of horizontal windows in the horizontal direction (left and right) (each size is lXm) and two types of vertical windows in the vertical direction (top and bottom) (each of them Set the size to mXl) and move the horizontal window from top to bottom within the preset sliding range as shown in Figure 3.

又垂直ウィンドウを左から右へスライドさせる。Also slide the vertical window from left to right.

これらウィンドウのスライド過程において単位距離1例
えば1ビツト移動毎にウィンドウ内にある@12(黒画
素)の総数がライン位置検出回路6で求められ、且つそ
の総数が予め設定されている閾値を超えているか否かが
調べられる。
In the sliding process of these windows, the total number of @12 (black pixels) in the window is determined by the line position detection circuit 6 every time the window is moved by a unit distance of 1, for example, 1 bit, and if the total number exceeds a preset threshold, You can check whether it is there or not.

超えているならばその位置をライン部分とみなしながら
、その検出をスライド範囲終端まで継続して上下左右の
各方向lこおけるラインの有無きその位置を検出する。
If it exceeds the line, that position is regarded as a line part, and the detection is continued until the end of the slide range, and the presence or absence of a line extending in each of the up, down, left, and right directions is detected.

このようにして検出されるラインはウィンドウのスライ
ド範囲の中間部分性存在するライン。
The line detected in this way is the line that exists in the middle of the sliding range of the window.

つまり、ラインでない部分によって挾まれているライン
である。第4図に上方向ウィンドウによるラインの検出
例を示す。
In other words, it is a line that is sandwiched by parts that are not lines. FIG. 4 shows an example of line detection using the upper window.

上述の如く、閾値を設定することにより、切れが生じて
いるラインも検出し得ると共に、歪んでいるラインもそ
の位置を比較的正確に検出し得る。なお、上記閾値はm
より若干小さな値に設定される。
As described above, by setting the threshold value, it is possible to detect lines that are broken, and also to relatively accurately detect the position of distorted lines. Note that the above threshold value is m
is set to a slightly smaller value.

このようにして検出されたラインの有無及びその位置を
基にして、ライン位置の補正処理をライン位置補正回路
7により行う。回路7で行う処理は上記表の下に行われ
るものであるが。
Based on the presence or absence of a line detected in this manner and its position, the line position correction circuit 7 performs line position correction processing. The processing performed by circuit 7 is shown below in the table above.

その必要性はT字型の交差や、入力画像品質が悪い場合
においては上下左右4方向全部のラインが検出されない
こきに由来する。
The necessity arises from T-shaped intersections and the fact that when the input image quality is poor, lines in all four directions (top, bottom, left, and right) are not detected.

この補正処理で上記表のケース■の時は、上下方向又は
左右方向のラインは存在しないので。
With this correction process, in case ① in the table above, there are no vertical or horizontal lines.

後述の交差点近傍領域の切り出し、マツチング演算及び
判定を行うまでもなく、ライン結合子が存在しないこと
が判定可能である。そのため。
It is possible to determine that the line connector does not exist without cutting out the area near the intersection, performing matching calculations, and determining the area near the intersection, which will be described later. Therefore.

この時は回路7よりライン結合子が存在しない旨がコン
トローラに通知され後述の各処理は省略される。
At this time, the controller is notified by the circuit 7 that the line connector does not exist, and the processes described below are omitted.

そして、上記表のケース■、■、■の時は上下左右の各
方向のラインが実在又は仮定されるので、この補正処理
の出力値を°基にライン結合子の形状特徴となる交差点
近傍領域を部分画像から切り出す。切り出し領域は第5
図に示す如く、補正処理の出力値を基準にして設定され
る4方向のラインによって挾まれ、大きさがnxnの4
つの矩形領域である。この切り出し処理は交差点近傍領
域切り出し回路8により行われ。
In cases ■, ■, and ■ in the table above, lines exist or are assumed in the up, down, left, and right directions, so the area near the intersection that becomes the shape feature of the line connector is based on the output value of this correction process. is extracted from the partial image. The cutout area is the fifth
As shown in the figure, there are 4
It is a rectangular area. This cutting process is performed by the intersection vicinity area cutting circuit 8.

部分画像バッファ4からサイズが4Dtのビットパター
ンが切り出される。
A bit pattern of size 4Dt is cut out from the partial image buffer 4.

こうして切り出された領域ビットパターンは判定回路9
へ送られ、辞書メモ910から読み出される辞書ビット
パターンと1次のようなマツチング演算が行われる。
The area bit pattern cut out in this way is determined by the judgment circuit 9.
, and a first-order matching operation is performed on the dictionary bit pattern read from the dictionary memo 910.

但し、上式で、C1は切り出された領域ビットパターン
の1番目のピッ)、Dijはj番目の辞書ビットパター
ンの1番目のビット、kは辞書メモリーOへ登録されて
いるパターンの数。
However, in the above formula, C1 is the first bit of the extracted area bit pattern), Dij is the first bit of the j-th dictionary bit pattern, and k is the number of patterns registered in the dictionary memory O.

4n”は上述した各パターンのサイズを表わす。4n'' represents the size of each pattern described above.

そして、上述のマツチング演算結果Tが零であるならば
、その交差点にはライン結合子が存在しないと判定され
、T〉0ならばその交差点にライン結合子が存在すると
判定される。
If the above-mentioned matching calculation result T is zero, it is determined that no line connector exists at that intersection, and if T>0, it is determined that a line connector exists at that intersection.

この判定処理の終了後、その旨の信号がコントローラ2
へ送られて次の交差点についての上1′)      
配向様の処理が施される。
After this determination process is completed, a signal to that effect is sent to the controller 2.
1') about the next intersection.
Orientation-like processing is performed.

(7)0発明の効果 以上述べたように1本発明によれば、ラインの検出を行
い、そのライン位置の補正を行って得られるライン位置
から切り出し領域を決定し。
(7) Effects of the Invention As described above, according to the present invention, a line is detected and the line position is corrected to determine the cutout area from the line position obtained.

その切り出された領域ビットパターンさ辞書ビットパタ
ーンさが直接マツチングするか否かを調べるこきにより
、検出されたラインの交差点に存在することのあるライ
ン結合子の有する形状特徴を有効に利用してライン結合
子の有無を高い認識率で決定し得る。
By checking whether or not the extracted region bit pattern and the dictionary bit pattern directly match, the line The presence or absence of a connector can be determined with a high recognition rate.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明を実施する装置構成を示す図。 第2図は部分画像とウィンドウとの関係を図式的に示す
図、第3図は部分画像に対しウィンドウをそのスライド
範囲でスライドさせることを示す図式図、第4図はライ
ン位置の検出を示す図、第5図は7交差点近傍領域の切
り出しを説明するための図である。 図において、1は画像メモリ、2はコントローラ、3は
アドレス発生回路、4は部分画像バッファ、5はウィン
ドウ走査回路、6はライン位置検出回路、7はライン位
置補正回路、8は交差点近傍領域切り出し回路、9は判
定回路%10は辞書メモリである。 特許出願人  富士通株式会社 I5.・−1 WV 第5図  LU 1、 、llG 1″1の表示 昭h157曾1.持5′1′願第10’F263号3 
補止を−4る者 Ill l’lとの関f4・      持許出頼人住
所 神奈川県用崎市中原区り小+11中1015番地(
522)名称富士通株式会社 4 代  理  人     住所 神奈川県用崎市中
原区、11I−H1中1015番l也明    細  
  書 発明の名称   ライン結合子の4織方式時tff g
lf水の範囲 1)21[化11!I11象の格子軸を中心に部分画1
確を切出し、その部分画1砿に含まれるラインの演出を
行い、父走万回全部のラインの演出処理給米に基づいて
ライン位置の補正全行い、その補正処理に−じてそれら
ラインに狭まれる交差点近傍嬢域を9出し、切り出され
た領域のビットパターンとtL ラMjA域のための#
!l14ビットパタ、−ンとのマツチング処理を行い上
記ラインの交差点にライン結合子が存在しているか否か
を−IIJ建することをI!11iiF徴とするライン
結合子のg織方式。 2)上記ラインの演出は上kJy、差方向全方向左−と
し、上記部分画1#に上F左右の4つのウインウ金スラ
イドさせ、それらウィン゛ドツ内の21直直の鰯数が予
め設定される閾1IILt−超えるか否か、行なわれる
ことt−*徴とする特許請求の範囲1項記載のライン結
合子の認識方式。 発明の詳細な説明 (1)  発明の技術分野 本発明は論理回路図面号に書かれるライン結は子の認識
方式の改良に関する。 (2)技術の背景 画壇回路図面等において、そこに描かれ、交差している
ライン間が結合されているかどうか、即ちその交差点に
2イン結合子が存在するか否か?認識することが端境回
路図面前のネットワーク金認識する上で極め−C型費な
事項であるが、その従来技法は夫々固有の弱点t−有し
ており、必ずしも有効な手段ではない几め、その技術的
手段の改良発展が要望されている。 (3)従来技術と間魂点 従来のライン結合子の認識方法には、ライン焔曾子が臀
かれる格子軸の父点全甲心として切り出した部分画1象
についてその中火部の黒領域の面積を測定したり、部分
画像全体の黒領域の面積か’     、、W7〜。ゆ
#t−!L=fl−024.−イの黒哄域の面積に層目
した認識方法や、格子軸への投影や方向成分のヒストグ
ラムをとる寺の統計的中法を採り入れた認識方法がめる
。これら方法のうり、前者にあってはライン幅の変化、
ラインの切れ、ずれ、若(、〈は歪み、又はノイズの#
響を受は易いという入点があり、又、後者にあってはラ
イン結合子0庫が小さいために充分な特徴部分の抽出が
出来ないという欠点がある。 (4)発明の目的 本発明は上述のallき従来方法のイアゐ入点に鑑みて
−り案されたもので、その目的は痢埋回路図面等に誓か
れるライン帖曾子金gsする際にライン幅の灰化、ライ
ンの切れ、ずれ若しくは歪、又はノイズの影11 ’r
、 or 能な限り少なくすると共にそMy特徴部分を
十分に抽出してライン結合子全認識するライン帖付子の
ga、方式を提供することにある0 (5)発明の構成 そして、その目的は2)区化画慮の格子軸を中心に部分
画像を切り出し、その部分画一に含まれるラインの検出
全行い、父差方向竺部のツインの検出処理の結果に基づ
いてライン位置の補正を行い、史にその補正処理に応じ
てそれらラインに挾まれる父走点近傍領域全切り出し、
切り出された颯域のビットパターンとこれら繊成の丸め
の辞蒼ピットバター/とのマツチング処4を行い上記ラ
インの交差点にライン結合子が存在しているか否かを判
定することによって達成される。 (6)発明の実施例 以ド、諺付図面を参照しながら1本発明の実施例t−説
明する。 第1図は本発明を実施する!11構成図である。 この図において、1は端境回路図面等を2直化して記は
する画家メモリである。図面等の211化は、クリえば
黒画素を′1″に、白画素を”0″になるように処理さ
れてメモリ1に記憶される。このメモリの画慮の格子@
を中心にして部分画像を切り出すが、その制御はコント
ローラ2から格子座標を受けるアドレス発生回路3の制
御の下に行われる。 切り出され次部分画11の出力は部分画1象ノくツ7ア
4へ接続されており、メモリ1からの部分画1#!はバ
ッファ4にその形状を保って記憶される。 部分画1#!バツフア4はウィンドウ定食回路すへ接続
されている。回路5によって部分画1#!に対して上F
、左右に発せられるウィンドウのサイズ及びそれのスラ
イド範囲はこれらの相互関係で予め決められる。即ち、
ウィンドウは演出されるラインの切れ、ずれ、若しくは
歪を考慮した場合には出来るだけ広い視野であって長い
ウィンドウがよいが、このツインドウによると、ノイズ
の影#を受は易くなるし、又隣接格子軸上のラインを誤
慣出する虞れが出て米るので、ウィンドウのサイズ及び
スライド範囲は、そのスライド眸囲を部分画像の大きさ
に比べて狭くするようにして上述のように決められる。 ウィンドウ定食回路5の出力はラインm+1検出回路6
へ接続されている。この回路6はウィンドウ内の黒画t
!4(り直化直の11″)の数が予め設定されている@
+tit超えているか否かでラインの検出を行うもので
ある。 ライン位置、演出回路6の出力はライン位置補正回路7
へ接続されている。回路フはF猜に羞づい′CCランフ
位置補正を行うものである。 表 上表において、上下(左右)方向ラインの有無は七丁(
左右)ウィンドウについて演出される夫々のラインであ
る。 ライン位置補正回路マの出力はコントローラ2及び交差
点近傍領域切り出し回路8に接続されている。この交差
点近傍領域切り出し回路8のもう2   1つの人力は
部分画像・(・ノファ4の出力へ接続さ)1 れてい心。この回路8は上ド左右の各方向の2インに狭
まれ几4つのnxnビ・7)領域(nは予め決められる
)金切り出すためのものであるっ55差点近15!績域
切り出し回路8は同定回路9へ接続されている。判定回
路9には、又辞誓メモリ10が接@きれている。同定回
路9は回路8によって切り出された領域ビットパターン
とメモリlOからの、領域ビットノくターンのサイズと
同一サイズ(4n”)のI#誉ビットパターンとのマツ
チングtとるためのものである。これらの両ピットパタ
ーンは、例えば切り出された領域ピッしくターンが白画
素會”θ″のビットにし、黒画素を”1″のビットにし
ている場合、辞蓄ピットノ(ターンは黒点であるべきビ
ット位1t’t−”0″ビツトに、マツチングの対象外
のビット位I′lt、t−″1″にして)くターン化さ
れている。 同定回路−の出力はコントローラ2へ接続されている。 次に、上記構成装置の動作t−説明する0画像メモIJ
IVc2直化されて記憶されている画1峨ビットパター
ンの部分画像が、コントローラ2の制御の[にそこから
アドレス発生回路3へ供給される格子座標を基準にして
切り出されて、部分画1峨バツフア4にその形状を保存
して記憶される。 即ち、@2図に示す如く、水平格子軸”Or垂直格子I
MIIXoによる格子座標(xo+Yo)を基準にした
部分画1峨Aが、部分画1象バツフア4に6山麓される
。 この状態で、バッファ4t−ウィンドウ走i回路5によ
り走査する。つまり、バッファー、4内の部分画1象に
対し、第3図の(3−4)&び(3−2)に示すように
、水平方間(左右)の2棟類の水平ウィンドウHWI、
HW2(その谷々のサイズ金lxmとする。)及び垂直
方向V Vl l 、  V W 2(上F)の2種類
の垂直ウィンドウ(その各々のサイズをmxlとする。 )ke!足し、第3図に示される4口〈予め設定されて
いるスライド範囲11[(で水平タインドウを上からド
ヘ、又スライド範囲mVで垂直ウィンドウを左から右へ
スライドさせる。 これらウィンドウのスライド過程において単位距離、例
えば1ビツト移動毎にウィンドウ内にある”l”(黒画
素)の価数がライン位置検出回路6で釆められ、且りそ
の離数が予め設定され′Cいる閾1vjLe超えている
か否かが調べられ小。超えているならばその位[ltを
ライン部分とみなしながら、その構出ケスライド範囲終
4まで4統して上[左右の谷方向におけるラインの有無
とその位置を検出する。 このようにして演出されるラインはウィンドウのスライ
ド範囲の中間部分に4仕するライン、つまり、ラインで
ない部分によって挾まれているラインである。第4図に
上方向ウィンドウVWlによるラインの演出列を示す。 向、DTLは・演出されたライン位置を示す。 上述の如く、1匝を設定することにより、切れが生じて
いるラインも横出し尋ると共に、歪んでいるラインもそ
の泣+1を比較的正確に慎出し得る。 なお、上記閾1亀はmjり若干小さな唾に設定されるO このようにして、演出されたラインi7)有無及び七〇
泣直を基にして、ライン位置の補正処理をライン位置補
正回路7によりn’t。回路フで行う処理は丑記表のド
に行われるものであるが、その必要1生はT手振の父差
ヤ、人力画隊品賞が悪い場合においては上[左右4万回
芋部のラインが検出さnlいことに田米丁60 この補正処理で4:記嫌のケース■の時は、):’F万
方間は左右ガロのラインは存在しないので、後述の交差
点近傍領域の切り出し、文ツチング演算及び判定を行う
までもなく、ライン結合子が存在しないことが補足dT
拒である。そのため、この時は回路マよリライン績曾子
が存在しない旨がコントローラに通知され大連の谷処理
は省略される。 そして、上記表のケース■、■、■の時は上下左右の各
方向のラインが実在又は仮定されるので、この補正処理
の出力値を基にライン結合子の形状特徴となる交差点近
傍領域を部分画像から切り出す。切り出し領域は渠5図
に示す7口く、補正処理の出力値を基準にして設足され
る4方向のライン々・      によって挾まれ、大
きさがnxnの4つの矩形領域01〜C4でろる。この
切り出し処理は父差点近傍狽域切り出し回路8により行
われ、部分画像バッファ4からサイズが4n”のビット
パターンが切り出される。 向、第5図中LLIは上方向ライy、i、+bは左方向
ライン、LIDはF方間ライン、  iJRは右方同ラ
インである。 こうして切り出された唄域ビットパターンは判定回路9
へ送られ、辞書メモリ10から絖み出さnる辞書ビット
パターンと、次のようなマツチング演−痺が何われる。 j=t  ix+ 1旦し、上式で、C1は切り出された慣域ビットパター
ンの1許目のビット、1)ijl’t、1番目の、!#
1ビットパターンの1番目のビット、kは辞書メモリ1
0へ登録されているパターンの数、4n”は上述した各
パターンのサイズt−fiわす。 そして、上述のマツチング演4結米Tが!であるならば
、その交差点にはライン結合子が存在しないと判定され
、T)Oならばその交差点にライン結合子が存在すると
判定さ7″Lる〇このN足処理の終r後、その旨の信号
がコントローラ2へ送られて次の交差点Vこついての上
記同様の処理が施される。 (7)発明の効果 以上述べたように、本発明によれば、ラインの演出を行
い、そのライン位置の補正を行って得られるライン位置
、から切り出し領域全決定し、その切り出された唄域ビ
ットパターンと辞書ビットパターンとがI[接マツチン
グするか否かを調べることにより、検出されたラインの
3!:差点に存在することのあるライン結合子の有する
形状特徴を有効に利用してライン結合子の呵無金高い認
識率で犬足し潜る。 4、図面の簡単な説明 、J!1図は本発明を実施する装置構成金示す図。 42図は部分画像とウィンドウとの関係を図式的に示す
図、第3図は部分画像に対しウィンドウをそのスライド
範囲でスライドさせることを示す図式図、第4図はライ
ン位置の検出を示す図、第5図は35差点近傍領域の切
り出し全説明するための図である。 図において、1は画1峨メモIハ 2はコントローラ、
3はアドレス元生回路、4は部分画像バラノア、5はつ
・1ンドウ走皇回路、6はライン位置検出回路、7はラ
イン位置補正回路、8は交差点近傍領域9ノリ出し回路
、9は判定回路、10は静誓メモリ′である。
FIG. 1 is a diagram showing the configuration of an apparatus for implementing the present invention. Figure 2 is a diagram schematically showing the relationship between a partial image and a window, Figure 3 is a diagram showing sliding a window within its sliding range for a partial image, and Figure 4 is a diagram showing line position detection. FIG. 5 is a diagram for explaining the cutting out of the area near seven intersections. In the figure, 1 is an image memory, 2 is a controller, 3 is an address generation circuit, 4 is a partial image buffer, 5 is a window scanning circuit, 6 is a line position detection circuit, 7 is a line position correction circuit, and 8 is a region cutting out near an intersection. 9 is a judgment circuit; 10 is a dictionary memory. Patent applicant: Fujitsu Limited I5.・-1 WV Figure 5 LU 1, , llG 1″1 display Show h157 So 1.5′1′ Application No. 10′F263 No. 3
Relationship with person Ill l'l who has -4 supplementary address f4 / Licensor address 1015 Ri Elementary School +11, Nakahara Ward, Yozaki City, Kanagawa Prefecture (
522) Name: Fujitsu Limited 4th Representative: Address: 1015, 11I-H1 Nakahara-ku, Yozaki-shi, Kanagawa Prefecture Details:
Title of invention 4-woven method of line connector tff g
Range of lf water 1) 21 [Chemical 11! Part 1 centered on the lattice axis of I11 elephant
The lines included in that partial image are cut out, and the line positions are corrected based on the production processing of all lines, and those lines are adjusted according to the correction processing. The area near the intersection to be narrowed is extracted 9, and the bit pattern of the cut out area and # for the tL La MjA area are
! Perform matching processing with the 14-bit pattern and -IIJ to determine whether a line connector exists at the intersection of the above lines. G-weave method of line connector with 11iiF characteristics. 2) The production of the above line is upper kJy, difference direction all directions left -, slide the four windows on the upper F left and right on the above partial screen 1#, and the number of sardines of 21 straight in those window dots is preset. 2. The line connector recognition method according to claim 1, wherein the threshold 1IILt- to be exceeded is determined by t-*. DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field of the Invention The present invention relates to an improvement in a method for recognizing children of line connections drawn in logic circuit drawing numbers. (2) Technical background In art circuit drawings, etc., are the intersecting lines drawn there connected? In other words, is there a 2-in connector at the intersection? Recognizing network costs before border circuit drawings is an extremely costly matter, but each of the conventional techniques has its own weaknesses and is not necessarily an effective method. , improvement and development of the technical means is desired. (3) Conventional technology and intertwining points The conventional method of recognizing line connectors requires that the black area of the medium flame be detected for one partial image cut out as the father point of the lattice axis where the line flame is attached. Measure the area or measure the area of the black area of the entire partial image', W7~. Yu#t-! L=fl-024. -A's recognition method that layers the area of the black area, and the recognition method that incorporates Terera's statistical middle method, which takes projection onto the grid axis and histograms of directional components. Among these methods, in the former case, changing the line width,
line cut, misaligned, young (, 〈 indicates distortion or noise)
The latter method has the disadvantage that it is easily affected by noise, and the latter method has the disadvantage that sufficient characteristic parts cannot be extracted because the line connector 0 is small. (4) Purpose of the Invention The present invention has been devised in view of the above-mentioned problems of all the conventional methods, and its purpose is to improve the quality of line drawings that are sworn to embedded circuit drawings, etc. Graying of line width, cut, shift or distortion of line, or shadow of noise 11'r
The purpose of the invention is to provide a method for recognizing all line connectors by reducing the number of line connectors as much as possible and sufficiently extracting their characteristic parts. (5) Structure and purpose of the invention 2) Cut out a partial image around the lattice axis of the partitioning plan, perform all detection of lines included in the partial image, and correct the line position based on the results of the twin detection process in the vertical direction. Then, according to the correction process, the entire area near the starting point that is sandwiched by those lines is extracted,
This is achieved by performing matching process 4 between the bit pattern of the cut out vertical area and the rounded pit butter/of these fibers, and determining whether or not a line connector exists at the intersection of the lines. . (6) Embodiments of the Invention Hereinafter, one embodiment of the present invention will be described with reference to the accompanying drawings. FIG. 1 implements the invention! 11 is a configuration diagram. In this figure, reference numeral 1 is an artist's memory for recording border circuit drawings and the like in two formats. When converting a drawing to 211, it is processed so that black pixels become ``1'' and white pixels become ``0'' and stored in memory 1. This memory's deliberate grid @
A partial image is cut out with the center as the center, and this control is performed under the control of the address generation circuit 3 which receives grid coordinates from the controller 2. The output of the next sub-picture 11 that has been cut out is connected to the sub-picture 1 output 7a4, and the sub-picture 1#! from the memory 1 is output. is stored in the buffer 4 while maintaining its shape. Partial image 1#! Buffer 4 is connected to the window diner circuit. Partial picture 1# by circuit 5! upper F against
, the size of the left and right windows and the sliding range thereof are predetermined based on their mutual relationship. That is,
When taking into account breaks, shifts, or distortions in the line being produced, a long window with as wide a field of view as possible is best; however, this twin window makes it easier to catch the shadows of noise, and Since there is a risk of erroneously determining the lines on the grid axis, the window size and slide range are determined as described above by making the slide area narrower than the size of the partial image. It will be done. The output of the window set meal circuit 5 is the line m+1 detection circuit 6.
connected to. This circuit 6 is a black image t in the window.
! The number of 4 (11″ for redirection) is preset @
The line is detected depending on whether it exceeds +tit. The output of the line position and production circuit 6 is the line position correction circuit 7
connected to. The circuit F is for correcting the position of the F and CC lamps. In the table above, the presence or absence of lines in the vertical (left and right) directions is indicated by
(left and right) are the respective lines produced for the window. The output of the line position correction circuit is connected to the controller 2 and the intersection vicinity area extraction circuit 8. The other human power in this intersection vicinity area extraction circuit 8 is to extract a partial image (connected to the output of Nofa 4). This circuit 8 is narrowed down to 2 inches in each direction on the left and right sides of the top, and is used to cut out the four nxn bi-7) areas (n is predetermined). The performance range extraction circuit 8 is connected to the identification circuit 9. A resignation memory 10 is also connected to the determination circuit 9. The identification circuit 9 is for matching the area bit pattern cut out by the circuit 8 with the I# bit pattern from the memory 1O, which has the same size (4n'') as the size of the area bit no turn. For example, if the cut out area is exactly pitched and the turn is set to the white pixel bit "θ" and the black pixel is set to the "1" bit, The output of the identification circuit is connected to the controller 2. Next, the operation of the above-mentioned component device t-0 image memo IJ to explain
The partial image of the image 1 bit pattern that has been converted into IVc2 and stored is cut out under the control of the controller 2 based on the lattice coordinates supplied from there to the address generation circuit 3, and The shape is stored and stored in the buffer 4. That is, as shown in Figure @2, the horizontal lattice axis "Or vertical lattice I
Partial image 1 A, which is based on the grid coordinates (xo+Yo) by MIIXo, is placed at the base of 6 subimages 4. In this state, the buffer 4t-window scanning i circuit 5 scans. That is, for one partial image in buffer 4, as shown in (3-4) and (3-2) in FIG. 3, two horizontal windows HWI in the horizontal direction (left and right),
HW2 (the size of its valleys is gold lxm) and two types of vertical windows in the vertical direction V Vl l, V W 2 (top F) (the size of each is mxl) ke! Add the 4 windows shown in Figure 3 (with the preset slide range 11 [) to slide the horizontal window from above and slide the vertical window from left to right with the slide range mV. In the sliding process of these windows The valence of "l" (black pixel) in the window is determined by the line position detection circuit 6 for each movement of unit distance, for example, one bit. If it exceeds it, it is checked whether there is a line or not. The line produced in this way is a line that divides the middle part of the sliding range of the window into four parts, that is, a line that is sandwiched by parts that are not lines. Direction and DTL indicate the position of the directed line. As mentioned above, by setting 1 匝, lines with cuts can be drawn out horizontally, and lines with distortion can also be straightened out. +1 can be detected relatively accurately.The above threshold 1 turtle is set to a slightly smaller spit than mj.In this way, based on the presence or absence of the produced line i7) and the 70 crying straight, the line The position correction process is performed by the line position correction circuit 7. The processing carried out in the circuit f is carried out in the C of the ox table, but the necessary first life is the father difference of the T hand movement, and in the case of a bad hand movement, the upper part [40,000 times left and right] The line of nl is not detected.In case of 4: case ■, with this correction process, there is no left and right line between the two directions, so the area near the intersection described below It is supplementary dT that there is no line connector without the need to perform segmentation, sentence cutting operations, and judgment.
I refuse. Therefore, at this time, the controller is notified that the circuit is not present and the Dalian valley process is omitted. In cases ■, ■, and ■ in the table above, lines exist or are assumed in the up, down, left, and right directions, so based on the output value of this correction process, the area near the intersection, which is the shape feature of the line connector, is calculated. Cut out from a partial image. The cutout area has seven openings as shown in Figure 5, and is sandwiched by lines in four directions created based on the output value of the correction process, and consists of four rectangular areas 01 to C4 of size nxn. This cutting process is performed by the gap area cutting circuit 8 near the difference point, and a bit pattern with a size of 4n'' is cut out from the partial image buffer 4. The direction line, LID, is the F direction line, and iJR is the same line on the right side.The song area bit pattern thus cut out is sent to the judgment circuit 9.
The dictionary bit pattern extracted from the dictionary memory 10 and the following matching operation are performed. j=t ix+ 1 In the above equation, C1 is the first bit of the extracted conventional bit pattern, 1) ijl't, the first,! #
1st bit of 1-bit pattern, k is dictionary memory 1
The number of patterns registered to 0, 4n'', is the size t-fi of each pattern described above. Then, if the above matching operation 4 Yume T is !, then a line connector exists at that intersection. If it is determined that there is no line connector, and if it is T) O, it is determined that a line connector exists at that intersection. The same process as above is performed. (7) Effects of the Invention As described above, according to the present invention, the entire cutting area is determined from the line position obtained by performing the line production and correcting the line position, and the cut out singing area is 3! of the detected line by checking whether the bit pattern and the dictionary bit pattern match closely. : By effectively utilizing the shape characteristics of line connectors that may exist at difference points, the line connectors can be quickly recognized with a high recognition rate. 4. Brief explanation of the drawings, J! FIG. 1 is a diagram showing the configuration of an apparatus for implementing the present invention. Figure 42 is a diagram schematically showing the relationship between a partial image and a window, Figure 3 is a diagram showing sliding a window within its sliding range with respect to a partial image, and Figure 4 is a diagram showing line position detection. , FIG. 5 is a diagram for completely explaining the extraction of the region near the 35 difference points. In the figure, 1 is a picture, 1 is a memo, 2 is a controller,
3 is an address source generation circuit, 4 is a partial image baranoa, 5 is a Hatsu/1 window running circuit, 6 is a line position detection circuit, 7 is a line position correction circuit, 8 is an intersection vicinity area 9 glue output circuit, 9 is a judgment The circuit 10 is a static memory.

Claims (1)

【特許請求の範囲】[Claims] 1)2値化画像の格子軸を中心に部分画像を切り出し、
その部分画像に含パまれるラインの検出を行い、交差方
向全部のラインの検出処理結果に基づいてライン位置の
補正を朽い、その補正処理に応じてそれらラインに挾ま
れる交差点近傍領域を切り出し、切り出された領域のピ
ットパターンとこれら領域のための辞書ピットノ(ター
ンとのマツチング処理を行い上記ラインの交差点にライ
ン結合子が存在しているか否かを判定することを特徴さ
するライン結合子の認識方九2)上記ラインの検出は上
記交差方向を上下左右とし、上記部分画像に上下左右の
4つのウィンドウをスライドさせ、それらウィンドウ内
の2値化値の総数が予め設定される閾値を超えるか否か
で、行なわれることを特徴とする特許請求の範囲第1項
記載のライン結合子のgwt方式。
1) Cut out a partial image around the grid axis of the binarized image,
The lines included in the partial image are detected, the line position is corrected based on the detection processing results of all lines in the intersecting direction, and the area near the intersection sandwiched by those lines is corrected according to the correction processing. A line combination characterized by performing matching processing between the pit pattern of the cut out area and a dictionary pit pattern (turn) for these areas to determine whether or not a line connector exists at the intersection of the lines. How to recognize children 92) To detect the above lines, the above-mentioned intersecting directions are taken as the top, bottom, left and right, and four windows (top, bottom, left and right) are slid over the above partial image, and the total number of binarized values in these windows is set as a threshold value in advance. 2. The gwt method of a line connector according to claim 1, wherein the gwt method is performed depending on whether or not the value exceeds .
JP57107263A 1982-06-22 1982-06-22 Recognizing system of line connector Pending JPS58223882A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57107263A JPS58223882A (en) 1982-06-22 1982-06-22 Recognizing system of line connector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57107263A JPS58223882A (en) 1982-06-22 1982-06-22 Recognizing system of line connector

Publications (1)

Publication Number Publication Date
JPS58223882A true JPS58223882A (en) 1983-12-26

Family

ID=14454607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57107263A Pending JPS58223882A (en) 1982-06-22 1982-06-22 Recognizing system of line connector

Country Status (1)

Country Link
JP (1) JPS58223882A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5518781A (en) * 1978-07-27 1980-02-09 Nec Corp Extractor for horizontal and vertical segment feature
JPS5616272A (en) * 1979-07-18 1981-02-17 Fujitsu Ltd Recognition system of circuit information

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5518781A (en) * 1978-07-27 1980-02-09 Nec Corp Extractor for horizontal and vertical segment feature
JPS5616272A (en) * 1979-07-18 1981-02-17 Fujitsu Ltd Recognition system of circuit information

Similar Documents

Publication Publication Date Title
JPS6077279A (en) Initiation of character image
JPS61188681A (en) Character recognition device
EP0380721A1 (en) Image processing method
JPH02306386A (en) Character recognizing device
JPH0418351B2 (en)
JPS58223882A (en) Recognizing system of line connector
JP2613959B2 (en) Fingerprint pattern classification device
JP3936039B2 (en) Screened area extraction device
JP2722549B2 (en) Optical character reader
JP3124597B2 (en) Edge detection method and image recognition method using the same
JPH0160871B2 (en)
JPS642218B2 (en)
JPH036552B2 (en)
JPH0452975A (en) Fingerprint pattern sorting device
JP2571826B2 (en) String pattern extraction device
JP3112190B2 (en) How to set the recognition target area
EP0067236A1 (en) Character and figure isolating and extracting system
JP2659182B2 (en) Character recognition device
JPS63250787A (en) Method for segmentating character
JPH03160582A (en) Method for separating ruled line and character in document picture data
JPH0143351B2 (en)
JPH0226261B2 (en)
JPS5839376A (en) Character segmentation system
JPS588386A (en) Picture processing method
JPH0949704A (en) Method for determining central position of circular object